CN206116387U - 一种大电流功率半导体器件的封装结构 - Google Patents
一种大电流功率半导体器件的封装结构 Download PDFInfo
- Publication number
- CN206116387U CN206116387U CN201621082830.4U CN201621082830U CN206116387U CN 206116387 U CN206116387 U CN 206116387U CN 201621082830 U CN201621082830 U CN 201621082830U CN 206116387 U CN206116387 U CN 206116387U
- Authority
- CN
- China
- Prior art keywords
- conductive metal
- electrode
- semiconductor chip
- metal sheet
- dao
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
Abstract
本实用新型涉及一种大电流功率半导体器件的封装结构,包括散热片、半导体芯片、塑封体和装片基岛,装片基岛与散热片连接,半导体芯片背面的第三电极焊接到装片基岛的第一表面上,其特征在于,半导体芯片正面的第一电极与第一导电金属片一端焊接,第二电极与第二导电金属片一端焊接,塑封体内封装有装片基岛的第一表面、半导体芯片、第一和第二导电金属片的焊接端,散热片、装片基岛的第二表面、第一和第二导电金属片的另一端作为引脚均裸露在塑封体外;本实用新型采用导电金属片作为引脚直接与半导体芯片的电极焊接,既降低器件封装电阻,增加器件过电流能力,又增强器件的散热能力,降低封装热阻,提高器件封装的可靠性。
Description
技术领域
本实用新型涉及半导体器件封装结构,尤其是一种大电流功率半导体器件封装结构,属于半导体器件的制造技术领域。
背景技术
大电流高功率半导体器件在不断发展,硅基沟槽型半导体芯片已进入到1mR时代,传统半导体器件的封装结构的封装电阻占的总体电阻的比例较大,有时已超过了芯片自身的内阻,另外,半导体器件的封装热阻较大,封装热阻决定器件最大功率损耗,若能有效的减少封装热阻和寄生电阻,则MOSFET和IGBT器件电流能力和功率就可以获得提升。因此,除了改良开发新的MOSFET和IGBT芯片结构设计和工艺技术外,半导体器件的封装技术、工艺和方法扮演着越来越重要的角色。
传统的半导体器件MOSFET和IGBT产品的封装一般利用金线、银合金线、铜线、钯铜线、铝线作为引线将半导体芯片2与引脚焊接,从而实现电气连接,如图1所示,但采用金属线6焊接方式有许多缺陷(以铝线为例):
1、为了满足高电压或大电流输出,IGBT的发射极和MOSFET的源极经常采用多条粗铝线作为连接导线焊接;其栅极承受的电流较小,常采用较细的金线、铜线、合金线或铝线作为连接导线;这样对于同一种封装形式,就需要采用不同的金属引线,需要根据金属引线种类选用不同电镀层的引线框架或焊接工具,而且铝线机设备本身价格昂贵,如此会造成原材料的浪费和生产成本高;
2、针对一些MOSFET和IGBT,其芯片表面通过栅极条栅将芯片分成了若干个部分,考虑到功率器件打线的均匀性,加之引线框的设计限制了引线焊接的位置和角度,会造成没有办法焊接铝线跳线;
3、由于铝线难以成球,一般为冷楔形焊接,楔形焊接是通过换能器在超高频的磁场感应下,迅速伸缩产生弹性振动,使钢嘴(Wedge tool)相应振动,同时在钢嘴上施加一定的压力,于是钢嘴在这两种力的共同作用下,带动铝线在被焊区的铝金属化层表面迅速摩擦,使得铝线和金属电极表面产生塑性变形,达到焊接效果,同一芯片多次楔焊后会增加芯片内部出现暗裂和弹坑的机会,另外,钢嘴(Wedge tool)厚度较大,而管脚焊接区的面积有限,实际生产中在同一区域多次焊接困难,且易造成虚焊,影响封装的良率及产品可靠性;
基于以上铝线焊接方式存在问题,国内外大厂通过改进焊接工艺或使用金属带7代替金属线6等方法不断的进行着优化和改进,以解决金属线6焊接带来的问题,同时降低器件封装寄生电阻和热阻。
如中国专利CN202871801U所述的“高性能大电流VDMOS功率器件芯片双点焊接封装结构”中提到的铝焊接线进行跳线技术,通过该方法,封装的寄生电阻值可以降低了10%以上,但带来的问题是设备效率的降低,和该种方法无法适用于所有的MOSFET和IGBT器件的封装。
如中国专利CN101183669A所述的“垂直传导电路小片的封装设计”,在该封装专利中利用铝带代替了多根铝线的焊接,相对于铝线焊接,机台的效率得到了明显提升,但该种方法对铝带的折转角度要求非常高,不是所有的现有封装结构都适合铝带焊接。
如图2为传统封装SOP-8采用金属带7焊接的内部结构图,此处的金属带7为铝带,其第一和第二焊接点位于半导体芯片2上方,第三个焊接点位于引线框架的引脚上;当第一焊接点在芯片上的位置确定后,第二和第三焊接点必须沿着第一焊接点的方向打线,只能允许比铝线小很小的折弯角度,且过大的焊接角度容易造成铝带撕裂,工艺极限性较大。
如美国专利US6040626,公开了一种半导体封装,其在MOSFET芯片表面使用混合连接方式,源极采用低电阻的金属带连接和栅极采用焊接线连接。然而,由于芯片的介电层在焊接线处理过程中容易损坏,可能导致在芯片内出现短路现象,同时该方式要在栅极打线前引用清洗工艺,造成栅极打线的稳定性很难控制,而且采用该方法对芯片表面的金属层既要适合打线又要能和焊锡浸润,对芯片表面的金属层的要求极高。
如日本专利JP2000-287385,公开了一种半导体器件的封装,其在MOSFET表面分别焊接两个大小不一的主副金属带,用这两个金属带分别桥接MOSFET的栅极和引线框架,漏极和引线框架。虽然产品的特性和可靠性有明显提升,但需要对金属带连接到框架的部分进行特殊设计,而且容易导致一些比较薄的框架的变形,致使后续包封过程中出现溢料,最主要的是这种方式仍会造成一些因引线框架焊接而导致的电阻和导热性能的损失。
如上所述,大电流高功率半导体器件封装存在诸多问题,传统封装结构为采用金属线或金属带将半导体器件和引脚进行焊接,这种结构封装寄生电阻和封装热阻较大,影响封装器件的电学特性和热性能,且可靠性较低等。
发明内容
本实用新型针对大电流高功率半导体器件封装存在的诸多问题,提供一种大电流功率半导体器件的封装结构,该结构采用导电金属片作为引脚直接与半导体芯片的电极焊接,既能降低器件封装电阻和寄生电感,增加器件过电流能力,又能增强器件的散热能力,降低封装热阻,提高了器件封装的可靠性。
为实现以上技术目的,本实用新型的技术方案是:一种大电流功率半导体器件的封装结构,包括散热片、半导体芯片、塑封体和装片基岛,所述半导体芯片包括正面的第一电极、第二电极和正面相对的背面的第三电极,所述装片基岛包括第一表面和与第一表面相对的第二表面,所述装片基岛为导电导热的金属材料,且与散热片连接,所述半导体芯片背面的第三电极焊接到装片基岛的第一表面上,其特征在于,所述半导体芯片正面的第一电极与第一导电金属片的一端焊接,第二电极与第二导电金属片的一端焊接,所述塑封体内封装有装片基岛的第一表面、半导体芯片、第一导电金属片和第二导电金属片的焊接端,散热片和装片基岛的第二表面裸露在塑封体外,第一导电金属片和第二导电金属片的另一端作为引脚伸出塑封体外。
进一步地,所述第一导电金属片和第二导电金属片为铜片、铜合金片、铁镍片、铝片或铝合金片,其表面或设有铜、银、铁镍或镍磷的电镀层。
进一步地,所述第一导电金属片和第二导电金属片的厚度为0.1mm~5mm。
进一步地,所述的半导体芯片为硅基的MOSFET芯片、IGBT芯片或SIC芯片。
进一步地,所述封装结构适用的封装形式为TO-220、TO-251、TO-262、TO-3P、TO-247、TO-264、TO-252、TO-263、SOP-8或DFN。
进一步地,所述装片基岛为一个或多个,且多个装片基岛之间电气绝缘,每个装片基岛上均焊接有半导体芯片,每个半导体芯片正面的电极均焊接有导电金属片。
与传统半导体器件封装结构相比,本实用新型具有以下优点:
1. 本实用新型采用导电金属片作为封装器件的引脚直接与半导体芯片的电极焊接,代替传统的采用金属线或金属带将半导体芯片电极和引脚焊接,该封装结构的封装电阻明显减小,同时导电金属片还充当热导体耗散热量,降低封装热阻;
2. 本实用新型的工艺方法简单,加工效率明显提高,同时提高了产品的可靠性;
3. 本实用新型的结构易于封装,可实现封装内部互联一次性加工成型。
附图说明
图1为传统封装TO-220用金属线焊接的内部结构图。
图2为传统封装SOP-8用金属带焊接的内部结构图。
图3为本实用新型实施例1封装100的正视图。
图4 为本实用新型实施例1封装100的后视图。
图5为本实用新型实施例1封装100的透视图。
图6 为本实用新型实施例1封装100的分解视图。
图7为本实用新型实施例2封装200的正视图。
图8为本实用新型实施例2封装200的后视图。
图9为本实用新型实施例2封装200的内部结构图。
图10为本实用新型实施例2封装200的分解图。
图11本实用新型实施例2封装200的侧视图。
图12本实用新型实施例3封装300的外部侧视图。
图13为本实用新型实施例3封装300图12沿A-A的剖视图。
图14为本实用新型实施例4封装400的内部结构图。
图15为本实用新型实施例4封装400的侧视图。
图16为本实用新型实施例5封装500的后视图。
图17为本实用新型实施例5封装500的内部结构图。
附图说明:1-散热片、2-半导体芯片、3-塑封体、4-第一焊接材料、5-第二焊接材料、6-金属线、7-金属带、8-焊接区、9-第一电极引脚、10第二电极引脚、11-第一导电金属片、12-第二导电金属片、13-装片基岛、14-第三电极引脚、21-第一电极、22-第二电极、23-第三电极、131-第一表面、132-第二表面、112-第一金属凸点、121-弯折部分、122-第二金属凸点。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
本实用新型不限于以下的实施方式,在以下的说明中所参照的各图是为了能够对本实用新型的内容进行理解而概括性地对形状、大小以及位置关系进行表示。即,本实用新型不限于各图所举例所示的形状、大小以及位置关系。
对于MOSFET半导体芯片,所述第一电极21为栅极,第二电极22为源极,第三电极23为漏极;对于IGBT半导体芯片,所述第一电极21为栅极,第二电极22为发射极,第三电极23为集电极,以上为本行业技术人员所熟知的,此处不再赘述。
实施例1为封装100贴片式封装形式,图3和图4分别为封装100的正视图和后视图,从图中可以看出半导体封装100具有两个引脚,分别为第一导电金属片11和第二导电金属片12,塑封体3底部外露的散热片1连接到装片基岛13,可以认为是同一个部件,且为相同的材料,相同加工工艺,都为导热和导电的金属材料,例如铜、铜合金、铁镍、铝、铝合金、或其它导电材料,也可以理解就是一个部件,关于散热片1和装片基岛13的叫法和关系为业内工程技术人员所熟知,在此不做过多叙述;
图5为封装100的透视结构图,能更好的说明封装100的内部构造,结合图可以看出,所述半导体芯片2正面的第一电极21与第一导电金属片11的一端焊接,第二电极22与第二导电金属片12的一端焊接,所述塑封体3内封装有装片基岛13的第一表面131、半导体芯片2、第一导电金属片11和第二导电金属片12的焊接端,散热片1和装片基岛13的第二表面132裸露在塑封体3外,第一导电金属片11和第二导电金属片12的另一端分别作为半导体芯片2的第一电极21和第二电极22的引脚伸出在塑封体3外,半导体芯片2背面的第三电极23和装片基岛13和散热片1形成电连通,应用过程中散热片1通常被焊接到PCB板上,充当半导体芯片2的第三电极23的引脚。
图6是封装100的分解图,其展示了本实用新型的实施例封装100的内部各组成之间的关系,下面就本图说明半导体器件100的制造方法:
步骤一. 提供一半导体芯片2和装片基岛13,所述半导体芯片2的正面设有第一电极21和第二电极22,背面设有第三电极23,所述装片基岛13包括第一表面131和与第一表面131相对的第二表面132,装片基岛13与散热片1连接;
步骤二. 将半导体芯片2背面的第三电极23通过第一焊接材料4焊接到装片基岛13的第一表面131上;
具体地,通过多种方式(如点锡,画锡,丝网印刷等)将第一焊接材料4设置在装片基岛13的第一表面131上,再通过拾取贴放设备将半导体芯片2背面的第三电极23放置在第一焊接材料4上,并通过扩散焊接、软钎焊、共晶焊或烧结等焊接方式将第三电极23和装片基岛13焊接在一起,第一焊接材料4可以为95.5%的Pb、2%的Sn和2.5%的Ag 形成的焊膏或预成型的焊片,也可以为导电型环氧树脂胶粘剂或有铅或无铅焊料材料;
步骤三. 提供两个导电金属片,将第一导电金属片11的一端通过第二焊接材料5焊接到半导体芯片2正面的第一电极21上,将第二导电金属片12的一端通过第二焊接材料5焊接到半导体芯片2正面的第二电极22上;
具体地,采用和步骤二同样的方式进行焊接,第二焊接材料5可以采用第一焊接材料4同样的高温焊料,这样焊接第一电极21、第二电极22和第三电极23可以一步完成,节省了封装的时间,减少了封装工艺;第二焊接材料5也可以采用低温焊料,如88%的Pb,10%的Sn,2%的Ag形成的焊膏或无铅的SAC305 金属合金,这样半导体芯片正面和背面的焊料因为熔点不同,就需要通过两次不同的温度进行焊接,这些都为本行业的工程技术人员所熟知,所以在此不再细述。
所述第一导电金属片11和第二导电金属片12通过支撑部件连接,防止第一导电金属片11和第二导电金属片12同时焊接在半导体芯片2上时不在同一平面上,同时可以简化工艺。
步骤四. 用具有绝缘性能的塑封体3包裹装片基岛13的第一表面131、半导体芯片2、第一导电金属片11和第二导电金属片12的一端,第一导电金属片11和第二导电金属片12的另一端作为半导体器件的引脚延伸出塑封体3外;
所述塑封体3可以为任何适当的热塑性材料或热固性材料,且通过多种技术成型,例如压缩成型、注射成型、粉末成型或流体成型等技术。
步骤五. 完成塑封固化后的器件,通过冲切或切割的方式去除多余的支撑部件,形成单个的半导体器件。
实施例2为封装200直插式封装形式,图7和图8分别为封装200的正视图和后视图,通过正视图来看,其与传统的TO-220无任何区别,但从后视图来看,本实施例封装200与传统TO-220(如图1)对比,封装200的第三电极引脚14直接与装片基岛13连接且处于同一平面,而传统TO-220的第三电极引脚14通过引线框架的焊接区8引出,且装片基岛13和第三电极引脚14露出塑封体外的部分不在一个平面上。
如图9和10所示,分别为封装200的内部结构和分解图,为了简化说明起见,已省略了焊接材料,第一导电金属片11作为引脚与半导体芯片2正面的第一电极21焊接,第二导电金属片12作为引脚与第二电极22焊接,半导体芯片2背面的第三电极23与装片基岛13的第一表面131焊接,第三电极引脚14与装片基岛13连接引出半导体芯片2的第三电极23,第一金属片11、第二金属片12、装片基岛13、散热片1和第三电极引脚14在封装后处于同一平面,且厚度相同,也就是通常所述的同型框架,见图11(异型框架可参考图15的侧视图),而传统封装TO-220主要采用金线、铜线、合金线铝线或铝带等由引线方式进行焊接,通过金属引线连接半导体芯片2的电极和引线框架上的焊接区8,见图1;考虑到不同器件的功率要求不同,本实施例中导电金属片的厚度可以为0.1mm~5mm的任意范围,为保证导电金属片放置在半导体芯片的正面后与装片基岛13在同一平面,需要将导电金属片预先折弯成一定的角度,同样为保证导电金属片与半导体芯片的边缘有一定的安全电气间隔,在导电金属片焊接部分和引脚引出部分之间也需要有折弯。
实施例3为封装300直插式封装形式,为了进一步改善封装200的散热性能,减少结壳之间的热阻,提升电流能力,降低功率损耗,我们对塑封体3进行减薄,将第二导电金属片12的弯折部分121露出塑封体3外,如图12和图13所示,为封装300的外观图和剖视图,其结构基本类似于封装200,主要区别为塑封体3的厚度只有原来的1/5~1/2。300结构底部的装片基岛13的第二表面132和散热片1的一部分露出塑封体3外,上部的第二导电金属片12弯折部分121也露出塑封体3外,达到了双面散热的效果,器件热阻由传统封装TO-220的0.7°C/W减少到0.45°C/W,因此,此种减少塑封材料的体积露出导电金属片的封装形式适用于本实用新型所有实施例中的结构。
实施例4为封装400直插式封装形式,为可替代传统TO-220封装的另一种封装结构,其外形和传统TO-220完全一致,如图14所示,为封装400的内部结构图,半导体芯片2仍采用封装100的方式焊接在装片基岛13的第一表面131上,第一导电金属片11和第二导电金属片12仍采用封装100的方式分别焊接在半导体芯片2正面的第一电极21和第二电极22上,因为是直插型器件,所以相较于封装100多出了中间的第三电极引脚14,中间第三电极引脚14通过扩散焊接、软钎焊和烧结等方式将便于焊接的端部和装片基岛13的第一表面131焊接连结在一起,用于同半导体芯片2背面的第三电极23形成电气通路,同时引出第三电极23。
如图15所示,为封装400的侧视图,封装400的装片基岛13、散热片1、第一导电金属片11、第二导电金属片12和第三电极引脚14 为分体式结构,这样就节省了传统TO-220异型框架的成本,装片基岛13、散热片1可以和第一导电金属片11、第二导电金属片12、第三电极引脚14一样的厚度,也可以为不同的厚度,第一导电金属片11、第二导电金属片12和第三电极引脚14的厚度为0.5mm,装片基岛13和散热片1的厚度为1.3mm,这样既保证封装器件的散热性能和导电性能,又能和传统的封装外形相兼容,做到应用端的无差异化替换。
实施例5为封装500贴片式封装形式,图16为封装500的后视图,相对应传统常见的DFN封装形式,塑封体3包裹着装片基岛13的第一表面131,装片基岛13的第二表面132露出塑封体3外作为散热片1,同时和第三电极引脚14连接,露出塑封体3外的还有一排的四个引脚,为第一导电金属片11、第二导电金属片12构成的引脚终端;
如图17所示,为封装500去除塑封体3后的内部结构图,为了便于描述,封装500未展示出焊接材料,第一导电金属片11和第二导电金属片12作为引脚仍采用封装100的方式分别焊接在半导体芯片2正面的第一电极21和第二电极22上,导电金属片厚度为0.154mm,其一端与半导体芯片2的电极焊接,焊接端通过冲切方式产生多个用于焊接的第一金属凸点112和第二金属凸点122,其另一端延伸出塑封体3外,形成有导电通路的引脚部分。
本实用新型实施例中第一导电金属片11和第二导电金属片12可以是任何形状、任何尺寸的导电材料,导电金属片在塑封体3内的部分经弯曲形成凸点,凸点的面积大小不超过半导体芯片2电极的面积,通过凸点将导电金属片焊接在半导体芯片2的电极上,延伸出塑封体3外的导电金属片切筋成形后作为电极的引脚引出,以此方式实现互连封装,所述第二导电金属片12作为引脚,其宽度可根据芯片实际过电流大小增大或减小,且宽度不超过半导体芯片2的宽度。
在本实用新型实施例中半导体芯片2的第一电极的材料可以为AlCu、AlSiCu、AlSi,TiNiAg,NiPdAu, NiAu,第二电极的金属成分可以和第一电极相同,也可以不同,半导体芯片2背面的第三电极的金属成分一般为TiNiAg。
以上对本实用新型及其实施方式进行了描述,该描述没有限制性,附图中所示的也只是本实用新型的实施方式之一,实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示,在不脱离本实用新型创造宗旨的情况下,不经创造性的设计出与该技术方案相似的结构方式及实施例,均应属于本实用新型的保护范围。
Claims (6)
1.一种大电流功率半导体器件的封装结构,包括散热片(1)、半导体芯片(2)、塑封体(3)和装片基岛(13),所述半导体芯片(2)包括正面的第一电极(21)、第二电极(22)和正面相对的背面的第三电极(23),所述装片基岛(13)包括第一表面(131)和与第一表面(131)相对的第二表面(132),所述装片基岛(13)为导电导热的金属材料,且与散热片(1)连接,所述半导体芯片(2)背面的第三电极(23)焊接到装片基岛(13)的第一表面(131)上,其特征在于,所述半导体芯片(2)正面的第一电极(21)与第一导电金属片(11)的一端焊接,第二电极(22)与第二导电金属片(12)的一端焊接,所述塑封体(3)内封装有装片基岛(13)的第一表面(131)、半导体芯片(2)、第一导电金属片(11)和第二导电金属片(12)的焊接端,散热片(1)和装片基岛(13)的第二表面(132)裸露在塑封体(3)外,第一导电金属片(11)和第二导电金属片(12)的另一端作为引脚伸出塑封体(3)外。
2.根据权利要求1所述的一种大电流功率半导体器件的封装结构,其特征是:所述第一导电金属片(11)和第二导电金属片(12)为铜片、铜合金片、铁镍片、铝片或铝合金片,表面或设有铜、银、铁镍或镍磷的电镀层。
3.根据权利要求1所述的一种大电流功率半导体器件的封装结构,其特征是:所述第一导电金属片(11)和第二导电金属片(12)的厚度为0.1mm~5mm。
4. 根据权利要求1所述的一种大电流功率半导体器件的封装结构,其特征是:所述的半导体芯片(2)为硅基的MOSFET芯片、IGBT芯片或SIC芯片。
5.根据权利要求1所述的一种大电流功率半导体器件的封装结构,其特征
是:所述封装结构适用的封装形式为TO-220、TO-251、TO-262、TO-3P、TO-247、TO-264、TO-252、TO-263、SOP-8或DFN。
6.根据权利要求1所述的一种大电流功率半导体器件的封装结构,其特征
是:所述装片基岛(13)为一个或多个,且多个装片基岛(13)之间电气绝缘,每个装片基岛(13)上均焊接有半导体芯片(2),每个半导体芯片(2)正面的电极均焊接有导电金属片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621082830.4U CN206116387U (zh) | 2016-09-26 | 2016-09-26 | 一种大电流功率半导体器件的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621082830.4U CN206116387U (zh) | 2016-09-26 | 2016-09-26 | 一种大电流功率半导体器件的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206116387U true CN206116387U (zh) | 2017-04-19 |
Family
ID=58520977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621082830.4U Expired - Fee Related CN206116387U (zh) | 2016-09-26 | 2016-09-26 | 一种大电流功率半导体器件的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206116387U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298722A (zh) * | 2016-09-26 | 2017-01-04 | 无锡新洁能股份有限公司 | 一种大电流功率半导体器件的封装结构及制造方法 |
CN109904135A (zh) * | 2019-02-28 | 2019-06-18 | 北京燕东微电子有限公司 | 一种碳化硅器件的封装结构 |
CN110164831A (zh) * | 2019-05-31 | 2019-08-23 | 无锡电基集成科技有限公司 | 利于焊接的大电流半导体功率器件及其制造方法 |
CN110416093A (zh) * | 2018-04-26 | 2019-11-05 | 珠海格力电器股份有限公司 | 一种半导体器件及其封装方法、集成半导体器件 |
CN112259516A (zh) * | 2019-07-22 | 2021-01-22 | 无锡华润华晶微电子有限公司 | 半导体封装结构 |
-
2016
- 2016-09-26 CN CN201621082830.4U patent/CN206116387U/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298722A (zh) * | 2016-09-26 | 2017-01-04 | 无锡新洁能股份有限公司 | 一种大电流功率半导体器件的封装结构及制造方法 |
CN106298722B (zh) * | 2016-09-26 | 2019-10-11 | 无锡新洁能股份有限公司 | 一种大电流功率半导体器件的封装结构及制造方法 |
CN110416093A (zh) * | 2018-04-26 | 2019-11-05 | 珠海格力电器股份有限公司 | 一种半导体器件及其封装方法、集成半导体器件 |
CN109904135A (zh) * | 2019-02-28 | 2019-06-18 | 北京燕东微电子有限公司 | 一种碳化硅器件的封装结构 |
CN110164831A (zh) * | 2019-05-31 | 2019-08-23 | 无锡电基集成科技有限公司 | 利于焊接的大电流半导体功率器件及其制造方法 |
CN112259516A (zh) * | 2019-07-22 | 2021-01-22 | 无锡华润华晶微电子有限公司 | 半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106298722B (zh) | 一种大电流功率半导体器件的封装结构及制造方法 | |
CN206116387U (zh) | 一种大电流功率半导体器件的封装结构 | |
CN104218013B (zh) | 半导体装置以及半导体装置的制造方法 | |
CN103608917B (zh) | 超薄功率晶体管和具有定制占位面积的同步降压变换器 | |
US9679833B2 (en) | Semiconductor package with small gate clip and assembly method | |
TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
CN205984966U (zh) | 一种大电流功率半导体器件的封装结构 | |
WO2002049108A1 (en) | Semiconductor device package and lead frame with die overhanging lead frame pad | |
JP2017139290A (ja) | 樹脂封止型半導体装置 | |
CN104241362B (zh) | 半导体器件 | |
TW200425456A (en) | Multi-chip package with electrical interconnection | |
CN212113710U (zh) | 一种引线框架及焊接铝箔的芯片封装结构 | |
CN201435388Y (zh) | 一种用于mosfet封装的引线框架 | |
KR20160085672A (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
CN112201628A (zh) | 一种功率模块封装结构及其制备方法 | |
CN111326489A (zh) | 功率器件封装结构 | |
JP2016184757A (ja) | 半導体装置 | |
CN105405834A (zh) | 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法 | |
CN211350630U (zh) | 功率器件封装结构 | |
CN209963052U (zh) | 一种低内阻mos封装结构 | |
CN102832190B (zh) | 一种倒装芯片的半导体器件及制造方法 | |
CN216015357U (zh) | 一种低内阻超薄型功率器件的封装结构 | |
CN105633051A (zh) | 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法 | |
CN205582917U (zh) | 一种框架外露多芯片多搭倒装平铺夹芯封装结构 | |
CN217768366U (zh) | 一种to-220铜片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170419 Termination date: 20190926 |
|
CF01 | Termination of patent right due to non-payment of annual fee |