CN110416093A - 一种半导体器件及其封装方法、集成半导体器件 - Google Patents

一种半导体器件及其封装方法、集成半导体器件 Download PDF

Info

Publication number
CN110416093A
CN110416093A CN201810384902.8A CN201810384902A CN110416093A CN 110416093 A CN110416093 A CN 110416093A CN 201810384902 A CN201810384902 A CN 201810384902A CN 110416093 A CN110416093 A CN 110416093A
Authority
CN
China
Prior art keywords
chip
frame
lead frame
semiconductor devices
copper bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810384902.8A
Other languages
English (en)
Inventor
江伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201810384902.8A priority Critical patent/CN110416093A/zh
Publication of CN110416093A publication Critical patent/CN110416093A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Abstract

本发明公开了一种半导体器件及其封装方法、集成半导体器件，该半导体器件包括：铜桥框架；引线框架；铜桥框架与所述引线框架之间设置有芯片，引线框架与芯片之间通过结合材连接，铜桥框架与芯片之间通过结合材连接，铜桥框架、芯片与引线框架通过塑封材料塑封在一起，铜桥框架背离芯片一侧从塑封材料中露出，引线框架背离芯片一侧从所述塑封材料中露出。这种半导体器件结构由于铜桥框架背离芯片的一侧从塑封材料中露出，引线框架背离芯片的一侧从塑封材料中露出，从而加强了芯片的散热，延长了器件的使用寿命。

Description

一种半导体器件及其封装方法、集成半导体器件
技术领域
本发明涉及半导体器件领域，特别涉及一种半导体器件及其封装方法、集成半导体器件。
背景技术
半导体是一种导电性介于良导电体与绝缘体之间的物质，半导体器件是一种利用半导体材料制作而成的一种电子器件。通常用来制造半导体器件的半导体材料是硅、锗或砷化镓。
并且随着半导体器件技术的发展，半导体器件一直在往高性能、高可靠性和小型化的方向发展。一般情况下，功率半导体分立器件大都采用TO系列封装的封装方式。而对于TO系列封装的功率器件散热问题是首要需要解决的，因为功率器件的散热将直接影响着器件的可靠性及性能。
对于上述问题，目前功率器件一般采用焊线方式来实现电性连接，由于导线的截面积小长度较长导致阻抗增大，且随着使用时间的延长焊线可靠性也降低。有的芯片在封装时是全部封装在环氧树脂里，这种情况下芯片的散热只能由环氧树脂进行散热。另外传统TO系列封装的功率器件一般只是芯片下方的引线框架外露，芯片上方的由环氧树脂塑封，这种情况下芯片的热量一般只能通过引线框架单面散热；
综上所述，现有技术中的半导体器件的散热性很差，容易导致芯片寿命下降。
发明内容
本发明提供一种半导体器件及其封装方法、集成半导体器件，用以解决现有技术中的半导体器件的散热性很差，容易导致芯片寿命下降的问题。
本发明提供一种半导体器件，该半导体器件包括：
铜桥框架；
引线框架；
所述铜桥框架与所述引线框架之间设置有芯片，所述引线框架与所述芯片之间通过结合材连接，所述铜桥框架与所述芯片之间通过结合材连接，所述铜桥框架、所述芯片与所述引线框架通过塑封材料塑封在一起，所述铜桥框架背离所述芯片一侧从所述塑封材料中露出，所述引线框架背离所述芯片一侧从所述塑封材料中露出。
本发明半导体器件包括铜桥框架和引线框架，铜桥框架与引线框架之间设置有芯片，芯片与引线框架之间通过结合材连接，芯片与铜桥框架之间通过结合材连接，并且芯片、铜桥框架与引线框架通过塑封材料塑封在一起；铜桥框架背离芯片一侧从塑封材料中露出，引线框架背离芯片一侧从塑封材料中露出。这种半导体器件结构由于铜桥框架背离芯片的一侧从塑封材料中露出，引线框架背离芯片的一侧从塑封材料中露出，从而加强了芯片的散热，延长了器件的使用寿命。
优选的，所述铜桥框架具有第一焊盘和第二焊盘，所述第一焊盘与所述芯片的功率电极连接，所述第二焊盘与所述芯片的栅极连接。
优选的，所述第一框架具有弯折部，所述弯折部上方设置有用于与芯片焊接的凸起平台，所述凸起平台朝向所述弯折部还设置有用于定位结合材的凹槽。
优选的，所述第二框架设置有与第一框架相对应的弯折部。
优选的，所述引线框架设置有用于与所述芯片连接的连接部。
优选的，所述塑封材料是环氧树脂。
优选的，所述结合材的材料为锡膏。
优选的，本发明还提供一种集成半导体器件，包括上述技术方案中提到的任一所述的半导体器件。
优选的，本发明还提供一种半导体器件的封装方法，该封装方法包括：
在引线框架上方设置第一结合材；
在第一结合材上方设置芯片；
在芯片背离第一结合材一侧的表面设置第二结合材；
在第二结合材上方设置铜桥框架，并使所述铜桥框架与所述芯片的功率电极和栅极连接；
通过塑封材料将引线框架和铜线框架塑封。
优选的，所述在引线框架上方设置第一结合材时，采用焊接方式将所述第一结合材焊接在引线框架上；
所述在第一结合材上方设置芯片时，采用焊接的方法将所述芯片焊接在第一结合材上。
优选的，所述在芯片背离第一结合材一侧的表面设置第二结合材，包括：
在芯片背离第一结合材表面的电极上点结合材，完成芯片点胶，并形成第二结合材。
优选的，所述通过塑封材料将引线框架和铜线框架塑封，包括：
通过模压制程完成塑封材料的塑封。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1a-1b为本发明实施例提供的一种半导体器件的整体架构示意图；
图2a-2c为本发明实施例铜桥框架结构示意图；
图3a-3b为本发明实施例提供的引线框架结构示意图；
图4a-4b为本发明实施例在引线框架设置第一结合材，然后在第一结合材设置芯片示意图；
图5a-5b为本发明实施例在芯片背离第一结合材一侧的表面设置第二结合材结构示意图；
图6a-6b为本发明实施例在第二结合材上方设置铜桥框架，并使所述铜桥框架与所述芯片的功率电极和栅极连接结构示意图；
图7为本发明实施例通过塑封材料将引线框架和铜线框架塑封后的半导体器件。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1a-1b所示，为本发明实施例提供的一种半导体器件的整体架构示意图，其中图1a为本发明实施例中半导体器件的俯视图，图1b为本发明实施例中半导体器件的侧视图；
本发明提供一种半导体器件，该半导体器件包括：
铜桥框架100；
引线框架101；
所述铜桥框架100与所述引线框架101之间设置有芯片102，所述引线框架101与所述芯片102之间通过结合材103连接，所述铜桥框架100与所述芯片102之间通过结合材103连接，所述铜桥框架100、所述芯片102与所述引线框架101通过塑封材料104塑封在一起，所述铜桥框架100背离所述芯片102一侧从所述塑封材料104中露出，所述引线框架101背离所述芯片102一侧从所述塑封材料104中露出。
本发明半导体器件包括铜桥框架100和引线框架101，铜桥框架100与引线框架101之间设置有芯片102，芯片102与引线框架101之间通过结合材103连接，芯片102与铜桥框架100之间通过结合材103连接，并且芯片102、铜桥框架100与引线框架101通过塑封材料104塑封在一起；铜桥框架100背离芯片102一侧从塑封材料104中露出，引线框架101背离芯片102一侧从塑封材料104中露出。这种半导体器件结构由于铜桥框架100背离芯片102的一侧从塑封材料104中露出，引线框架101背离芯片102的一侧从塑封材料104中露出，从而加强了芯片102的散热，延长了器件的使用寿命。
具体的，所述结合材103的材料为锡膏。
锡膏是一种用于PCB表面电阻、电容、IC等电子元器件的焊接的材料，是由焊锡粉、助焊剂以及其它的表面活性剂、触变剂等加以混合，形成的膏状混合物；具有良好的焊接结合性。
一种可行的实施方式中，所述铜桥框架100具有第一框架1000和第二框架1001，所述第一框架1000与所述芯片102的功率电极105连接，所述第二框架1001与所述芯片102的栅极106连接。
如图2a-2b所示，是铜桥框架100的示意图；其中，图2a为铜桥框架100的主视图；图2b为铜桥框架100的侧视图；
并且，如图2c所示，铜桥框架100的第一焊盘1000与芯片102的功率电极105连接；铜桥框架100的第二焊盘1001与芯片102的栅极106连接；这种将铜桥框架100设计成两个框架的方式可以使芯片102与铜桥框架100之间的连接更加方便，还会减少虚焊的发生。
具体的，所述第一框架1000具有弯折部200，所述弯折部200上方设置有用于与芯片102焊接的凸起平台201，所述凸起平台201朝向所述弯折部200还设置有用于定位结合材的凹槽202。
如图2b所示，第一框架1000设置有凸起平台201，凸起平台201是为了结合材103与芯片102之间的连接；
凸起平台201下方还设置有凹槽202，凹槽202是为了防止结合材103与芯片102连接时结合材103由于融化流动等因素跑出预定区域，如果结合材103跑出预定区域残留在芯片102上容易导致芯片102侧面电流击穿；
所以，凹槽202的设计可以有效避免芯片102的电流击穿。
具体的，所述第二框架1001设置有与第一框架1000相对应的弯折部200。
如图2b所示，由于第二框架1001与第一框架1000现对设计，所以需要有与第一框架1000相对应的弯折部200。
除此之外，所述引线框架101设置有用于与所述芯片102连接的连接部300。
如图3a-3b所示，为本发明实施例提供的引线框架101，其中图3a为引线框架101的主视图；图3b为引线框架101的侧视图。
由于，如图1b所示，引线框架101需要与芯片102连接，所以需要设置一个与芯片102连接的连接部300，实现芯片102与引线框架101之间的连接固定。
具体的，所述塑封材料104是环氧树脂。
环氧树脂是一类重要的有机高分子的热固性塑料，广泛用于黏合剂，涂料等用途。
除了上述的一种半导体器件，本发明实施例还提供一种集成半导体器件，包括上述具体实施方式中任一所述的半导体器件。
另外，本发明实施例还提供一种半导体器件的封装方法，该方法包括：
在引线框架101上方设置第一结合材400；
在第一结合材400上方设置芯片102；
在芯片102背离第一结合材400一侧的表面设置第二结合材401；
在第二结合材402上方设置铜桥框架100，并使所述铜桥框架100与所述芯片102的功率电极和栅极连接；
通过塑封材料将引线框架101和铜线框架100塑封。
首先第一步如图4a-4b所示，其中，图4a为在引线框架设置第一结合材400然后在第一结合材400设置芯片102的主视图；图4b为在引线框架101设置第一结合材400然后在第一结合材400设置芯片102的侧视图；
在引线框架101设置第一结合材400，然后在第一结合材400上设置芯片102；
具体的，在引线框架101上方设置第一结合材400时，采用焊接方式将所述第一结合材400焊接在引线框架101上；
所述在第一结合材400上方设置芯片102时，采用焊接的方法将所述芯片102焊接在第一结合材400上。
第二步如图5a-5b所示，其中，图5a为在芯片102背离第一结合材400一侧的表面设置第二结合材401的主视图；图5b为在芯片102背离第一结合材400一侧的表面设置第二结合材401的侧视图；
在芯片102背离第一结合材400一侧的表面设置第二结合材401；
具体的，在芯片102背离第一结合材400表面的电极上点结合材，完成芯片102点胶，并形成第二结合材401。
第三步如图6a-6b所示，其中，图6a为第二结合材402上方设置铜桥框架100，并使所述铜桥框架100与所述芯片102的功率电极和栅极连接的主视图；图6b为第二结合材402上方设置铜桥框架100，并使所述铜桥框架100与所述芯片102的功率电极和栅极连接的侧视图；
在第二结合材402上方设置铜桥框架100，并使所述铜桥框架100与所述芯片102的功率电极和栅极连接。
第四步，如图7所示，为通过塑封材料将引线框架101和铜线框架100塑封后的半导体器件；
具体的，塑封材料通过模压制程完成塑封材料的塑封。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种半导体器件，其特征在于，该半导体器件包括：
铜桥框架；
引线框架；
所述铜桥框架与所述引线框架之间设置有芯片，所述引线框架与所述芯片之间通过结合材连接，所述铜桥框架与所述芯片之间通过结合材连接，所述铜桥框架、所述芯片与所述引线框架通过塑封材料塑封在一起，所述铜桥框架背离所述芯片一侧从所述塑封材料中露出，所述引线框架背离所述芯片一侧从所述塑封材料中露出。
2.如权利要求1所述的半导体器件，其特征在于，所述铜桥框架具有第一焊盘和第二焊盘，所述第一焊盘与所述芯片的功率电极连接，所述第二焊盘与所述芯片的栅极连接。
3.如权利要求2所述的半导体器件，其特征在于，所述第一框架具有弯折部，所述弯折部上方设置有用于与芯片焊接的凸起平台，所述凸起平台朝向所述弯折部还设置有用于定位结合材的凹槽。
4.如权利要求2所述的半导体器件，其特征在于，所述第二焊盘设置有与第一焊盘相对应的弯折部。
5.如权利要求1所述的半导体器件，其特征在于，所述引线框架设置有用于与所述芯片连接的连接部。
6.如权利要求1-5所述的半导体器件，其特征在于，所述塑封材料是环氧树脂。
7.如权利要求1-5所述的半导体器件，其特征在于，所述结合材的材料为锡膏。
8.一种集成半导体器件，其特征在于，包括权利要求1-7任一所述的半导体器件。
9.一种半导体器件封装方法，其特征在于，该封装方法包括：
在引线框架上方设置第一结合材；
在第一结合材上方设置芯片；
在芯片背离第一结合材一侧的表面设置第二结合材；
在第二结合材上方设置铜桥框架，并使所述铜桥框架与所述芯片的功率电极和栅极连接；
通过塑封材料将引线框架和铜线框架塑封。
10.如权利要求9所述的半导体器件封装方法，其特征在于，
所述在引线框架上方设置第一结合材时，采用焊接方式将所述第一结合材焊接在引线框架上；
所述在第一结合材上方设置芯片时，采用焊接的方法将所述芯片焊接在第一结合材上。
11.如权利要求9所述的半导体器件封装方法，其特征在于，所述在芯片背离第一结合材一侧的表面设置第二结合材，包括：
在芯片背离第一结合材表面的电极上点结合材，完成芯片点胶，并形成第二结合材。
12.如权利要求9所述的半导体器件封装方法，其特征在于，所述通过塑封材料将引线框架和铜线框架塑封，包括：
通过模压制程完成塑封材料的塑封。
CN201810384902.8A 2018-04-26 2018-04-26 一种半导体器件及其封装方法、集成半导体器件 Pending CN110416093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810384902.8A CN110416093A (zh) 2018-04-26 2018-04-26 一种半导体器件及其封装方法、集成半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810384902.8A CN110416093A (zh) 2018-04-26 2018-04-26 一种半导体器件及其封装方法、集成半导体器件

Publications (1)

Publication Number Publication Date
CN110416093A true CN110416093A (zh) 2019-11-05

Family

ID=68345658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810384902.8A Pending CN110416093A (zh) 2018-04-26 2018-04-26 一种半导体器件及其封装方法、集成半导体器件

Country Status (1)

Country Link
CN (1) CN110416093A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN105374788A (zh) * 2015-10-20 2016-03-02 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN206116387U (zh) * 2016-09-26 2017-04-19 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN106876342A (zh) * 2016-12-19 2017-06-20 杰群电子科技（东莞）有限公司 一种双面散热半导体元件的制造方法
CN208256642U (zh) * 2018-04-26 2018-12-18 珠海格力电器股份有限公司 一种半导体器件及集成半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
US20160225704A1 (en) * 2013-09-26 2016-08-04 Great Team Backend Foundry (Dongguan), Ltd. Semiconductor package structure and forming method thereof
CN105374788A (zh) * 2015-10-20 2016-03-02 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN206116387U (zh) * 2016-09-26 2017-04-19 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN106876342A (zh) * 2016-12-19 2017-06-20 杰群电子科技（东莞）有限公司 一种双面散热半导体元件的制造方法
CN208256642U (zh) * 2018-04-26 2018-12-18 珠海格力电器股份有限公司 一种半导体器件及集成半导体器件

Similar Documents

Publication Publication Date Title
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
US6521982B1 (en) Packaging high power integrated circuit devices
JP3865055B2 (ja) 半導体装置の製造方法
TW557556B (en) Window-type multi-chip semiconductor package
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TWI485819B (zh) 封裝結構及其製造方法
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
TW200531188A (en) Land grid array packaged device and method of forming same
CN105789154A (zh) 一种倒装芯片模组
CN208111434U (zh) 一种功率模块
JPH0547958A (ja) 樹脂封止型半導体装置
TWI406376B (zh) 晶片封裝構造
CN208256642U (zh) 一种半导体器件及集成半导体器件
CN106952880A (zh) 半导体装置及使用其的便携式设备
TW200425456A (en) Multi-chip package with electrical interconnection
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
CN206532771U (zh) 散热型半导体器件
CN108496249A (zh) 半导体装置
CN112701107A (zh) 一种堆叠封装结构及其封装工艺及电子产品
CN110416093A (zh) 一种半导体器件及其封装方法、集成半导体器件
CN110429068A (zh) 一种天线封装结构及其制备方法、通信设备
CN212113705U (zh) 一种功率半导体模块
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination