CN105374788A - 堆叠式倒装芯片封装结构及其制造方法 - Google Patents

堆叠式倒装芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN105374788A
CN105374788A CN201510685513.5A CN201510685513A CN105374788A CN 105374788 A CN105374788 A CN 105374788A CN 201510685513 A CN201510685513 A CN 201510685513A CN 105374788 A CN105374788 A CN 105374788A
Authority
CN
China
Prior art keywords
chip
pin
copper bridge
electrical connection
bridge sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510685513.5A
Other languages
English (en)
Inventor
江伟
曹周
李朋钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201510685513.5A priority Critical patent/CN105374788A/zh
Publication of CN105374788A publication Critical patent/CN105374788A/zh
Priority to PCT/CN2016/098772 priority patent/WO2017067346A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种堆叠式倒装芯片封装结构及其制造方法。堆叠式倒装芯片封装结构，包括：引线框架，包括第一外围框架，以及与第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；第一芯片倒置安装在第一芯片座上；铜桥片，设置在第一芯片上；第二芯片，倒置安装在铜桥片的第二面上；铜桥框架，包括第二外围框架以及与第二外围框架一体设置的第二芯片座，第二芯片座的焊接面和第二芯片的漏极电连接。该封装结构封装面积小，芯片信号接口和管脚直接相连，保证外观和使用稳定性。

Description

堆叠式倒装芯片封装结构及其制造方法
技术领域
本发明实施例涉及微电子行业封装技术，尤其涉及一种堆叠式倒装芯片封装结构及其制造方法。
背景技术
当前半导体封装发展的趋势朝着多芯片模块方向发展。当一个半导体器件中的芯片数量多于一个时，通常是将各个芯片设置在同一平面上，而各个芯片都与封装基板通过内部走线完成信号的连接。
因为各芯片平行分布，导致封装后的半导体器件面积较大，而且在塑封过程中，芯片的走线会出现线溃、线塌等冲线现象，影响半导体器件的使用稳定性。
发明内容
本发明提供一种堆叠式倒装芯片封装结构及其制造方法，以实现减小封装面积，芯片信号接口和管脚直接连接，不使用走线。
第一方面，本发明实施例提供了一种堆叠式倒装芯片封装结构，该堆叠式倒装芯片封装结构包括：
引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
第一芯片，倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
铜桥片，设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
第二芯片，倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座连接，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
第二方面，本发明实施例还提供了一种制作堆叠式倒装芯片封装结构的方法，该方法包括：
提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
将第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
将铜桥框架安装在所述第二芯片上，所述铜桥框架包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
本发明实施例还提供了另一种制作堆叠式倒装芯片封装结构的方法，该方法包括：
提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
提供一铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座；
将第二芯片安装在所述第二芯片座的焊接面上，所述第二芯片座的焊接面和所述第二芯片的漏极电连接；
将所述第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接。
本发明中引线框架、第一芯片、铜桥片、第二芯片和铜桥框架形成堆叠结构，芯片信号接口和管脚直接相连，解决半导体器件封装面积大，走线连接不稳定的问题，实现减小封装面积，提高使用稳定性的效果。
附图说明
图1为本发明实施例一中的堆叠式倒装芯片封装结构的剖面示意图；
图2A为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图一；
图2B为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图二；
图2C为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图三；
图2D为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图四；
图2E为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图五；
图2F为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图六；
图3是本发明实施例二中的一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
图4是本发明实施例二中的又一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
图5是本发明实施例三中的一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
图6A为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图一；
图6B为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图二；
图6C为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图三。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种堆叠式倒装芯片封装结构的剖面示意图，图2A～2F为堆叠式倒装芯片封装结构的分解示意图。如图1所示，该堆叠式倒装芯片封装结构包括：引线框架110、第一芯片120、铜桥片130、第二芯片140和铜桥框架150。
参见图2A，其中引线框架，包括第一外围框架111，以及与所述第一外围框架111一体设置的第一芯片座112、第一管脚113、第二管脚114和第三管脚115；
参见图2B，其中第一芯片120，倒置安装在所述第一芯片座112上，所述第一芯片120的源极和所述第一芯片座112的焊接面电连接，所述第一芯片的栅极和所述第一管脚113电连接；
参见图2C，其中铜桥片130，设置在第一芯片120上，铜桥片130的焊接接触脚130a和第三管脚115电连接，铜桥片130的第一面和第一芯片120的漏极电连接；
参见图2D，其中第二芯片140，倒置安装在铜桥片130的第二面上，第二芯片140的源极和铜桥片140的第二面电连接，第二芯片的栅极和第二管脚114电连接；
参见图2E，其中铜桥框架150安装在第二芯片140上，铜桥框架150包括第二外围框架151，以及与第二外围框架151一体设置的第二芯片座152，第二芯片座152的焊接面和第二芯片140的漏极电连接。
进一步的，引线框架110、铜桥片130和铜桥框架150的材料为金属或合金，示例的，引线框架110、铜桥片130和铜桥框架150的材料可以为铜、铝或铜铝合金。
进一步的，参见图1，该堆叠式倒装芯片封装结构还包括：结合材160。结合材160用于连接相关部件，并实现相互连接的部件之间的电导通，示例的，结合材160可以为银胶或焊锡。
本实施例的技术方案，通过将第一芯片120和第二芯片140堆叠设置，解决了半导体器件封装面积大的问题，达到了减小封装面积的效果。
实施例二
图3为本发明实施例二中提供一种制造堆叠式倒装芯片封装结构的方法。如图,3所示，包括如下步骤：
步骤101、提供引线框架110，具体的，参见图2A，其中的包括第一外围框架111，以及与所述第一外围框架111一体设置的第一芯片座112、第一管脚113、第二管脚114和第三管脚115。其中，第一外围框架111通过若干连接脚和第一芯片座112连接，图2A中第一芯片座112向上的一面为其焊接面，第一芯片座112向下的一面为其非焊接面。优选的，第一管脚113的焊接面与第一芯片120形成第一交叠区，而第一芯片座112与第一交叠区相对的位置设置有对应的缺口。
步骤102、将第一芯片120，倒置安装在所述第一芯片座112上，具体的，参见图2B，所述第一芯片120的源极和所述第一芯片座112的焊接面电连接，所述第一芯片的栅极和所述第一管脚113电连接。其中，首先在第一芯片座112的焊接面及第一管脚113的焊接端上制备结合材，然后安装第一芯片120，实现第一芯片座112的焊接面和第一芯片120的源极、第一芯片120的栅极和第一管脚113之间的电连接。第一芯片120的栅极和源极在图2B中第一芯片120向下的一面，第一芯片120的栅极位于靠近第一管脚113的角上，第一芯片120的漏极在图2B种第一芯片120向上的一面。
步骤103、将铜桥片130设置在第一芯片120上，具体的，参见图2C，铜桥片130的焊接接触脚130a和第三管脚115电连接，铜桥片130的第一面和第一芯片120的漏极电连接。其中，首先在第一芯片120漏极及第二管脚114焊接端上制备结合材，然后安装铜桥片130，实现铜桥片130的焊接接触脚130a和第三管脚115、铜桥片130的第一面和第一芯片120的漏极之间的电连接。铜桥片130的第一面为图2C中向下的一面。优选的，铜桥片130的焊接接触脚130a在铜桥片130靠近第三管脚115的一侧，并凸出铜桥片130的第一面，以便与第三管脚115电连接。
步骤104、将第二芯片140倒置安装在铜桥片130的第二面上，具体的，参见图2D，第二芯片140的源极和铜桥片140的第二面电连接，第二芯片的栅极和第二管脚114电连接。其中，首先在铜桥片130的第二面及第二管脚114的焊接端制备结合材，然后安装第二芯片140，实现第二芯片140的源极和铜桥片140的第二面、第二芯片140的栅极和第二管脚114之间的电连接。铜桥片130的第二面为铜桥片130在图2D中向上的一面。第二芯片140的源极和栅极在第二芯片140在图2D中向下的一面上，第二芯片140的漏极在图2D中向上的一面上。第二芯片140的栅极设置在第二芯片140靠近第二管脚114的一角上。铜桥片140的第二面为图2D中向上的一面。优选的，第二芯片140有和第二管脚114形成交叠的第二交叠区；铜桥片130有和第二交叠区对应的缺口。进一步的，第二管脚114凸出第一芯片座112、第一管脚113和第三管脚115所在的平面，以便于第二芯片140的栅极电连接。
步骤105、将铜桥框架150安装在第二芯片140上，具体的，参见图2E，其中的铜桥框架150包括第二外围框架151，以及与第二外围框架151一体设置的第二芯片座152，第二芯片座152的焊接面和第二芯片140的漏极电连接。其中，首先在第二芯片140的漏极上制备结合材，然后安装铜桥框架150，实现第二芯片座152的焊接面和第二芯片140的漏极之间的电连接。第二外围框架151和第二芯片座152通过若干连接脚相连，第二芯片座152的焊接面为图2E中向下的一面。
进一步的，如图4所示，上述制造堆叠式倒装芯片封装结构的方法还包括：
步骤106、提供一塑封体170，具体的，参见图2F,其中的塑封体170用于包覆第一芯片120、第二芯片140和铜桥片130，并包覆第一管脚113、第二管脚114和第三管脚115的一部分，其包覆方式至少使第一芯片座112的非焊接面和第二芯片座152的非焊接面均从塑封体中予以外露。
进一步的，上述制造堆叠式倒装芯片封装结构的方法还包括：
在步骤106之后，切割掉第一外围框架111和第二外围框架151，保留各个管脚露在塑封体170外的部分。其中各个管脚露在塑封体170外的部分用于半导体器件实际使用时的焊接。
本实施例的技术方案，通过将第一芯片120和第二芯片140堆叠设置，并采用芯片倒装的方式使芯片信号接口和管脚直接相连，解决了半导体器件封装面积大，以及通过走线连接芯片信号接口和管脚时，出现冲线现象，而导致的稳定性差的问题，达到了减小封装面积，避免走线连接时出现的冲线现象，提高了半导体器件使用稳定性的效果。
实施例三
在上述技术方案的基础上，本实施例提供另一种制造堆叠式倒装芯片封装结构的方法，如图5所示，包括以下步骤：
步骤201、提供引线框架110，具体的，参见图2A，其中的包括第一外围框架111，以及与所述第一外围框架111一体设置的第一芯片座112、第一管脚113、第二管脚114和第三管脚115。
步骤202、将第一芯片120，倒置安装在所述第一芯片座112上，具体的，参见图2B，所述第一芯片120的源极和所述第一芯片座112的焊接面电连接，所述第一芯片的栅极和所述第一管脚113电连接。
步骤203、将铜桥片130设置在第一芯片120上，具体的，参见图2C，铜桥片130的焊接接触脚130a和第三管脚115电连接，铜桥片130的第一面和第一芯片120的漏极电连接。
步骤204、提供一铜桥框架150，具体的，参见图3A,其中的包括第二外围框架151，以及与所述第二外围框架151一体设置的第二芯片座152。其中，第二外围框架151通过若干连接脚和第二芯片座152连接，图6A中第二芯片座152向上的一面为其焊接面，第二芯片座152向下的一面为其非焊接面。
步骤205、将第二芯片140安装在第二芯片座152的焊接面上，具体的，参见图6B，第二芯片座152的焊接面和第二芯片140的漏极电连接。其中，首先在第二芯片座152的焊接面上制备结合材，然后安装第二芯片140，实现第二芯片座152的焊接面和第二芯片140的漏极之间的电连接。第二芯片座152的焊接面为图3B中向上的一面，第二芯片140的漏极在第二芯片140在图3B中向下的一面上。
步骤206、将第二芯片140倒置安装在铜桥片130的第二面上，具体的，参见图6C，第二芯片140的源极和铜桥片130的第二面电连接，第二芯片140的栅极和第二管脚114电连接。图3C所示的装配后的封装结构与图2E中所示的装配后的封装结构是相同的。其中，首先在铜桥片130的第二面和第二管脚114的焊接端上制备结合材，然后安装已经和铜桥框架150连接的第二芯片140，实现第二芯片140的源极和铜桥片130的第二面、第二芯片140的栅极和第二管脚114之间的电连接。优选的，第一外围框架111和第二外围框架151形状相同，在此步骤的装配过程中，可以通过第一外围框架111和第二外围框架151将封装结构中的各个部件对齐。
本实施例的技术方案，分别将引线框架110、第一芯片120和铜桥片130，以及第二芯片140和铜桥框架150连接为一体，然后将两部分装配在一起，并通过第一外围框架111和第二外围框架151对齐，从而提高装配的质量。
上述产品可执行本发明任意实施例所提供的方法，具备执行方法相应的功能模块和有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种堆叠式倒装芯片封装结构，其特征在于，包括：
引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
第一芯片，倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
铜桥片，设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
第二芯片，倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
2.根据权利要求1所述的堆叠式倒装芯片封装结构，其特征在于：
所述焊接接触脚在所述铜桥片靠近所述第三管脚的一侧，并凸出所述铜桥片的第一面，以便与所述第三管脚电连接。
3.根据权利要求1所述的堆叠式倒装芯片封装结构，其特征在于，所述第一芯片有和所述第一管脚形成交叠的第一交叠区；
所述第一芯片座有和所述第一交叠区对应的缺口。
4.根据权利要求1所述的堆叠式倒装芯片封装结构，其特征在于，
所述第二芯片有和所述第二管脚形成交叠的第二交叠区；
所述铜桥片有和所述第二交叠区对应的缺口。
5.根据权利要求4所获的堆叠式倒装芯片封装结构，其特征在于，所述第二管脚凸出所述第一芯片座、所述第一管脚和所述第三管脚所在的平面，以便于所述第二芯片的栅极电连接。
6.根据权利要求1-5任一所述的堆叠式倒装芯片封装结构，其特征在于，所述第一引线框架与所述第一芯片、所述第一芯片与所述铜桥片、所述铜桥片与所述第二芯片、所述第二芯片与所述铜桥框架、所述铜桥片与所述第三管脚、所述第二芯片和所述第二管脚之间均设置有结合材。
7.根据权利要求1-5任一项所述的堆叠式倒装芯片封装结构，其特征在于，还包括：
一塑封体，用于包覆所述第一芯片、所述第二芯片和所述铜桥片，并包覆所述第一管脚、所述第二管脚和所述第三管脚的一部分，其包覆方式至少使所述第一芯片座的非焊接面和所述第二芯片座的非焊接面均从塑封体中予以外露。
8.一种用于制作权利要求1-7任一所述的堆叠式倒装芯片封装结构的方法，其特征在于，包括以下步骤：
提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
将第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
将铜桥框架安装在所述第二芯片上，所述铜桥框架包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
9.一种用于制作权利要求1-7任一所述的堆叠式倒装芯片封装结构的方法，其特征在于，包括以下步骤：
提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
提供一铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座；
将第二芯片安装在所述第二芯片座的焊接面上，所述第二芯片座的焊接面和所述第二芯片的漏极电连接；
将所述第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接。
CN201510685513.5A 2015-10-20 2015-10-20 堆叠式倒装芯片封装结构及其制造方法 Pending CN105374788A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510685513.5A CN105374788A (zh) 2015-10-20 2015-10-20 堆叠式倒装芯片封装结构及其制造方法
PCT/CN2016/098772 WO2017067346A1 (zh) 2015-10-20 2016-09-12 堆叠式倒装芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510685513.5A CN105374788A (zh) 2015-10-20 2015-10-20 堆叠式倒装芯片封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN105374788A true CN105374788A (zh) 2016-03-02

Family

ID=55376834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510685513.5A Pending CN105374788A (zh) 2015-10-20 2015-10-20 堆叠式倒装芯片封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN105374788A (zh)
WO (1) WO2017067346A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017067346A1 (zh) * 2015-10-20 2017-04-27 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法
CN109166829A (zh) * 2018-07-20 2019-01-08 昆山群悦精密模具有限公司 整流器引线框架及整流器的生产方法
CN110416093A (zh) * 2018-04-26 2019-11-05 珠海格力电器股份有限公司 一种半导体器件及其封装方法、集成半导体器件
WO2022127061A1 (zh) * 2020-12-15 2022-06-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US20140070329A1 (en) * 2012-09-07 2014-03-13 Fairchild Semiconductor Corporation Wireless module with active and passive components
CN104465597A (zh) * 2014-12-08 2015-03-25 杰群电子科技（东莞）有限公司 一种四面无引脚扁平半导体器件封装结构及封装方法
CN104600061A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体芯片的堆叠式3d封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374788A (zh) * 2015-10-20 2016-03-02 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US20140070329A1 (en) * 2012-09-07 2014-03-13 Fairchild Semiconductor Corporation Wireless module with active and passive components
CN104465597A (zh) * 2014-12-08 2015-03-25 杰群电子科技（东莞）有限公司 一种四面无引脚扁平半导体器件封装结构及封装方法
CN104600061A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体芯片的堆叠式3d封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017067346A1 (zh) * 2015-10-20 2017-04-27 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法
CN110416093A (zh) * 2018-04-26 2019-11-05 珠海格力电器股份有限公司 一种半导体器件及其封装方法、集成半导体器件
CN109166829A (zh) * 2018-07-20 2019-01-08 昆山群悦精密模具有限公司 整流器引线框架及整流器的生产方法
WO2022127061A1 (zh) * 2020-12-15 2022-06-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Also Published As

Publication number Publication date
WO2017067346A1 (zh) 2017-04-27

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
CN100539054C (zh) 芯片封装结构及其制作方法
CN105405823A (zh) 具有可检查的焊接点的半导体装置
CN103258818B (zh) 用于细小间距pop结构的系统和方法
TWI634634B (zh) 半導體裝置及其製造方法
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN107785344A (zh) 电子封装件及其制法
CN105990268A (zh) 电子封装结构及其制法
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN205564734U (zh) 芯片级封装
CN105428330A (zh) 一种半导体器件及其制造方法
CN103050449A (zh) 封装件及其制法
TW201508895A (zh) 具有偏向堆疊元件的封裝模組
CN103000599A (zh) 覆晶封装结构及其形成方法
JP2016184757A (ja) 半導体装置
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN101944520A (zh) 半导体封装结构与半导体封装工艺
TW201526198A (zh) 具有堆疊元件的封裝模組
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
CN101459154B (zh) 导线架及应用该导线架的封装结构
CN104952736A (zh) 四方平面无引脚的封装结构及其方法
CN203367268U (zh) 半导体芯片封装模组及其封装结构
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160302

RJ01 Rejection of invention patent application after publication