CN205564734U - 芯片级封装 - Google Patents

芯片级封装 Download PDF

Info

Publication number
CN205564734U
CN205564734U CN201520769840.4U CN201520769840U CN205564734U CN 205564734 U CN205564734 U CN 205564734U CN 201520769840 U CN201520769840 U CN 201520769840U CN 205564734 U CN205564734 U CN 205564734U
Authority
CN
China
Prior art keywords
lead
wire
tube core
plane
csp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520769840.4U
Other languages
English (en)
Inventor
B·W·丰
王松伟
H·K·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN205564734U publication Critical patent/CN205564734U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开内容涉及芯片级封装，芯片级封装包括管芯以及在第一引线的第一表面处机械并电耦合到该管芯的第一表面的第一引线。第一引线的第一表面形成第一平面。第二引线在第二引线的第一表面处机械耦合到所述管芯的第二表面。第二引线的第一表面形成第二平面。模具合成物部分地封装所述管芯，从而构成CSP。当CSP耦合到母板表面时，第一平面和第二平面与由母板表面形成的第三平面基本上垂直地取向。所述CSP不包括引线接合并且第一引线和第二引线在该CSP的相对表面上。母板的第三平面可以是母板的最大平面表面。本公开的一个实施例解决的一个问题是提供改进的芯片级封装。根据本公开的一个实施例的一个用途是提供改进的芯片级封装。

Description

芯片级封装
技术领域
本文档的各方面一般而言涉及半导体器件封装。
背景技术
半导体器件在使用之前常常封入在(或者部分地封装在)封装中。一些封装包含单个管芯，而其它封装包含多个管芯。封装常常对管芯提供某种保护，诸如防止腐蚀、撞击和其它损坏，并且常常还包括电引线或者直接地或经由插座把管芯的电触头引线与母板连接的其它部件。封装还可以包括被配置为把热量从管芯耗散到母板或者以别的方式离开封装的部件。
实用新型内容
本公开的一个实施例的一个目的是提供改进的芯片级封装。
芯片级封装(CSP)的实现可以包括：管芯；第一引线，在第一引线的第一表面处机械并电耦合到管芯的第一表面，第一引线的第一表面形成第一平面；第二引线，在第二引线的第一表面处机械耦合到管芯的第二表面，第二引线的第一表面形成第二平面；以及模具合成物(mold compound)，至少部分地封装管芯，其中管芯、第一引线、第二引线和模具合成物形成芯片级封装(CSP)；其中，当CSP耦合到母板时，第一引线的第一平面和第二引线的第二平面与由母板形成的第三平面基本上垂直地取向。
形成前面提到的CSP的方法可以包括：把管芯机械并电耦合到第一引线，第一引线包括在第一引线框架中，第一引线框架具有多个部分蚀刻位置；把管芯机械并电耦合到第二引线，第二引线包括在第二引线框架中并且耦合到第二引线框架的拉杆(tie bar)；在管芯的第二表面处并在由第三引线的第一表面形成的第四平面处把管芯机械并电耦合到第三引线，第三引线包括在第二引线框架中并且耦合到第二引线框架的拉杆；利用模具合成物至少部分地封装管芯和第二引线框架；以及切单第一引线框架、模具合成物和第二引线的拉杆，以形成芯片级封装(CSP)，其中，当CSP耦合到母板时，第三引线的第四平面与由母板形成的第三平面基本上垂直地取向。
CSP的实现可以包括以下一个、全部或任何：
母板的第三平面可以包括母板的最大平面表面。
第一引线的第一平面可以包括第一引线的最大平面表面并且第二引线的第二平面可以包括第二引线的最大平面表面。
管芯的第二表面可以在与该管芯的第一表面相对的管芯的一侧上。
管芯可以是第一管芯，并且CSP还可以包括在第二管芯的第一表面处机械并电耦合到第二引线的第一表面的第二管芯，在第二管芯的第二表面处并在第一管芯的第二表面处，第二管芯机械并电耦合到第一管芯，并且第一管芯可以仅通过第二管芯电耦合到第二引线。
第一引线和第二引线可以在CSP的相对的表面上。
CSP可以不包括引线接合。
CSP的实现可以包括：管芯；第一引线，在第一引线的第一表面处机械并电耦合到管芯的第一表面，第一引线具有在与该第一引线的第一表面相对的该第一引线的一侧上的第二表面，第一引线具有在第一引线的第一表面和第一引线的第二表面之间的厚度；第二引线，在第二引线的第一表面处机械并电耦合到管芯的第二表面，第二引线具有在与该第二引线的第一表面相对的该第二引线的一侧上的第二表面，第二引线具有在第二引线的第一表面和第二引线的第二表面之间的厚度；以及至少部分地封装管芯的模具合成物，其中管芯、第一引线、第二引线和模具合成物形成芯片级封装(CSP)；其中，当CSP耦合到母板时，第一引线的厚度和第二引线的厚度被配置为耦合到母板。
CSP的实现可以包括以下一个、全部或者任何：
第一引线的厚度和第二引线的厚度可以与母板的最大平面表面基本上平行。
CSP可以没有引线接合。
形成CSP的方法的实现可以包括：在每个第一引线的第一表面处并在每个管芯的第一表面处，把多个管芯机械并电耦合到第一引线框架的多个第一引线，每个第一引线的第一表面形成第一平面并且第一引线框架具有基部；在每个第二引线的第一表面处并在每个管芯的第二表面处，把多个管芯机械并电耦合到第二引线框架的多个第二引线，每个第二引线的第一表面形成第二平面并且第二引线框架具有基部，其中，管芯的第二表面在与该管芯第一表面相对的该管芯的一侧上；利用模具合成物至少部分地封装每个管芯；除去第一引线框架的基部和第二引线框架的基部，从而形成多个CSP；以及切单多个CSP，其中每个CSP被配置为，当CSP耦合到母板时，使得每个第一引线的第一平面和每个第二引线的第二平面与由母板形成的第三平面基本上垂直。
形成CSP的方法的实现可以包括以下一个、全部或任何：
母板的第三平面可以包括母板的最大平面表面。
每个管芯可以是第一管芯，并且方法还可以包括把多个第二管芯机械并电耦合到多个第二引线，其中，在第二管芯的第一表面处并在第二引线的第一表面处，每个第二管芯机械并电耦合到第二引线中的一个，该方法还包括，在第二管芯的第二表面处并在第一管芯的第二表面处，把每个第二管芯机械并电耦合到第一管芯中的一个，并且其中每个第一管芯仅通过第二管芯中的一个电耦合到第二引线中的一个。
把多个管芯机械并电耦合到多个第三引线，该多个第三引线耦合到第二引线框架的基部，其中，在管芯的第二表面处并且在由第三引线的第一表面形成的第四平面处，每个管芯机械并电耦合到第三引线中的一个，该方法还包括，当CSP耦合到母板时，把每个第三引线的第四平面与母板的第三平面基本上垂直地取向。
CSP可以不包括引线接合。
形成CSP的方法的实现可以包括：把多个管芯机械并电耦合到第一引线框架的多个第一引线，第一引线框架具有多个部分蚀刻位置，在管芯的第一表面处并在第一引线的第一表面处，每个管芯耦合到第一引线中的一个，每个第一引线的第一表面形成第一平面；把多个管芯机械并电耦合到第二引线框架的多个第二引线，第二引线框架包括多个部分蚀刻位置，在管芯的第二表面处并在第二引线的第一表面处，每个管芯耦合到第二引线中的一个，每个第二引线的第一表面形成第二平面，其中，每个管芯的第二表面在与该管芯的第一表面相对的管芯的一侧上；利用模具合成物至少部分地封装每个管芯；以及切单第一引线框架、模具合成物和第二引线框架，以形成多个芯片级封装(CSP)；其中，当CSP耦合到母板时，每个第一引线的第一平面和每个第二引线的第二平面与由母板形成的第三平面基本上垂直地取向。
形成CSP的方法的实现可以包括以下一个、全部或任何：
母板的第三平面可以包括母板的最大平面表面。
每个管芯可以是第一管芯，并且方法还可以包括，在每个第二管芯的第一表面处并在每个第二引线的第一表面处，把多个第二管芯机械并电耦合到多个第二引线，其中，在第一管芯的第二表面处和第二管芯的第二表面处，把每个第二管芯机械并电耦合到第一管芯中的一个，并且其中每个第一管芯仅通过第二管芯中的一个电耦合到第二引线中的一个。
CSP可以不包括引线接合。
根据本公开的一个实施例的一个技术效果是提供改进的芯片级封装。
根据“具体实施方式”和“附图说明”并且根据“权利要求”，上述和其它方面、特征和优点将对本领域技术人员变得显然。
附图说明
将在下文中结合附图来描述实现，其中相同的参考标记指示相同的元件，并且：
图1是常规单管芯芯片级封装(CSP)的侧视图，其中模具(封装)合成物以透视方式绘制，从而更容易绘出其它元件；
图2是母板上图1的CSP的顶部透视图，其中模具合成物以透视方式绘制；
图3是单管芯CSP的侧视图，其中模具合成物以透视方式绘制；
图4是图3的CSP的顶部透视图，其中模具合成物以透视方式绘制；
图5是在母板上的图3的CSP的顶部透视图，其中模具合成物以透视方式绘制；
图6是常规双管芯CSP的顶部透视图，其中模具合成物以透视方式绘制；
图7是双管芯CSP的顶部透视图，其中模具合成物和第二引线以透视方式绘制；
图8是在母板上的图7的CSP的顶部透视图，其中模具合成物以透视方式绘制；
图9是常规金属氧化物半导体场效应晶体管(MOSFET)CSP的顶部透视图，其中模具合成物以透视方式绘制；
图10是MOSFET CSP的顶部透视图，其中模具合成物和第一引线以透视方式绘制；
图11是在母板上的图10的MOSFET CSP的顶部透视图，其中模具合成物以透视方式绘制；
图12是在形成CSP的方法中使用的第一引线框架的侧横截面视图；
图13是耦合到图12的第一引线框架的多个管芯的侧横截面视图；
图14是耦合到图13的多个管芯的第二引线框架的侧横截面视图；
图15是封装图14的多个管芯的模具合成物的侧横截面视图；
图16是图15的元件的侧横截面视图，其中第一引线框架和第二引线框架的基部构件被除去；
图17是通过切单图16的元件所形成的多个切单CSP的侧横截面视图；
图18是在形成CSP的方法中使用的第一引线框架的侧横截面视图；
图19是耦合到图18的第一引线框架的多个管芯的侧横截面视图；
图20是耦合到图19的多个管芯的第二引线框架的侧横截面视图；
图21是封装图20的多个管芯的模具合成物的侧横截面视图；
图22是耦合到第一引线框架的引线的镀层(plating)和耦合到图21的第二引线框架的引线的镀层的侧横截面视图；
图23是通过切单图22的元件所形成的多个切单CSP的侧横截面视图；
图24是在形成CSP的方法中使用的模具和各种元件的侧横截面视图；
图25是在形成CSP的另一种方法中使用的模具和各种元件的侧横截面视图；
图26是在形成CSP的另一种方法中使用的模具和各种元件的侧横截面视图；
图27是图11的MOSFET CSP的顶部透视图，示为具有在形成MOSFET CSP的方法中使用的拉杆–拉杆在切单过程中被除去并且因此在MOSFET CSP被放在母板上时不真正存在但是为了透视而连同母板一起示出。
具体实施方式
本公开内容、其各方面和实现不限于本文所公开的具体部件、组装过程或方法元素。对于与来自本公开内容的特定实现一起使用，本领域中已知的与预期芯片级封装和相关方法一致的许多附加部件、组装过程和/或方法元素将变得显然。相应地，例如，虽然公开了特定实现，但是这种实现和实现部件可以包括与预期操作和方法一致的本领域中已知用于这种芯片级封装和相关方法以及实现部件和方法的任何形状、尺寸、风格、类型、模型、版本、测量、浓度、材料、数量、方法元素、步骤等等。
本文档涉及芯片级封装(CSP)。在过去，常规的CSP被归类为只包括具有不大于管芯1.2倍面积的封装。随着由于管芯制造技术的改进而导致的一些管芯尺寸减小(管芯小型化)，尽管它们各自的封装尺寸保持相同，但CSP的定义已经改变，以适应具有大于1.2的封装/管芯比的封装。如在本文中所使用的，“芯片级封装”(CSP)接近具有1mm或更小的颗粒间隔(ball pitch)(在适用的时候)的管芯尺寸封装。
现在参考图1-2，在各种实现中，常规的单管芯CSP 2包括在第一表面6上具有至少一个电触头的管芯4，其中第一表面6利用导电粘合剂14机械并电耦合到第一引线10。引线接合16耦合到与第一表面6相对的管芯4一侧上的第二表面8并且把第二表面8上的至少一个电触头与第二引线12耦合。模具合成物18封装管芯4、引线接合16和导电粘合剂14并且至少部分地封装第一和第二引线10、12，同时使那些引线的部分暴露，使得CSP 2可以由此电耦合到母板20的导电路径22，诸如通过使用焊料24，如图2中所示。在图1和2中，模具(封装)合成物以透视方式示出，以便使得能够看到封装的内部结构。
现在参考图3-5，CSP 26的实现包括管芯4，利用导电粘合剂34将管芯4的第一表面6上的至少一个电触头机械并电耦合到第一引线38的第一表面40，并且利用导电粘合剂36将第二表面8上的至少一个电触头机械并电耦合到第二引线48的第一表面50。第一引线38的第一表面40形成第一平面42，在所示出的实现中，该第一平面42是第一引线38的最大平面表面(但是在其它实现中它可以不是最大平面表面)。第二引线48的第一表面50形成第二平面52，在所示出的实现中，该第二平面52是第二引线48的最大平面表面(但是在其它实现中它可以类似地不是最大平面表面)。第一引线38具有在第一表面40和与第一表面40相对的第一引线38一侧上第二表面44之间的厚度46。第二引线48具有在第一表面50和与第一表面50相对的第二引线48一侧上第二表面54之间的厚度56。模具合成物58封装管芯4和导电粘合剂34、36并且覆盖第一引线38的第一表面40和第二引线48的第一表面50，从而形成CSP 26。第一引线38和第二引线48位于CSP 26的相对表面60上。
当在母板62上安装CSP 26时，CSP 26倾斜(旋转)到其侧面，使得第一引线38和第二引线48的厚度46、56接触母板62或者以别的方式与由母板62形成的第三平面64基本上平行(在所示出的实现中，该第三平面是母板62的最大平面表面66)。引线38、48通过各种常规材料(诸如通过使用焊料70)电耦合到包括在母板62中的导电路径68。如图5中可以看到的，焊料70可以耦合到引线38、48的厚度46、56和/或第二表面44、54。厚度46、56与第三平面64平行，或基本上平行。
如可以通过比较图2与图3-5看到的，利用导电粘合剂36耦合第二引线48的第一表面50与管芯4允许不利用任何引线接合(诸如引线接合16)就形成CSP 26并且，与CSP 2相比，导致CSP 26尺寸的整体减小。在实现当中，图1所示的CSP 2具有是或大约是0.620mm乘0.320mm乘0.297mm的高度的尺寸，而图3所示的CSP26具有是或大约是0.230mm乘0.230mm乘0.300mm的高度的尺寸(换句话说，CSP 26的占用面积比CSP2的占用面积的一半小)。
现在参考图6，示出了包括第一管芯74和第二管芯80的常规双管芯CSP 72的实现。第一管芯74的第一表面76上的至少一个电触头利用导电粘合剂88机械并电耦合到第一引线90，并且第二管芯80的第一表面82上的至少一个电触头利用导电粘合剂88机械并电耦合到第二引线92。引线接合86把第一管芯74的第二表面78(该表面与第一管芯74的第一表面76相对)上的至少一个电触头与第二管芯80的第二表面84(该表面与第二管芯80的第一表面82相对)上的至少一个电触头耦合。模具合成物94封装第一管芯74、第二管芯80、导电粘合剂88、引线接合86，并且部分地封装第一引线90和第二引线92，同时使第一引线90的底表面和第二引线92的底表面暴露，以耦合到母板。模具合成物94示为透视，以示出封装的内部结构。
现在参考图7，示出了具有双管芯配置的CSP 96的实现，包括具有第一表面100和第二表面102的第一管芯98，其中第二表面102在与第一表面100相对的第一管芯98的一侧上。第二管芯104包括第一表面106和第二表面108，其中第二表面108在与第一表面106相对的第二管芯104的一侧上。在各种实现中，第一管芯98可以与第一管芯74等效，并且第二管芯104可以与第二管芯80等效。
导电粘合剂112把第一管芯98的第二表面102上的至少一个电触头与第二管芯104的第二表面108上的至少一个电触头机械并电耦合。导电粘合剂112还把第一管芯98机械耦合到第二管芯104。导电粘合剂110把第一管芯98的第一表面100上的至少一个电触头与第一引线116的第一表面118机械并电耦合。第一引线116的第一表面118形成第一平面120，在所示出的实现中，该第一平面是第一引线116的最大平面表面(但在一些实现中可以不是)。导电粘合剂114把第二管芯104的第一表面106上的至少一个电触头与第二引线126的第一表面128机械并电耦合。第二引线126的第一表面128形成第二平面130，在所示出的实现中，该第二平面是第二引线126的最大平面表面(但在一些实现中可以不是)。
模具合成物136封装第一管芯98、第二管芯104、导电粘合剂110、112和114、第一表面118和第一表面128，从而形成CSP 96(示为透视)。第一引线116的第二表面122被暴露，该表面在与第一表面118相对的第一引线116的一侧上，并且第一引线116具有在第一表面118与第二表面122之间的厚度124。第二引线126的第二表面132被暴露，该表面在与第一表面128相对的第二引线126的一侧上，并且第二引线126具有在第一表面128与第二表面132之间的厚度134。第一引线116和第二引线126位于CSP 96的相对表面138上。第一管芯98仅通过第二管芯104电耦合到第二引线126。
现在参考图8，CSP 96翻转到侧面，或者换句话说从图7所示的竖立配置旋转大约九十度，以便把CSP 96耦合到母板140。母板140形成第三平面142，在所示出的实现中，该第三平面是母板140的最大平面表面144。焊料148被用来耦合第一引线116和第二引线126与母板140的导电路径146。在所示出的实现中，CSP 96被取向为使得，当安装到母板140时，第一平面120和第二平面130与母板140的第三平面142垂直，或基本上垂直。如可以从图8看到的，焊料148可以耦合到引线116、126的厚度124、134和/或引线116、126的第二表面122、132。当CSP 96安装到母板140时，厚度124、134与第三平面142平行，或基本上平行。
如可以通过比较图6中所示的封装与图7-8中所示的封装认识到的，在CSP 96中在彼此之上堆叠管芯98、104允许CSP 96不具有任何引线接合(诸如引线接合86)并且，与CSP 72相比，进一步减小CSP 96的整体封装尺寸。在实现当中，图6中所示的CSP 72可以具有是或大约是0.620mm乘0.320mm乘0.297mm的高度的尺寸，而图7所示的CSP 96具有是或大约是0.230mm乘0.230mm乘0.450mm的高度的尺寸。
现在参考图9，在各种实现中，常规的金属氧化物半导体场效应晶体管(MOSFET)CSP 150包括具有第一表面154和第二表面156的管芯152，其中第二表面156在与第一表面154相对的管芯152的一侧上。第一表面154耦合到第一引线158。第一引线接合164把在管芯152的第二表面156上的电触头157与第二引线160耦合，并且第二引线接合164把在管芯152的第二表面156上的另一电触头159与第三引线162耦合。管芯152的第一表面154上的至少一个电触头利用导电粘合剂机械并电耦合到第一引线158。模具合成物166封装管芯152、引线接合164、导电粘合剂以及第一引线158、第二引线160和第三引线162的至少一部分，其中引线158、160和162当中每一根的底表面在CSP 150的底表面上暴露。第一、第二和第三引线158、160、162对应于MOSFET设备的相应源极、漏极和栅极区域。
现在参考图10-11，MOSFET CSP 168的实现包括具有第一表面172和第二表面174的管芯170，其中第二表面174在与第一表面172相对的管芯170的一侧上。导电粘合剂176把第二表面174上的至少一个电触头与第一引线182的第一表面184机械并电耦合。第一表面184形成第一平面186，在所示出的实现中，该第一平面186是第一引线182的最大平面表面。第一引线182具有在与第一表面184相对的第一引线182的一侧上的第二表面188，并且还包括在第一表面184与第二表面188之间的厚度190。导电粘合剂178把管芯170的第一表面172上的至少一个电触头与第二引线192的第一表面194机械并电耦合。第二引线192的第一表面194形成第二平面196，在所示出的实现中，该第二平面是第二引线192的最大平面表面。第二引线192具有在与第一表面194相对的第二引线192的一侧上的第二表面198，以及在第一表面194与第二表面198之间的厚度200。而且，导电粘合剂180把管芯170的第一表面172上的电触头与第三引线202的第一表面204机械并电耦合。第三引线202的第一表面204形成第四平面206。第三引线202包括在与第一表面204相对的第三引线202的一侧上的第二表面208，以及在第一表面204与第二表面208之间的厚度209。
模具合成物210封装管芯170、导电粘合剂176、178和180以及引线182、192、202的一部分，从而形成CSP 168(示为透视)。第一引线182的第二表面188和厚度190、第二引线192的第二表面198和厚度200的一部分以及第三引线202的第二表面208和厚度209的一部分暴露，以便把CSP 168电耦合到母板212。
当把CSP 168安装到母板212时，CSP 168翻转到侧面或者，换句话说，从图10中所示其竖立位置旋转大约九十度，使得厚度190、200、209接触母板212(或者母板212的导电路径218)或者以别的方式与由母板212形成的第三平面214平行，或基本上平行。在所示出的实现中，第三平面214是母板212的最大平面表面216。焊料220把引线182、192、202机械并电耦合到母板212的导电路径218。
如可以在图11中看到的，当CSP 168安装在母板212上时，第一平面186、第二平面196和第四平面206与母板212的第三平面214垂直，或基本上垂直。
如通过比较图9与图10-11可以认识到的，利用导电粘合剂176、178、180把引线182、192、202直接耦合到管芯170允许CSP 168不具有任何引线接合(诸如引线接合164)并且，与CSP 150相比，进一步减小CSP 168的整体封装尺寸。在实现当中，图9中所示的CSP 150可以具有是或大约是0.620mm乘0.620mm乘0.400mm的高度的尺寸，而图10-11所示的CSP 168具有是或大约是0.320mm乘0.550mm乘0.320mm的高度的尺寸。
现在参考图12-17，示出了用于形成多个CSP 26的过程，但是这同一个过程的变体可以被用来形成多个CSP 96和/或多个CSP 168。现在参考图12，提供了包括基部224的第一引线框架222，并且附接(耦合)到其的是多个第一引线38。每个第一引线38(见图3)的第二表面44附接到基部224并且每个第一引线38的第一表面40暴露。可以已经利用各种电镀方法和系统中的任何一个将第一引线38预先电镀到基部224上。导电粘合剂34被用来机械并电耦合每个管芯4的第一表面6上的至少一个电触头与第一引线38中的一个的第一表面40，如图13和3中所示。参考图14，提供了具有基部228和其上的多个第二引线48的第二引线框架226，类似于第一引线框架222，并且导电粘合剂36被用来机械并电耦合每个管芯4的第二表面8上的至少一个电触头与第二引线48中的一个的第一表面50，第二引线48中的每个的第二表面54附接到基部228。图14中所示的元件被放在图24中所示具有模具腔体232的模具230中。上部构件234在模具230中提供，在所示出的该实现中，模具包括硅橡胶，但是在一些实现当中，这可以被略去。硅橡胶可以充当脱模剂。模具腔体232用模具合成物58填充，从而在单个面板内形成多个CSP 26。
然后，面板从模具230中被除去，如图15中所示。然后，第一引线框架222的基部224和第二引线框架226的基部228被除去，诸如，作为非限制例，通过化学蚀刻过程，从而暴露引线38、48的第二表面44、54，如图16中所示，并且CSP 26被切单，如图17中所示，诸如，作为非限制例，通过使用锯子或穿孔切单。在特定的实现中，基部224和基部228可以由铜制成。
如以上所指示的，类似的过程可以被用来形成其中具有两个或更多个管芯的多个CSP 96，区别在于，在两个管芯的情况下，将添加附加的步骤把第二管芯104的第二表面108耦合到第一管芯98的第二表面102–剩余的步骤将相同或非常相似–例如，每个第二引线126的第一表面128将附着到第二管芯104的第一表面106，而不是附着到第一管芯98，等等。而且，如以上所指示的，类似的过程可以被用来形成CSP 168，区别在于，将在管芯170的一侧上需要附加的引线。例如，第二引线框架226可以具有被配置为耦合到每个管芯170的两个引线。因此，对于每个管芯170，第一引线框架222将包括第一引线182并且第二引线框架226将包括第二引线192和第三引线202。在这种方法中，每个管芯170将在管芯170的第一表面172处并且在由第三引线202的第一表面204形成的第四平面206处机械并电耦合到第三引线202中的一个。该过程的剩余部分将与之前在本文档中描述的相同或非常相似。
现在参考图18-23(参考图3)，示出了用于形成多个CSP 26的另一个过程。这个过程也可以被用于形成多个CSP 96。现在参考图18，提供了包括多个部分蚀刻位置238的第一引线框架236。在一些实现中，部分蚀刻引线框架可以被称为“半蚀刻”。在将有效地变成第一引线38的第一表面40的位置处，每个管芯4的第一表面6利用导电粘合剂34耦合到位于两个部分蚀刻位置238之间的第一引线框架236，如图19中所示，每个第一引线38的第一表面40形成第一平面42。然后，第二引线框架240利用导电粘合剂36耦合到每个管芯4的第二表面8，如图20中所示。第二引线框架240包括多个部分蚀刻位置242，在所示出的实现中，这些蚀刻位置与部分蚀刻位置238对准。在管芯4的第二表面8处并且在第二引线48的第一表面50处，每个管芯4耦合到第二引线48中的一个，每个第二引线48的第一表面50形成第二平面52。
组件被放在具有模具腔体248的模具246中，如图25中所示，模具246还具有上部构件250，在所示出的实现中，上部构件是硅橡胶。然后，模具腔体248用模具合成物58填充，从而在单个面板中形成多个CSP 26。在实现当中，上部构件250可以防止模具合成物58填充部分蚀刻位置242。
然后，面板可以从模具246被除去，如图21中所示。镀层244可以应用到第一和第二引线框架236、240的部分(但是这也可以在过程当中更早或更晚进行，诸如利用预先电镀的框架或者在封装切单之后应用镀层)，并且单个的CSP 26可以如图23中所示那样被切单，诸如，作为非限制例，通过在与部分蚀刻位置238、242对应的位置处使用锯子或穿孔切单。相应地，在这种方法实现中，一旦面板被切单，分别是部分蚀刻位置238与242之间引线框架236、240本身的部分就形成CSP 26的引线38、48。
如以上所指示的，类似的过程可以被用来形成多个CSP 96(包含两个或更多个管芯)，区别在于将添加附加的步骤，以便把第二管芯104耦合到第一管芯98。在这种实现中，多个第二管芯104将在每个第二管芯104的第一表面106处并且在每个第二引线126的第一表面128处机械并电耦合到多个第二引线126。每个第二管芯104将在第一管芯98的第二表面102处和第二管芯104的第二表面108处机械并电耦合到第一管芯98中的一个，并且每个第一管芯98将仅通过第二管芯104中的一个电耦合到第二引线126中的一个。剩余的步骤将与本文档中所公开的那些相同或非常相似。
参考图26-27，在形成半导体封装的方法的各种实现中，根据图18-23和25所示的过程修改的过程可以被用来形成多个CSP 168。在这个过程中，参考图26，第一引线框架252具有多个部分蚀刻位置254并且可以基本上与第一引线框架236相同或非常相似。管芯170利用导电粘合剂176耦合到第一引线框架252。第二引线框架256包括多个部分蚀刻位置258，但是与第二引线框架240不同，因为第二引线框架256还包括多个间隙259(也见于图27中)。间隙259隔开第二引线192与第三引线202。
读者可以认识到，在看图26时，这个横截面视图没有示出，在附着到多个管芯170之前，由于间隙259的存在，第二引线框架256可以如何保持到一起。在实现当中，第二引线框架256具有拉杆260，它把第二引线框架256的部分在间隙259中耦合到一起。为了说明，拉杆260的代表性例子在图27中示出，以示出拉杆与第二引线和第三引线的关系，因为难以在图26的视图中示出它们，但是在实际当中，拉杆260将在切单过程中被除去并且当CSP 168安装到母板时是不存在的。拉杆260把第二引线框架256的各个部分耦合到一起，例如沿着图26中通过页面(或者穿出页面)的方向。在一些实现中，第二引线框架256可以只包括拉杆260而不包括部分蚀刻位置258，部分蚀刻位置258由拉杆260代替并且第二引线192和第三引线202仅仅通过拉杆260的网保持到一起。
就像关于其它过程，一旦第二引线框架256已经利用导电粘合剂178、180附着到多个管芯170，组件就可以放到具有模具腔体264的模具262中。模具262还可以具有上部构件266，在所示出的实现中，上部构件可以是硅橡胶。模具腔体264可以用模具合成物210填充，从而在单个面板中形成多个CSP 168。模具合成物210可以填充间隙259以及，在实现中，部分蚀刻位置258(但是，在实现中，上部构件266可以防止模具合成物210填充部分蚀刻位置258)。然后，模制面板可以从模具262中被除去并且切单，诸如，作为非限制例，通过穿孔或锯子切单，以便通过在与部分蚀刻位置254、258对应的位置处切单来形成多个单个的CSP 168。相应地，在这个过程中，一旦面板被切单，实际上分别是部分蚀刻位置254与258之间引线框架252、256它们自身的部分就形成CSP 168的引线182、192、202。
CSP 26、96、168的实现的基本和新颖特征的一个是任何引线接合的排除，这允许CSP减小的尺寸并且，相应地，更少的故障机制。CSP 26、96、168的实现的基本和新颖特征的另一个是CSP以从常规安装配置旋转九十度安装到母板，这允许CSP减小的尺寸。形成CSP 26、96、168的方法的实现的基本和新颖特征的一个是排除了把任何引线接合耦合到CSP的元件的步骤，这允许CSP减小的尺寸和更少的故障机制。形成CSP 26、96、168的方法的实现的基本和新颖特征的另一个是以从常规安装配置旋转九十度把CSP安装到母板，这允许CSP减小的尺寸。
在实现中，CSP 26、96、168可以与其它CSP 26、96、168堆叠。CSP 26、96、168可以通过除去薄管芯处理的需求来增强处理并且，与常规设备相比，CSP还可以被热增强(或者，换句话说，在从管芯耗散热量时更有效)。在本文所讨论的CSP的实现当中，电镀镀层的使用可以包括锡(Sn)电镀并且电镀步骤之前可以是铜蚀刻，以帮助引线接受Sn电镀。在实现中，CSP 26、96、168可以无需薄晶圆处理并且无需使用任何引线接合就形成，这是有用的，因为常规的封装微型化受薄晶圆处理(大约50-75微米)和低环引线接合的限制。引线38、48、116、126、182、192、202可以在实现中，作为非限制例，由预先电镀的框架、夹子、盖子、复合焊料预制或半蚀刻铜框架形成。
在实现中，引线框架222、226当中一个或多个可以是具有预先电镀的引线的LLGA框架。导电粘合剂14、34、36、88、110、112、114、176、178、180当中一个或多个或全部可以包括晶圆背面涂层(WBC)并且在这种情况下可以不需要管芯附接(DA)粘合剂。在实现中，第二引线框架226、240、256可以具有分别比第一引线框架222、236、252小的尺寸，如可以在图中看到的(并且也是通过页面)，和/或可以由预先电镀的框架、夹子、盖子、复合焊料预制或半蚀刻铜框架形成。
在实现中，形成芯片级封装(CSP)的方法包括：在每个第一引线的第一表面处并在每个管芯的第一表面处，把多个管芯机械并电耦合到第一引线框架的多个第一引线，每个第一引线的第一表面形成第一平面并且第一引线框架包括基部；在每个第二引线的第一表面处并在每个管芯的第二表面处，把多个管芯机械并电耦合到第二引线框架的多个第二引线，每个第二引线的第一表面形成第二平面并且第二引线框架具有基部，其中管芯的第二表面在与该管芯的第一表面相对的该管芯的一侧上；利用模具合成物至少部分地封装每个管芯；除去第一引线框架的基部和第二引线框架的基部，从而形成多个CSP；以及切单多个CSP，其中每个CSP被配置为使得，当CSP耦合到母板时，每个第一引线的第一平面和每个第二引线的第二平面与由母板形成的第三平面基本上垂直。
在实现中，母板的第三平面包括母板的最大平面表面。
在实现中，每个管芯是第一管芯，并且方法还包括把多个第二管芯机械并电耦合到多个第二引线，其中，在第二管芯的第一表面处并在第二引线的第一表面处，每个第二管芯机械并电耦合到第二引线中的一个，该方法还包括，在第二管芯的第二表面处并在第一管芯的第二表面处，把每个第二管芯机械并电耦合到第一管芯中的一个，并且其中每个第一管芯仅通过第二管芯中的一个电耦合到第二引线中的一个。
在实现中，以上方法还包括把多个管芯机械并电耦合到多个第三引线，第三引线耦合到第二引线框架的基部，其中，在管芯的第二表面处并在由第三引线的第一表面形成的第四平面处，每个管芯机械并电耦合到第三引线中的一个，该方法还包括，当CSP耦合到母板时，每个第三引线的第四平面与母板的第三平面基本上垂直地取向。
在实现中，CSP不包括引线接合。
在实现中，形成芯片级封装(CSP)的方法包括：把多个管芯机械并电耦合到第一引线框架的多个第一引线，第一引线框架具有多个部分蚀刻位置，在管芯的第一表面处并在第一引线的第一表面处，每个管芯耦合到第一引线中的一个，每个第一引线的第一表面形成第一平面；把多个管芯机械并电耦合到第二引线框架的多个第二引线，第二引线框架包括多个部分蚀刻位置，在管芯的第二表面处并在第二引线的第一表面处，每个管芯耦合到第二引线中的一个，每个第二引线的第一表面形成第二平面，其中每个管芯的第二表面在与该管芯的第一表面相对的管芯的一侧上；利用模具合成物至少部分地封装每个管芯；以及切单第一引线框架、模具合成物和第二引线框架，以形成多个芯片级封装(CSP)；其中，当CSP耦合到母板时，每个第一引线的第一平面和每个第二引线的第二平面与由母板形成的第三平面基本上垂直地取向。
在实现中，母板的第三平面包括母板的最大平面表面。
在实现中，每个管芯是第一管芯并且方法还包括，在每个第二管芯的第一表面处并在每个第二引线的第一表面处，把多个第二管芯机械并电耦合到多个第二引线，其中，在第一管芯的第二表面处和第二管芯的第二表面处，每个第二管芯机械并电耦合到第一管芯中的一个，并且其中每个第一管芯仅通过第二管芯中的一个电耦合到第二引线中的一个。
在实现中，CSP不包括引线接合。
在实现中，根据本文所公开的实现形成芯片级封装(CSP)的方法包括：把管芯机械并电耦合到第一引线，第一引线包括在第一引线框架中，第一引线框架具有多个部分蚀刻位置；把管芯机械并电耦合到第二引线，第二引线包括在第二引线框架中并且耦合到第二引线框架的拉杆；在管芯的第二表面处并在由第三引线的第一表面形成的第四平面处，把管芯机械并电耦合到第三引线，第三引线包括在第二引线框架中并且耦合到第二引线框架的拉杆；至少部分地利用模具合成物封装管芯和第二引线框架；以及切单第一引线框架、模具合成物和第二引线框架的拉杆，以形成芯片级封装(CSP)，其中，当CSP耦合到母板时，第三引线的第四平面与由母板形成的第三平面基本上垂直地取向。
在以上描述指芯片级封装和相关方法的特定实现以及实现部件、子部件、方法和子方法的地方，应当很容易认识到，在不背离其精神的情况下，可以进行多种修改，并且这些实现、实现部件、子部件、方法和子方法可以应用到其它芯片级封装和相关方法。

Claims (10)

1.一种芯片级封装，其特征在于包括：
管芯；
第一引线，在所述第一引线的第一表面处机械并电耦合到所述管芯的第一表面，所述第一引线的所述第一表面形成第一平面并且所述第一引线的第二表面形成第五平面，在所述第一平面与所述第五平面之间存在所述第一引线的厚度；
第二引线，在所述第二引线的第一表面处机械耦合到所述管芯的第二表面，所述第二引线的所述第一表面形成第二平面并且所述第二引线的第二表面形成第四平面，在所述第二平面与所述第四平面之间存在所述第二引线的厚度；以及
模具合成物，至少部分地封装所述管芯，其中所述管芯、第一引线、第二引线和模具合成物形成芯片级封装；
其中，当所述芯片级封装在所述第一引线的所述厚度和所述第二引线的所述厚度处耦合到母板时，所述第一引线的所述第一平面和所述第二引线的所述第二平面与由所述母板形成的第三平面基本上垂直地取向。
2.如权利要求1所述的芯片级封装，其特征在于，所述母板的所述第三平面包括所述母板的最大平面表面。
3.如权利要求1所述的芯片级封装，其特征在于，所述第一引线的所述第一平面包括所述第一引线的最大平面表面，并且其中所述第二引线的所述第二平面包括所述第二引线的最大平面表面。
4.如权利要求1所述的芯片级封装，其特征在于，所述管芯的所述第二表面在与所述管芯的所述第一表面相对的所述管芯的一侧上。
5.如权利要求1所述的芯片级封装，其特征在于，所述管芯包括第一管芯，并且其中所述芯片级封装还包括在第二管芯的第一表面处机械并电耦合到所述第二引线的所述第一表面的第二管芯，所述第二管芯在所述第二管芯的第二表面处并在所述第一管芯的所述第二表面处机械并电耦合到所述第一管芯，其中所述第一管芯仅通过所述第二管芯电耦合到所述第二引线。
6.如权利要求1所述的芯片级封装，其特征在于，所述第一引线和所述第二引线在所述芯片级封装的相对表面上。
7.如权利要求1所述的芯片级封装，其特征在于，所述芯片级封装不包括引线接合。
8.一种芯片级封装，其特征在于包括：
管芯；
第一引线，在所述第一引线的平面的第一表面处机械并电耦合到所述管芯的第一表面，所述第一引线包括在所述第一引线的与所述第一引线的所述平面的第一表面相对的一侧上的平面的第二表面，所述第一引线包括在所述第一引线的所述平面的第一表面和所述第一引线的所述平面的第二表面之间的厚度；
第二引线，在所述第二引线的平面的第一表面处机械并电耦合到所述管芯的第二表面，所述第二引线包括在所述第二引线的与所述第二引线的所述平面的第一表面相对的一侧上的平面的第二表面，所述第二引线包括在所述第二引线的所述平面的第一表面和所述第二引线的所述平面的第二表面之间的厚度；以及
模具合成物，至少部分地封装所述管芯，其中所述管芯、第一引线、第二引线和模具合成物形成芯片级封装；
其中，当所述芯片级封装耦合到母板时，所述第一引线的厚度和所述第二引线的厚度被配置为耦合到所述母板。
9.如权利要求8所述的芯片级封装，其特征在于，所述第一引线的厚度和所述第二引线的厚度与所述母板的最大平面表面基本上平行。
10.如权利要求8所述的芯片级封装，其特征在于，所述芯片级封装不包括引线接合。
CN201520769840.4U 2014-10-30 2015-09-30 芯片级封装 Active CN205564734U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/528,106 US9281258B1 (en) 2014-10-30 2014-10-30 Chip scale packages and related methods
US14/528,106 2014-10-30

Publications (1)

Publication Number Publication Date
CN205564734U true CN205564734U (zh) 2016-09-07

Family

ID=55410517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520769840.4U Active CN205564734U (zh) 2014-10-30 2015-09-30 芯片级封装

Country Status (3)

Country Link
US (1) US9281258B1 (zh)
CN (1) CN205564734U (zh)
MY (1) MY181325A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053891B2 (en) * 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package

Also Published As

Publication number Publication date
MY181325A (en) 2020-12-21
US9281258B1 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
US10546840B2 (en) Method for fabricating stack die package
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
TWI355034B (en) Wafer level package structure and fabrication meth
CN205564734U (zh) 芯片级封装
US8344499B2 (en) Chip-exposed semiconductor device
US20140264804A1 (en) Stack die package
CN207009427U (zh) 半导体封装
TW201448127A (zh) 樹脂密封型半導體裝置及其製造方法
KR20150009668A (ko) 반도체 패키지 및 그 제조 방법
ITMI20130473A1 (it) Metodo per fabbricare dispositivi elettronici
TW201539695A (zh) 半導體裝置及其製造方法
CN103107099A (zh) 半导体封装以及封装半导体器件的方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN104733403B (zh) 晶圆级封装结构及制作方法
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN103021892B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN105378917B (zh) 堆叠芯片封装
CN203871315U (zh) 电子设备
US9966279B2 (en) Method for manufacturing semiconductor device
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN104112811B (zh) 一种led的封装方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant