CN101459154B - 导线架及应用该导线架的封装结构 - Google Patents
导线架及应用该导线架的封装结构 Download PDFInfo
- Publication number
- CN101459154B CN101459154B CN 200710196854 CN200710196854A CN101459154B CN 101459154 B CN101459154 B CN 101459154B CN 200710196854 CN200710196854 CN 200710196854 CN 200710196854 A CN200710196854 A CN 200710196854A CN 101459154 B CN101459154 B CN 101459154B
- Authority
- CN
- China
- Prior art keywords
- connecting portion
- wafer holder
- lead
- lead frame
- foot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种导线架，其包括晶片座、设于晶片座两侧的多个导脚和散热翼。其中该晶片座与散热翼之间还设有连接导脚，该连接导脚以切割方式一体成形有结合晶片座的第一连接部、结合散热翼的第二连接部、及结合第一连接部与第二连接部的连接平台，并以连接平台为基准而使第一连接部及第二连接部形成具有高低位差及方向角度差，从而使该晶片座位置相对低置于导脚及散热翼。从而避免了现有冲压制程中产生非预期的变形，进而增加封装结构的品质与优良率，并提升产品的可靠性。本发明还揭示了应用该导线架的封装结构。
Description
技术领域
本发明涉及一种晶片承载件以及应用该晶片承载件的封装结构，尤其涉及一种导线架及应用该导线架的封装结构。
背景技术
传统半导体晶片是以导线架(Lead Frame)作为晶片承载件以形成一半导体封装件。该导线架包含一晶片座及形成于该晶片座周围的多个导脚，待半导体晶片粘接至晶片座上并以焊线电性连接该晶片与导脚后，再通过一封装树脂包覆该晶片、晶片座、焊线以及导脚的内段而形成该具导线架的半导体封装件。
以导线架作为晶片承载件的半导体封装件的型态及种类繁多，如QFP半导体封装件(Quad Flat Package)、QFN(Quad-Flat Non-leaded)半导体封装件、SOP半导体封装件(Small Outline Package)、散热型小尺寸半导体封装件(Heat-sink Small Outline Package，HSOP)或DIP半导体封装件(Dual in-line Package)等。其中HSOP半导体封装件，如美国专利第5,877,937号及日本专利JP01217386所揭示的，是于导线架两侧增设散热翼(Wing Tab)以提升该封装件的散热效率，故为高功率、高电流的电子产品所常采用。
HSOP半导体封装件的热传导方式主要是通过与导线架晶片座(Die Pad)相连接的散热翼(Wing Tab)将晶片上的热源快速传导到印刷电路板(Printed Circuit Board)，而透过印刷电路板的接地金属板(Ground Plane)迅速将热量释放。
如图1A及图1B所示，是现有的HSOP半导体封装件的导线架平面及剖面示意图。该HSOP半导体封装件的导线架10主要包含有：用以放置晶片的晶片座101、布设于该晶片座101相对两侧并用以与晶片电性连接的多个导脚102、用以将晶片上的热源传导到印刷电路板上的散热翼110，以及连接该晶片座101与散热翼110的连接部103，其中该连接部103可通过模具冲压制程而向下弯折，使该晶片座101向下低置，进而使该导线架10的断面呈凹槽状(如图1B所示)。
然而，在模具冲压制程中所产生在该连接部103上的下压力，因为该晶片座101与散热翼110之间狭窄，使该连接部103的受力面积小。因此，该连接部103所受的下压力大，易导致该连接部103产生非预期的弯曲，进而导致该晶片座101产生偏移或倾斜，使该导线架10无法再应用而需作废。另外，在封装制程时，亦会产生下压力于该连接部103上而使其产生非预期的弯曲，进而导致该晶片座101的错位，使该HSOP半导体封装件的产品可靠性降低。
因此，如何设计一种防止发生非预期变形的导线架及其封装结构，进而提高该导线架的封装结构的品质与优良率，实已成为本领域所迫切待解的课题。
发明内容
本发明的一个目的是提供一种导线架及应用该导线架的封装结构，以有效避免产生变形。
本发明的再一个目的是提供一种提升封装品质与优良率的导线架及应用该导线架的封装结构。
本发明的又一个目的是提供一种提升产品可靠性的导线架及应用该导线架的封装结构。
为达到以上所揭示及其他目的，本发明的导线架包括：晶片座，其用以承载半导体晶片；多个导脚，其设于该晶片座相对两侧；散热翼，其设于该晶片座两侧，且该散热翼与晶片座之间还设有连接导脚，该连接导脚具有结合该晶片座的第一连接部、结合该散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台，并以该连接平台为基准而使该第一连接部及该第二连接部形成具有高低位差及方向角度差，以供该晶片座相对低置于该些导脚。
依上述结构，该导线架设于一散热型小尺寸半导体封装件(HSOP)，该连接导脚以切割方式一体成形该第一连接部、该第二连接部及该连接平台，且该晶片座相对两侧的连接导脚的延伸方向呈相反。
该导线架的连接导脚以切割方式形成结合晶片座的第一连接部、结合散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台，并以该连接平台为基准而使该第一连接部及该第二连接部形成具有高低位差及方向角度差，而使该晶片座向下位移，进而使晶片座相对低置于导脚及散热翼。再者，由于位于晶片座相对两侧的连接导脚延伸方向呈相反，使该晶片座相对两侧所受的应变力相互抵消，该连接导脚不会产生非预期的弯曲，且该晶片座亦不会产生偏移或倾斜，以避免现有技术中因冲压制程所产生的压力导致导线架产生变形而挤压晶片座。
依上述结构，本发明亦揭露了一种应用前述导线架以进行封装制程的封装结构，其包括：导线架，其具有一晶片座、布设于该晶片座相对两侧的多个导脚与散热翼，其中该晶片座与散热翼之间还设有连接导脚，该连接导脚具有用以结合该晶片座的第一连接部、用以结合该散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台，并以该连接平台为基准而使该第一连接部及该第二连接部形成具有高低位差及方向角度差，以供该晶片座相对低置于该导脚；半导体晶片，其接置于该晶片座上并电性连接该导脚；以及封装胶体，其包覆该导线架及半导体晶片，且该散热翼与该导脚外端外露于该封装胶体。
依上述结构，该封装结构为散热型小尺寸半导体封装件，该晶片座相对两侧的连接导脚的延伸方向呈相反，该连接导脚以切割方式一体成形该第一连接部、该第二连接部及该连接平台。
该封装结构的连接导脚以切割方式形成连接平台、第一连接部及第二连接部，通过该第一连接部及该第二连接部形成的高低位差及方向角度差，以调整该连接导脚向下延伸的长度，而使该晶片座向下位移，又位于晶片座相对两侧的连接导脚延伸方向呈相反，使该晶片座相对两侧所受的应变力相互抵消而保持水平不倾斜，而保护该半导体晶片不受损，以避免现有技术中因冲压制程所产生的压力导致晶片座偏移或倾斜。
因此，相较于现有技术，本发明的导线架及应用导线架的封装结构是通过连接导脚以切割方式一体成形该连接平台、第一连接部及第二连接部。因而，该连接导脚不会受冲压力而产生非预期的弯曲，有效达到避免产生变形的目的；另外，位于晶片座相对两侧的连接导脚的延伸方向呈相反，使该晶片座相对两侧保持水平不倾斜，而保护半导体晶片不受损，有效达到提升封装结构的品质与优良率及产品可靠性的目的。
附图说明
图1A及1B是现有导线架结构的平面及剖面示意图；
图2A是本发明的导线架的立体图；
图2B是本发明的导线架的剖面示意图；以及
图3是本发明的应用导线架的封装结构的剖面示意图。
【主要元件符号说明】
10 导线架
101 晶片座
102 导脚
103 连接部
110 散热翼
20 导线架
210 晶片座
220 导脚
230 连接导脚
231 第一连接部
232 连接平台
233 第二连接部
240 散热翼
30 封装结构
350 半导体晶片
360 焊线
370 封装胶体
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
主要以散热型小尺寸半导体封装件(HSOP)及其所应用的导线架详细揭露本发明的具体实施例。然而本发明所揭露的导线架并非局限于此，而亦可为其余型态的导线架结构。
请参阅图2A至图2B，为本发明的导线架的立体及剖面结构示意图。
本发明的导线架20主要包括有：用以供放置半导体晶片的晶片座210、布设于该晶片座210两侧的多个导脚220、提供晶片的热源传导到外界的散热翼240、以及连结该晶片座210与该散热翼240的连接导脚230。
该导线架20应用于散热型小尺寸半导体封装件(Heat-sink SmallOutline Package，HSOP)。该导脚220布设于晶片座210的相对两侧，包括有内导脚(Inner Lead)与外导脚(Outer Lead)(图中未示)。其中，该内导脚形成在封装胶体(图中未示)内以供后续半导体晶片与导线架电性连接使用，而该外导脚形成在封装胶体外以供完成封装作业的半导体封装结构电性连接至外部装置。
该连接导脚230位于未设有该些导脚220的晶片座210的两侧，用以连接该晶片座210与该散热翼240，令设置于该晶片座210上的晶片所产生的热源可通过该散热翼240传导到外界，以增加该导线架20的散热效能。
该连接导脚230包含第一连接部231、连接平台232以及第二连接部233。该第一连接部231的两端分别连接该晶片座210与该连接平台232的一端，而该连接平台232的另一端延伸连接该第二连接部233，进而使该第二连接部233连接至散热翼240，以供该晶片座210与该些导脚220形成一个适当垂直距离，并使该晶片座210相对低置于该导脚220及散热翼240。
本实施例的图示中，该连接导脚230由该连接平台232的两端分别连接第一连接部231以及第二连接部233，亦即，该连接导脚230以该连接平台232为中心点，且使该第一连接部231及该第二连接部233形成高低位差及方向角度差，进而形成如楼梯般的结构，借以调整该连接导脚230的长度，以供该晶片座210与该些导脚220形成一个适当距离；另外，该晶片座210相对两侧的连接导脚230的第一连接部231及该第二连接部233，其延伸方向呈相反，即两侧的上视分别呈“ㄇ”及“ㄩ”。
亦即，该连接导脚230以切割方式一体成形该第一连接部231、该第二连接部233及该连接平台232而使该晶片座210向下位移。因位于晶片座210相对两侧的连接导脚230延伸方向呈相反，使该晶片座210相对两侧所受的应变力相互抵消，该连接导脚230不会产生非预期的弯曲，且该晶片座210亦不会产生偏移或倾斜。
图3为该导线架应用于散热型小尺寸半导体封装结构的示意图。
该封装结构30包括：该导线架20；至少一半导体晶片350；以及包覆该导线架20及半导体晶片350的封装胶体370。
如前所述，该导线架20主要包括：晶片座210；布设于该晶片座210相对两侧的多个导脚220；提供半导体晶片350的热源传导到外界的散热翼240；连结该晶片座210与该散热翼240的连接导脚230。
该导脚220包括有内导脚与外导脚(图中未示)，其中，该内导脚形成于封装胶体370内供半导体晶片350与导线架20电性连接，而该外导脚形成于封装胶体370外以供完成封装作业的封装结构30电性连接至外部装置。
该连接导脚230位于未设有该些导脚220的晶片座210两侧，用以连接该晶片座210与该散热翼240，令设置于该晶片座210上的半导体晶片350所产生的热源可通过该散热翼240传导到外界，增加该导线架20的散热效能。
该连接导脚230包含第一连接部231、连接平台232以及第二连接部233。该第一连接部231的两端分别连接该晶片座210与该连接平台232的一端，而该连接平台232的另一端延伸连接该第二连接部233，其中，该连接导脚230以该连接平台232为中心点，且使该第一连接部231及该第二连接部233形成高低位差及方向角度差，借以调整该连接导脚230的长度，以供该晶片座210与该些导脚220形成一个适当距离；另外，该晶片座210相对两侧的连接导脚230的第一连接部231及该第二连接部233，其延伸方向呈相反，即两侧的上视分别呈“ㄇ”及“ㄩ”。
再者，该连接导脚230以切割方式一体成形该第一连接部231、该第二连接部233及该连接平台232而使该晶片座210向下位移。在封装制程时，因为位于晶片座210相对两侧的连接导脚230延伸方向呈相反，使该晶片座210相对两侧所受的应变力相互抵消而保持水平不倾斜，亦不会错位，使该封装结构件30的产品优良率提升。
该半导体晶片350接置于该晶片座210上并电性连接至该导脚220，其中该半导体晶片350可通过焊线360电性连接至该导脚220，而该封装胶体370用以包覆该导线架20及该半导体晶片350，并令该导线架20的散热翼240与多个导脚220外端(外导脚)外露于该封装胶体370外，借以形成该封装结构30。
因此该导线架20及应用该导线架20的封装结构30，主要的设计在于该连接导脚230以切割方式形成连接平台232、第一连接部231及第二连接部233。通过该第一连接部231及该第二连接部233形成的高低位差及方向角度差，以调整该连接导脚230向下延伸的长度，而使该晶片座210向下位移而低置于导脚220及散热翼240，又位于晶片座210相对两侧的连接导脚230延伸方向呈相反，使该晶片座210相对两侧所受的应变力相互抵消而保持水平不倾斜，而保护该半导体晶片350不受损，以避免现有技术中因冲压制程所产生的压力导致晶片座偏移或倾斜。
综上所述，本发明的导线架及应用该导线架的封装结构，是通过切割方式形成包含有用以结合晶片座的第一连接部、用以结合散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台的连接导脚。因而，该连接导脚不会受冲压力而产生非预期的弯曲，有效使该晶片座产生低置的目的；另外，位于晶片座相对两侧的连接导脚的延伸方向呈相反，使该晶片座相对两侧保持水平不倾斜，而保护该半导体晶片不受损，有效达到提升封装件的品质与优良率及产品可靠性的目的。
但是，以上所述的具体实施例，仅是用以例释本发明的特点及功效，而非用以限定本发明的可实施范畴。在未脱离本发明所揭示的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为权利要求书范围所涵盖。
Claims (11)
1.一种导线架，包括：
晶片座，其用以承载半导体晶片；
多个导脚，其设于该晶片座相对两侧；以及
散热翼，其设于导线架两侧，且该散热翼与晶片座之间还设有连接导脚，该晶片座相对两侧的连接导脚的延伸方向呈相反，该连接导脚包含有结合该晶片座的第一连接部、结合该散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台，并以该连接平台为基准而使该第一连接部低于该第二连接部，且该第一连接部及该第二连接部形成方向角度差。
2.如权利要求1所述的导线架，其中该导线架设于一散热型小尺寸半导体封装件。
3.如权利要求1所述的导线架，其中该晶片座两侧的连接导脚的上视分别呈现ㄇ及ㄩ形。
4.如权利要求1所述的导线架，其中该连接导脚以切割方式一体成形该第一连接部、该第二连接部及该连接平台。
5.如权利要求1所述的导线架，其中该晶片座相对低置于该导脚及散热翼。
6.一种应用导线架的封装结构，包括：
导线架，其具有一晶片座、布设于该晶片座相对两侧的多个导脚与散热翼，其中该散热翼与晶片座之间还设有连接导脚，该晶片座相对两侧的连接导脚的延伸方向呈相反，该连接导脚包含有结合该晶片座的第一连接部、结合该散热翼的第二连接部、及结合该第一连接部与该第二连接部的连接平台，并以该连接平台为基准而使该第一连接部低于该第二连接部，且该第一连接部及该第二连接部形成方向角度差；
半导体晶片，其接置于该晶片座上并电性连接该导脚；以及
封装胶体，其包覆该导线架及该半导体晶片，且该散热翼及该导脚外端外露于该封装胶体。
7.如权利要求6所述的应用导线架的封装结构，其中该封装结构为散热型小尺寸半导体封装件。
8.如权利要求6所述的应用导线架的封装结构，其中该晶片座两侧的连接导脚的上视分别呈现ㄇ及ㄩ形。
9.如权利要求6所述的应用导线架的封装结构，其中该连接导脚以切割方式一体成形该第一连接部、该第二连接部及该连接平台。
10.如权利要求6所述的应用导线架的封装结构，其中该晶片座相对低置于该导脚及散热翼。
11.如权利要求6所述的应用导线架的封装结构，其中该半导体晶片透过焊线电性连接至该导脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710196854 CN101459154B (zh) | 2007-12-11 | 2007-12-11 | 导线架及应用该导线架的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710196854 CN101459154B (zh) | 2007-12-11 | 2007-12-11 | 导线架及应用该导线架的封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459154A CN101459154A (zh) | 2009-06-17 |
| CN101459154B true CN101459154B (zh) | 2010-06-23 |
Family
ID=40769910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710196854 Expired - Fee Related CN101459154B (zh) | 2007-12-11 | 2007-12-11 | 导线架及应用该导线架的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459154B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512928B (zh) * | 2013-10-25 | 2015-12-11 | 矽品精密工業股份有限公司 | 承載件 |
| CN112117250B (zh) * | 2020-09-07 | 2022-07-01 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877937A (en) * | 1995-12-28 | 1999-03-02 | Rohm Co., Ltd. | Encapsulated semiconductor device and electronic circuit board mounting same |
| CN1567585A (zh) * | 2003-06-20 | 2005-01-19 | 晶致半导体股份有限公司 | 具有散热片的半导体封装体 |
-
2007
- 2007-12-11 CN CN 200710196854 patent/CN101459154B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877937A (en) * | 1995-12-28 | 1999-03-02 | Rohm Co., Ltd. | Encapsulated semiconductor device and electronic circuit board mounting same |
| CN1567585A (zh) * | 2003-06-20 | 2005-01-19 | 晶致半导体股份有限公司 | 具有散热片的半导体封装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459154A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104103603B (zh) | 半导体装置以及半导体模块 | |
| US7132315B2 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
| CN215220710U (zh) | 半导体设备 | |
| US10872785B2 (en) | QFN pin routing thru lead frame etching | |
| CN106898591A (zh) | 一种散热的多芯片框架封装结构及其制备方法 | |
| CN101350318A (zh) | 电子封装及电子装置 | |
| CN104979323A (zh) | 四方扁平无引脚封装及其制造方法 | |
| CN101459154B (zh) | 导线架及应用该导线架的封装结构 | |
| JP2009099905A (ja) | 半導体装置 | |
| CN101944520B (zh) | 半导体封装结构与半导体封装工艺 | |
| CN201262956Y (zh) | 集成电路大功率多芯片封装结构 | |
| CN103021892A (zh) | 无外引脚半导体封装构造及其制造方法与导线架条 | |
| CN103021879B (zh) | 无外引脚半导体封装构造及其制造方法与导线架条 | |
| US20080185698A1 (en) | Semiconductor package structure and carrier structure | |
| CN115995440A (zh) | 半导体封装结构及其制造方法 | |
| CN101685809B (zh) | 半导体封装件及其导线架 | |
| CN100578782C (zh) | 一种大功率多芯片封装结构 | |
| CN103107145A (zh) | 半导体封装件、预制导线架及其制法 | |
| CN201829477U (zh) | 塑料双列直排封装塑封体、塑封体阵列及封装器件 | |
| CN100362639C (zh) | 堆栈芯片的半导体封装件及其制法 | |
| KR102605702B1 (ko) | 리드 프레임 및 이를 포함하는 반도체 패키지 | |
| CN203260571U (zh) | 无外引脚半导体封装构造及导线架条 | |
| KR102525683B1 (ko) | 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 | |
| CN218632028U (zh) | 半导体封装结构 | |
| KR102565416B1 (ko) | 리드 프레임 및 이를 포함하는 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 Termination date: 20131211 |