KR102605702B1 - 리드 프레임 및 이를 포함하는 반도체 패키지 - Google Patents

리드 프레임 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102605702B1
KR102605702B1 KR1020210193414A KR20210193414A KR102605702B1 KR 102605702 B1 KR102605702 B1 KR 102605702B1 KR 1020210193414 A KR1020210193414 A KR 1020210193414A KR 20210193414 A KR20210193414 A KR 20210193414A KR 102605702 B1 KR102605702 B1 KR 102605702B1
Authority
KR
South Korea
Prior art keywords
pad
leads
downset
tie
lead frame
Prior art date
Application number
KR1020210193414A
Other languages
English (en)
Other versions
KR20230102923A (ko
Inventor
이창주
서석규
조상제
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020210193414A priority Critical patent/KR102605702B1/ko
Publication of KR20230102923A publication Critical patent/KR20230102923A/ko
Application granted granted Critical
Publication of KR102605702B1 publication Critical patent/KR102605702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩이 탑재될, 패드; 상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드; 상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임; 상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고, 상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고, 상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 갖도록 곡면으로 구비된, 리드 프레임을 제공한다.

Description

리드 프레임 및 이를 포함하는 반도체 패키지{Lead frame and semiconductor package including same}
본 발명은 리드 프레임 및 이를 포함하는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 타이 바(tie bar)의 특정 부분에 집중되는 응력을 완화할 수 있는 구조를 가지는 반도체 패키지 용 리드 프레임에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성하고 몰딩재(Molding Materials)등을 이용하여 몰딩한 것을 말한다. 여기서, 상기 리드 프레임이란 반도체 칩의 입출력 패드와 메인 보드에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대의 역할을 동시에 수행하는 재료를 말한다
통상적으로 반도체 패키지는 반도체 칩을 리드 프레임의 패드(pad) 상에 배치하고, 반도체 칩의 전극과 리드 프레임의 이너 리이드를 와이어 본딩시킨 후에, 몰딩 수지로 상기 패드와 이너 리드 프레임을 인캡슐레이션(encapsulation)시킴으로써 형성된다. 최근의 추세에 따르면 반도체 패키지는 점점 용량은 대형화되고 크기는 소형화되어 가고 있다.
본 발명은 타이 바(tie bar)의 특정 부분에 집중되는 응력을 완화할 수 있는 구조를 가지는 반도체 패키지 용 리드 프레임을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 반도체 칩이 탑재될, 패드; 상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드; 상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임; 상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고, 상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고, 상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 갖도록 곡면으로 구비된, 리드 프레임이 제공된다.
본 실시예에 따르면, 상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고, 상기 제1 면의 곡률과 상기 제2 면의 곡률은 동일할 수 있다.
본 실시예에 따르면, 상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고, 상기 제1 면의 곡률과 상기 제2 면의 곡률은 상이할 수 있다.
본 실시예에 따르면, 상기 제2 면의 곡률은 상기 제1 면의 곡률 보다 클 수 있다.
본 실시예에 따르면, 상기 제1 연결부의 두께는 상기 제1 연결부를 제외한 상기 다운셋부의 두께보다 클 수 있다.
본 실시예에 따르면, 상기 타이부와 연결된 상기 다운셋부의 제2 연결부는 단차가 적용된 돌기를 포함할 수 있다.
본 실시예에 따르면, 상기 제2 연결부는 상면에 대응하는 제3 면과 하면에 대응하는 제4 면을 포함하고, 상기 돌기는 상기 제4 면에 위치할 수 있다.
본 실시예에 따르면, 상기 돌기에서 상기 타이부로 연장되는 상기 제4 면은 소정의 곡률을 갖도록 곡면으로 구비될 수 있다.
본 발명의 다른 관점에 따르면, 중앙에 패드를 구비하는, 리드 프레임; 상기 패드 상에 배치된, 반도체 칩; 및 상기 반도체 칩과 상기 리드 프레임을 연결하는, 본딩 와이어;를 포함하고, 상기 리드 프레임은, 상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드; 상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임; 상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고, 상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고, 상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 갖도록 곡면으로 구비된, 반도체 패키지가 제공된다.
본 실시예에 따르면, 상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고, 상기 제2 면의 곡률은 상기 제1 면의 곡률 보다 클 수 있다.
본 실시예에 따르면, 상기 제1 면과 상기 제2 면 사이의 최단 거리로 정의되는 상기 제1 연결부의 두께는 상기 제1 연결부를 제외한 상기 다운셋부의 두께보다 클 수 있다.
본 실시예에 따르면, 상기 타이부와 연결된 상기 다운셋부의 제2 연결부는 단차가 적용된 돌기를 포함할 수 있다.
본 실시예에 따르면, 상기 제2 연결부는 상면에 대응하는 제3 면과 하면에 대응하는 제4 면을 포함하고, 상기 돌기는 상기 제4 면에 위치할 수 있다.
본 실시예에 따르면, 상기 돌기에서 상기 타이부로 연장되는 상기 제4 면은 소정의 곡률을 갖도록 곡면으로 구비될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 시에 반도체 패키지 기판의 휨이 개선된 반도체 패키지 기판용 조성물 및 이를 포함하는 반도체 패키지 기판을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 리드 프레임을 개략적으로 도시한 평면도들이다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임의 타이 바와 그 주변을 도시한 사시도이다.
도 4는 본 발명의 일 실시예에 따른 리드 프레임의 타이 바를 가공하는 다운-셋 공정의 일부를 도시한 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 리드 프레임의 타이 바를 도시한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 리드 프레임을 개략적으로 도시한 평면도들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 리드 프레임(100)은 패드(110), 패드(110)를 둘러싸는 복수의 리드(120), 사이드 프레임(130), 타이 바(140)(tie-bar)를 포함한다.
리드 프레임(100)의 복수의 리드(120), 사이드 프레임(130), 타이 바(140)의 형상은, 기저 금속의 소재를 에칭함으로써 형성될 수 있다. 여기서 기저 금속의 소재로는, 철, 철합금, 니켈, 니켈합금, 얼로이42(alloy42), 구리, 구리합금 등이 적용될 수 있다. 예를 들어, 철합금으로 Fe-Ni, Fe-Ni-Co 등, 구리합금으로 Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등을 포함할 수 있다. 기저 금속의 식각을 위한 에칭의 방법으로는, 리드 프레임을 형성하는 습식 식각 방법, 건식 식각 방법 등 통상의 방법이 적용될 수 있는데, 습식 식각 방법은 에칭 물질로 에칭액을 이용하며, 건식 식각 방법은 에칭 물질로 반응성 기체, 이온 등을 이용할 수 있다.
일 실시예로, 패드(110), 패드(110)를 둘러싸는 복수의 리드(120), 사이드 프레임(130), 타이 바(140)(tie-bar)를 포함하는 리드 프레임(100)은 일체로 형성될 수 있다.
패드(20)는 반도체 칩이 안착되어 지지되는 수단이다. 패드(20)는 그라운드로서의 기능을 수행할 수도 있다. 패드(20)는 전술한 철, 구리, 알루미늄 등과 같은 기저 금속의 소재로 이루어질 수 있다.
복수의 리드(120)는 패드(110)를 외곽에서 둘러싸도록 배치될 수 있다. 복수의 리드(120)는 이웃하는 리드(120)와 평행하도록 구비된다. 복수의 리드(120)는 일자형으로 곧게 뻗은 형상일 수도 있고, 도 1등과 같이 끝단이 휘어진 형상일 수도 있다. 복수의 리드(120)는 패드(110)로부터 소정 거리 이격되어 구비되며, 패드(20)에 안착되는 반도체 칩의 단자들과 전기적으로 연결될 수 있다. 반도체 칩의 단자들과 전기적으로 연결되는 복수의 리드(120)가 인쇄회로기판의 회로패턴 등과 연결됨으로써, 반도체 칩이 인쇄회로기판의 회로패턴 등과 전기적으로 연결될 수 있게 된다. 복수의 리드(120) 역시 패드(110)와 마찬가지로 철, 구리, 알루미늄 등과 같은 기저 금속의 소재로 이루어질 수 있다.
복수의 리드(120)와 반도체 칩의 단자는 후술할 도 7과 같이 도전성 와이어(230)를 통하여 전기적으로 연결될 수도 있고, 플립칩 방식을 통해 전기적으로 연결될 수도 있다. 사이드 프레임(130)은 복수의 리드(120)의 일측과 연결되어 일체를 이룰 수 있다. 사이드 프레임(130)은 외곽에서 복수의 리드(120)를 지지하고, 또한 타이 바(140)를 통해 패드(110)를 지지할 수 있다.
타이 바(140)는 복수의 리드(120) 사이로 연장되어 사이드 프레임(130)과 패드(110)를 연결할 수 있다. 타이 바(140)는 도 1에 도시된 리드 프레임(100)과 같이 사이드 프레임(130)의 코너에 연결될 수도 있고, 도 2에 도시된 리드 프레임(100')과 같이 일 방향으로 배치된 복수의 리드(120) 사이에 위치할 수도 있다. 도 1 및 도 2의 실시예 외에도, 타이 바(140)의 위치는 설계에 따라 변경될 수 있다.
타이 바(140)는 패드(110)가 복수의 리드(120)와 소정의 높이 차를 갖도록 절곡된 다운셋부(140a)와, 다운셋부(140a)와 사이드 프레임(130)을 연결하는 타이부(140b)를 포함할 수 있다. 타이 바(140)에 대해서는 도 3을 참조하여 자세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임의 타이 바와 그 주변을 도시한 사시도이고, 도 4는 본 발명의 일 실시예에 따른 리드 프레임의 타이 바를 가공하는 다운-셋 공정의 일부를 도시한 단면도이다.
도 3을 참조하면, 패드(110)를 연결하는 타이 바(140)는 패드(110)로부터 일정 각도 하방으로 기울어져, 즉 다운-셋(down-set) 가공되어 연장될 수 있다. 이러한 다운-셋 공정에 의해 패드(110)는 복수의 리드(120) 및/또는 사이드 프레임(130)에 비해 상대적으로 낮은 영역에 위치될 수 있다. 다운-셋 가공을 통해 리드 프레임(100)과 반도체 칩을 전기적 신호로 연결해주는 본딩 와이어의 부착성(bondability)을 향상시킬 수 있다.
다운셋부(140a)는 패드(110)가 복수의 리드(120)와 소정의 높이 차를 갖도록 경사면을 형성할 수 있다. 다운셋부(140a)가 이루는 경사의 각도는 특별히 한정되지는 않으며, 다운셋부(140a)의 길이 및 패드(110)와 복수의 리드(120)의 단차를 고려하여 설정될 수 있다. 다운셋부(140a)의 일측은 타이부(140b)에 연결되고, 타측은 패드(110)에 연결될 수 있다.
타이부(140b)는 사이드 프레임(130)과 다운셋부(140a)를 연결할 수 있다. 즉, 타이부(140b)의 일측은 사이드 프레임(130)과 연결되고, 타측은 다운셋부(140a)와 연결될 수 있다. 타이부(140b)는 다운셋부(140a)가 시작되는 지점까지 사이드 프레임(130)과 동일한 높이에서 연장될 수 있다.
도 4를 참조하면, 타이 바(140)의 다운-셋 공정의 일부를 도시하고 있다.
타이 바(140)의 다운-셋을 구현하기 위한 금형은 다이 부분(10)과 펀치 부분(20)을 포함할 수 있다. 먼저, 다이 부분(10)에 가공되기 전의 평평한 타이 바(140)를 위치시킨 후, 타이 바(140)의 일측을 상부 다이(30)를 통해 고정시킬 수 있다. 그 후, 펀치 부분(20)을 -z 방향으로 이동시켜 상부에서 타이 바(140)를 눌러주고, 다이 부분(10)은 이를 하부에서 받쳐준다. 타이 바(140)는 다이 부분(10)과 펀치 부분(20) 사이에 끼워져 절곡된 형상을 갖게 된다.
도 4에 도시된 것과 같이, 금형이 완료된 타이 바(140)는 다이 부분(10)의 상면과 펀치 부분(20)의 하면 사이에 위치하여 이들의 형상을 따라 성형될 수 있다. 이와 같이, 타이 바(140)는 금속의 연신을 이용하여 형성되기 때문에, 절곡되는 부분에서 소재의 인장 응력이 작용할 수 있으며 이 부분에서 스트레스가 집중될 수 있다.
또한, 일 실시예로, 리드 프레임(100)의 경우 다운-셋 깊이는 소재 두께의 100% 내지 200%로 구비되나, 경우에 따라 300% 이상으로 구비될 수도 있다. 이와 같이 다운-셋 깊이가 깊을수록 타이 바(140)가 소재의 인장 응력을 견디지 못해 끊어지는 문제가 발생할 수 있다.
이에, 본 발명의 일 실시예에 따른 리드 프레임(100)에서는 타이 바(140)가 다운-셋되는 연결부분(이하, 제1 연결부(C1), 도 5 및 도 6 참조)에서 소정의 곡률을 갖도록 하여 소재에 가해지는 인장 응력을 최소화 또는 완화할 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 리드 프레임의 타이 바를 도시한 단면도들이다.
도 5를 참조하면, 다운셋부(140a)의 일측은 패드(110)와 연결되고, 이 부분은 제1 연결부(C1)로 정의될 수 있다. 다운셋부(140a)의 타측은 타이 바(140)와 연결되고, 이 부분은 제2 연결부(C2)로 정의될 수 있다. 제1 연결부(C1) 및 제2 연결부(C2)는 타이 바(140)가 다운-셋 셋팅을 위해 구부러진 부분으로 이해될 수 있다.
패드(110)와 연결된 제1 연결부(C1)는 소정의 곡률을 갖도록 곡면으로 구비될 수 있다. 제1 연결부(C1)는 서로 반대되는 측에 위치한 제1 면(C1a) 및 제2 면(C1b)을 갖고, 제1 면(C1a) 및 제2 면(C1b)은 곡면으로 형성될 수 있다. 일 실시예로, 제1 연결부(C1)의 제1 면(C1a)의 곡률과 제2 면(C1b)의 곡률을 서로 동일할 수 있다. 이는 도 5에 도시된 것과 같이, 제1 면(C1a)의 곡면을 형성하는 곡률 반지름(R1)과 제2 면(C1b)의 곡면을 형성하는 곡률 반지름(R2)이 동일한 것을 의미할 수 있다.
다른 실시예로, 도 6에 도시된 것과 같이 제1 면(C1a)의 곡률과 제2 면(C1b)의 곡률을 서로 상이할 수 있다. 도 4를 참조하여 설명한 제조 과정에서, 제1 연결부(C1)의 제1 면(C1a)은 상면에 해당하며, 펀치 부분(20)에 접촉하는 면일 수 있고, 제1 연결부(C1)의 제2 면(C1b)은 하면에 해당하며, 다이 부분(10)에 접촉하는 면일 수 있다. 도 6에서 제1 연결부(C1)의 제2 면(C1b)의 곡률은 제1 면(C1a)의 곡률보다 클 수 있다. 이는 다시 말해, 제2 면(C1b)의 곡면을 형성하는 곡률 반지름(R2)이 제1 면(C1a)의 곡면을 형성하는 곡률 반지름(R1) 보다 작은 것을 의미할 수 있다.
제1 연결부(C1)의 제1 면(C1a)의 곡률이 제2 면(C1b)의 곡률보다 큰 경우, 제1 연결부(C1)의 두께(t2)는 제1 연결부(C1)를 제외한 다운셋부(140a)의 두께(t1)보다 클 수 있다. 제1 연결부(C1)의 두께(t2)는 제1 면(C1a)의 곡률 반지름(R1)의 중심과 제2 면(C1b)의 곡률 반지름(R2)의 중심을 연결하는 가상의 선을 따라 측정된 두께일 수 있다. 이와 같이, 제1 연결부(C1)의 제1 면(C1a)의 곡률을 제2 면(C1b)의 곡률보다 크게 형성하여 제1 연결부(C1)의 두께(t2)를 증가시킴으로써 제1 연결부(C1)에 집중되는 응력을 효과적으로 완화시킬 수 있다.
다시 도 5를 참조하면, 제2 연결부(C2)는 서로 반대되는 측에 위치한 제3 면(C2a) 및 제4 면(C2b)을 갖는데, 제3 면(C2a)은 제1 면(C1a)으로부터 연장된 면이고, 제4 면(C2b)은 제2 면(C1b)면으로부터 연장된 면일 수 있다. 즉, 제2 연결부(C2)의 제3 면(C2a)과 제1 연결부(C1)의 제1 면(C1a)은 동일 면이고, 제2 연결부(C2)의 제4 면(C2b)과 제1 연결부(C1)의 제2 면(C1b)은 동일 면일 수 있다.
타이부(140b)와 연결된 제2 연결부(C2)의 적어도 일면은 소정의 곡률을 갖는 곡면으로 구비될 수 있다. 일 실시예로, 제2 연결부(C2)의 제4 면(C2b)은 소정의 곡률을 갖는 곡면으로 형성될 수 있다. 제2 연결부(C2)의 제4 면(C2b)의 곡률은 제1 연결부(C1)의 제1 면(C1a) 및/또는 제2 면(C1b)의 곡률과 동일할 수도 있고, 상이할 수도 있다.
일 실시예로, 제2 연결부(C2)의 일면에는 단차가 적용된 돌기(C2-P)가 형성될 수 있다. 돌기(C2-P)는 상술한 제2 연결부(C2)의 제4 면(C2b)으로부터 연장 형성된 것일 수 있다. 즉, 돌기(C2-P)는 제2 연결부(C2)의 제4 면(C2b)에 위치할 수 있다. 도 4를 참조하여 설명한 제조 과정에서, 돌기(C2-P)는 다이 부분(10)에 형성된 단차 구조(10p)에 의해 형성될 수 있다. 돌기(C2-P)가 위치한 제2 연결부(C2)의 두께(t3)는 경사면을 형성하는 다운셋부(140a)의 두께(t2)보다 두껍게 형성될 수 있다. 이러한 돌기(C2-P) 구조를 통해 제2 연결부(C2)에 인가되는 응력을 효과적으로 분산 또는 완화시킬 수 있다.
또한, 돌기(C2-P)와 이어지는 제2 연결부(C2)의 제4 면(C2b)이 곡면으로 구비됨으로써, 돌기(C2-P)에서 분산된 응력이 제2 연결부(C2)의 제4 면(C2b)에 집중되는 것을 완화하여 제2 연결부(C2)에 집중될 수 있는 스트레스를 효과적으로 분산시킬 수 있다.
지금까지는 반도체 패키지 용 리드 프레임에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 리드 프레임을 이용한 반도체 패키지 역시 본 발명의 범위에 속한다고 할 것이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 반도체 패키지(200)는 도 1 내지 도 6을 참조하여 설명한 리드 프레임(100, 100')을 포함할 수 있다. 리드 프레임(100, 100')에 대해서는 전술한 내용과 동일한 바, 본 실시예에 따른 설명에서는 도 1 내지 도 6의 내용을 원용하도록 한다.
리드 프레임(100, 100')의 패드(110) 상에는 반도체 칩(210)이 실장될 수 있다. 일 실시예로, 도 7에서는 반도체 칩(210)은 접착제(220)에 의해 패드(110)와 부착된 구조를 도시한다. 다른 실시예로, 이 밖의 다양한 방법을 이용하여 반도체 칩(220)을 패드(110)에 실장시킬 수 있음은 물론이다.
리드 프레임(100, 100')의 패드(110)에 실장된 반도체 칩(220)은 본딩 와이어(230)를 통하여 복수의 리드(120) 각각과 전기적으로 연결될 수 있다. 도시되지는 않았으나, 경우에 따라 반도체 칩(220)은 본딩 와이어(230)를 통해 패드(110)와도 전기적으로 연결될 수 있다. 반도체 칩(220)과 전기적으로 연결되는 패드(110)는 그라운드로서의 기능을 수행할 수도 있다.
리드 프레임(100, 100') 상에는 반도체 칩(220)을 밀봉하는 몰딩부(240)가 구비될 수 있다. 구체적으로, 패드(110)와 반도체 칩(220) 및 복수의 리드(120)의 적어도 일부는 몰딩부(240)에 의해 커버될 수 있다. 몰딩부(240)에 의해 반도체 칩(220)은 물론, 반도체 칩(220)과 복수의 리드(120) 사이의 전기적 연결 등이 외부로부터 보호될 수 있게 된다. 이러한 몰딩부(240)는, 패드(110)와 반도체 칩(220) 및 복수의 리드(110)의 상면에 대해 예컨대, EMC(Epoxy Molding Compound)를 이용한 몰딩을 수행함으로써 형성될 수 있다.
도 1 내지 도 6을 참조하여 설명한 것과 같이, 실질적으로 패드(110)는 리드 프레임(100)의 타이 바(140)에 의해 고정되는데, 이러한 타이 바(140)는 다운-셋 공정에 의해 절곡될 수 있다. 다운-셋 공정에 의해 패드(110)는 복수의 리드(120)에 비해 상대적으로 낮은 영역에 위치될 수 있다. 따라서, 패드(110)의 하면은 몰딩부(240) 하부 방향으로 노출되고, 복수의 리드(120)는 몰딩부(240)의 측부 방향으로 연장 및 돌출될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 100': 리드 프레임
110: 패드
120: 복수의 리드
130: 사이드 프레임
140: 타이 바
140a: 다운셋부
140b: 타이부
200: 반도체 패키지
220: 반도체 칩

Claims (20)

  1. 반도체 칩이 탑재될, 패드;
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 가지는 곡면을 포함하며,
    상기 타이부와 연결된 상기 다운셋부의 제2 연결부는 단차가 적용된 돌기를 포함하고, 상기 돌기에서 상기 타이부로 연장되는 하면은 소정의 곡률을 가지는 곡면을 포함하는, 리드 프레임.
  2. 제1항에 있어서,
    상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고,
    상기 제1 면의 곡률과 상기 제2 면의 곡률은 동일한, 리드 프레임.
  3. 제1항에 있어서,
    상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고,
    상기 제1 면의 곡률과 상기 제2 면의 곡률은 상이한, 리드 프레임.
  4. 제3항에 있어서,
    상기 제2 면의 곡률은 상기 제1 면의 곡률 보다 큰, 리드 프레임.
  5. 반도체 칩이 탑재될, 패드;
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 가지는 곡면부 및 상기 곡면부 주변의 평면부를 포함하며,
    상기 제1 연결부의 상기 곡면부의 두께는 상기 제1 연결부의 상기 평면부의 두께보다 큰, 리드 프레임.
  6. 삭제
  7. 제1항에 있어서,
    상기 돌기는 상기 제2 연결부의 하면에 위치하는, 리드 프레임.
  8. 삭제
  9. 중앙에 패드를 구비하는, 리드 프레임;
    상기 패드 상에 배치된, 반도체 칩; 및
    상기 반도체 칩과 상기 리드 프레임을 연결하는, 본딩 와이어;를 포함하고,
    상기 리드 프레임은,
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 가지는 곡면을 포함하며,
    상기 타이부와 연결된 상기 다운셋부의 제2 연결부는 단차가 적용된 돌기를 포함하고, 상기 돌기에서 상기 타이부로 연장되는 하면은 소정의 곡률을 가지는 곡면을 포함하는, 반도체 패키지.
  10. 제9항에 있어서,
    상기 제1 연결부는 서로 반대되는 제1 면과 제2 면을 포함하고,
    상기 제2 면의 곡률은 상기 제1 면의 곡률 보다 큰, 반도체 패키지.
  11. 중앙에 패드를 구비하는, 리드 프레임;
    상기 패드 상에 배치된, 반도체 칩; 및
    상기 반도체 칩과 상기 리드 프레임을 연결하는, 본딩 와이어;를 포함하고,
    상기 리드 프레임은,
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 패드와 연결된 상기 다운셋부의 제1 연결부는 소정의 곡률을 가지는 곡면부 및 상기 곡면부 주변의 평면부를 포함하며,
    상기 제1 연결부의 상기 곡면부의 두께 상기 제1 연결부의 상기 평면부의 두께보다 큰, 반도체 패키지.
  12. 삭제
  13. 제9항에 있어서,
    상기 돌기는 상기 제2 연결부의 하면에 위치하는, 반도체 패키지.
  14. 삭제
  15. 패드;
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 다운셋부의 하면에는 단차가 적용된 돌기를 포함하고,
    상기 돌기에서 상기 타이부로 연장되는 하면은 소정의 곡률을 가지는 곡면을 포함하는, 리드 프레임.
  16. 삭제
  17. 제15항에 있어서,
    상기 다운셋부는 상기 패드와 연결된 제1 연결부 및 상기 타이부와 연결된 제2 연결부를 포함하며,
    상기 제1 연결부는 소정의 곡률을 가지는 곡면을 포함하고,
    상기 제2 연결부는 상기 돌기가 배치된, 리드 프레임.
  18. 중앙에 패드를 구비하는, 리드 프레임;
    상기 패드 상에 배치된, 반도체 칩; 및
    상기 반도체 칩과 상기 리드 프레임을 연결하는, 본딩 와이어;를 포함하고,
    상기 리드 프레임은,
    상기 패드를 둘러싸며 방사상으로 연장된, 복수의 리드;
    상기 복수의 리드를 외곽에서 지지하는, 사이드 프레임;
    상기 복수의 리드 사이로 연장되어 상기 사이드 프레임과 상기 패드를 연결하는, 타이 바;를 구비하고,
    상기 타이 바는 상기 패드가 상기 복수의 리드와 소정의 높이 차를 갖도록 절곡된 다운셋부 및 상기 다운셋부와 상기 사이드 프레임을 연결하는 타이부를 포함하고,
    상기 다운셋부의 하면에는 단차가 적용된 돌기를 포함하고,
    상기 돌기에서 상기 타이부로 연장되는 하면은 소정의 곡률을 가지는 곡면을 포함하는, 반도체 패키지.
  19. 삭제
  20. 제18항에 있어서,
    상기 다운셋부는 상기 패드와 연결된 제1 연결부 및 상기 타이부와 연결된 제2 연결부를 포함하며,
    상기 제1 연결부는 소정의 곡률을 가지는 곡면을 포함하고,
    상기 제2 연결부는 상기 돌기가 배치된, 반도체 패키지.
KR1020210193414A 2021-12-30 2021-12-30 리드 프레임 및 이를 포함하는 반도체 패키지 KR102605702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210193414A KR102605702B1 (ko) 2021-12-30 2021-12-30 리드 프레임 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193414A KR102605702B1 (ko) 2021-12-30 2021-12-30 리드 프레임 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20230102923A KR20230102923A (ko) 2023-07-07
KR102605702B1 true KR102605702B1 (ko) 2023-11-29

Family

ID=87154227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193414A KR102605702B1 (ko) 2021-12-30 2021-12-30 리드 프레임 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102605702B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071154A (ja) * 2007-09-14 2009-04-02 Renesas Technology Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
KR100487464B1 (ko) * 1997-12-12 2005-08-10 삼성전자주식회사 리드프레임을이용한반도체칩패키지
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071154A (ja) * 2007-09-14 2009-04-02 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
KR20230102923A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
US8643163B2 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US8422243B2 (en) Integrated circuit package system employing a support structure with a recess
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR20040097152A (ko) 멀티-열 리드프레임
JP2006522478A (ja) プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US7781299B2 (en) Leadframe semiconductor package stand and method for making the same
CN101350318A (zh) 电子封装及电子装置
US20120306064A1 (en) Chip package
US8623708B1 (en) Integrated circuit packaging system with grid-array mechanism and method of manufacture thereof
JP2009099905A (ja) 半導体装置
KR102605702B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
US20080185698A1 (en) Semiconductor package structure and carrier structure
US5468991A (en) Lead frame having dummy leads
KR102565416B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR102563273B1 (ko) 반도체 패키지의 제조 방법
CN101459154B (zh) 导线架及应用该导线架的封装结构
KR20050000972A (ko) 칩 스택 패키지
KR102586967B1 (ko) 리드 프레임
CN220400583U (zh) 一种半导体引线框架及半导体封装器件
KR20080084075A (ko) 적층 반도체 패키지
CN112447690B (zh) 天线置顶的半导体封装结构
KR20010018964A (ko) 리드가 없는 반도체 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant