CN100578782C - 一种大功率多芯片封装结构 - Google Patents

一种大功率多芯片封装结构 Download PDF

Info

Publication number
CN100578782C
CN100578782C CN200810120425A CN200810120425A CN100578782C CN 100578782 C CN100578782 C CN 100578782C CN 200810120425 A CN200810120425 A CN 200810120425A CN 200810120425 A CN200810120425 A CN 200810120425A CN 100578782 C CN100578782 C CN 100578782C
Authority
CN
China
Prior art keywords
chip
pins
bearing plate
pin
large power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810120425A
Other languages
English (en)
Other versions
CN101359658A (zh
Inventor
张永夫
林刚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG HUAYUE CORE LOADING ELECTRONIC CO Ltd
Original Assignee
ZHEJIANG HUAYUE CORE LOADING ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG HUAYUE CORE LOADING ELECTRONIC CO Ltd filed Critical ZHEJIANG HUAYUE CORE LOADING ELECTRONIC CO Ltd
Priority to CN200810120425A priority Critical patent/CN100578782C/zh
Publication of CN101359658A publication Critical patent/CN101359658A/zh
Application granted granted Critical
Publication of CN100578782C publication Critical patent/CN100578782C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种大功率多芯片封装结构，属于半导体封装结构技术领域，包括两侧设有多个引脚的导线架，该导线架中心两侧至少各设有一个芯片承载板，每个芯片承载板分别与同侧位置相对应的两个引脚相连，且与每个芯片承载板相连的两个引脚两两相连，形成散热引脚，且引脚与散热引脚上均设有定位孔。本发明把多个大功率器件芯片进行混合封装，散热效率高，封装加工工艺简单，有利于提高产品的可靠性和成品率。

Description

一种大功率多芯片封装结构
技术领域
本发明公开了一种大功率多芯片封装结构，属于半导体封装结构技术领域。
背景技术
随着集成电路微型化及集成度的进一步提升，多芯片的封装结构已越来越多地出现，但一般都是堆叠的方式或在一小块PCB上进行系统集成，这些方法对制造用设备有较高要求，进而带来成品率与成本问题，特别对大功率有很强散热要求的集成电路产品更是如此。往往会因为大功率的器件工作芯片电流发热过大，不能及时对外散热而导致失效。这也是大功率器件微形化多芯片混合封装的一个难点所在。
发明内容
本发明提供一种能满足不同大功率器件芯片混合封装电热特性(大电流、散热效果好)要求的大功率多芯片封装结构。
为了实现上述目的，本发明所采用的技术方案为：
一种大功率多芯片封装结构，包括
两侧设有多个引脚的导线架，该导线架中心两侧至少各设有一个芯片承载板，每个芯片承载板分别与同侧位置相对应的两个引脚相连，且与每个芯片承载板相连的两个引脚两两相连，形成散热引脚，且引脚与散热引脚上均设有定位孔；
至少两种不同的集成电路芯片，分别装载在相应的芯片承载板上；
多条引线，分别将各所述集成电路芯片与其周围对应的各所述引脚电连接；
封装胶体，至少具有一个顶面及多个由所述顶面边缘向下延伸的侧面，且该封装胶体包覆各所述芯片承载板、各所述集成电路芯片、各所述引线及各所述引脚的一部分。
作为上述方案的进一步设置，所述导线架沿电路中心两侧分别设有四个引脚，每侧中间的两个引脚各连接一个芯片承载板，与每个芯片承载板相连的两个引脚两两相连，形成散热引脚。
所述导线架剩余侧边上的四个引脚上均设有圆形定位孔，两个散热引脚上均设有方形定位小孔和方形定位大孔，塑封时，圆形定位孔、方形定位小孔被封装胶体完全包覆，方形定位大孔则为部分包覆，部分外露。
所述封装胶体选用环氧树脂为原料制成。
所述集成电路芯片通过银胶和绝缘胶粘着固定在芯片承载板上。
所述集成电路芯片上具有与各所述引脚相对应的功能定义接点。
采用上述方案后，本发明芯片承载板设成至少两个，以便于进行多个集成电路芯片混合封装，并把芯片承载板设成与同侧位置相对应的两引脚相连，而两引脚又连成一体成散热引脚，这样设计有利于把大功率芯片(集成电路芯片)工作所产生的热量及时传导出去，保证正常的工作温度。
总之，本发明的优点是：可以把多个大功率器件芯片进行混合封装，散热效率高，封装加工工艺简单，有利于提高产品的可靠性和成品率。
以下结合附图和具体实施方式对本发明作进一步说明。
附图说明
图1是本发明大功率多芯片封装结构的立体外观示意图；
图2是图1的内部组件的透视立体示意图；
其中，附图标记说明如下：
10导线架        11引脚        12散热引脚
13芯片承载板    14圆形定位孔  15方形定位小孔
16方形定位大孔  17定位孔
20集成电路芯片  21接点
30封装胶体      31顶面        32侧面
40引线
具体实施方式
为使对本发明的目的、构造、特征及其功能有进一步的了解，现配合实施例详细说明如下。
为了在不影响标准集成电路芯片的功能定义及几何外形的前提下，使他们能混合封装在一起，并符合现今业界对芯片封装的规范，本发明提供了一种大功率多芯片封装结构。其有多个承载板，并每个承载板都有引脚相连进行散热，可以提高集成电路的散热效率，使产品可靠性提高，降低制造成本，提高产品良率。
如图1、图2所示，其为依照本发明一较佳实施例的一种大功率多芯片封装结构的示意图，包括导线架10、两个不同型号的集成电路芯片20、多条引线40、封装胶体30。
导线架10沿电路中心两侧分别设有四个引脚11，每侧中间的两个引脚11共同连接一个芯片承载板13，且与每个芯片承载板13相连的两个引脚11两两相连，形成散热引脚12。散热引脚12的设计有利于把大功率芯片工作所产生的热量及时传导出去，保证正常的工作温度；而两个芯片承载板13在电路中心部位相对而设，有利于缩短信号传递途径，提高响应速度。
每个芯片承载板13上承载一个集成电路芯片20，集成电路芯片20以银胶和绝缘胶粘着固定在芯片承载板13上，且集成电路芯片20上具有多个功能定义接点21，其中各接点21具有各自不同的功能定义且分别与特定的引脚11相对应。导线架10剩余侧边上的四个引脚11使用引线40以焊接的方式电连接于集成电路芯片20上的各接点21，以将集成电路芯片20的特定电路信号通过引脚11传输至外界。
封装胶体30由热熔性环氧树脂注模成型，并且具有一个顶面31及多个由顶面31边缘向下延伸的侧面32，用以包覆芯片承载板13、集成电路芯片20、各引线40及各引脚11、散热引脚12的一部分，以保护该封装结构内部的各元件。
为了在塑封时可将引脚11与散热引脚12稳固的固定在封装胶体30内，引脚11与散热引脚12上均设有定位孔17，具体结构如下：
导线架10剩余侧边上的四个引脚11上均设有圆形定位孔14，两个散热引脚12上均设有方形定位小孔15和方形定位大孔16，塑封时，圆形定位孔14、方形定位小孔15被封装胶体30完全包覆，方形定位大孔16则为部分包覆，部分外露。
本发明一种大功率多芯片封装结构具有多个芯片承载板13，不仅封装结构本身符合现行业界对于集成电路芯片封装的规范，可以把多个大功率器件工作芯片进行混合封装，以达到高集成度微型化的要求，而且由于相对制造加工容易，散热效果好，使该封装结构的产品可靠性高，寿命长，制造工艺简单，成品率高，可大大降低制造成本。
虽然本发明以前述的实例说明如上，但是并非用以限定本发明，如本发明上述实施例中，芯片承载板13为两个，但在实际应用中也可多于两个，并为电路中间相对的方式设置。在不脱离本发明的精神范围内，所作的更改与润饰，均属于本发明的专利保护范围。关于本发明所界定的保护范围请参考所附权利要求书。

Claims (6)

1、一种大功率多芯片封装结构，其特征在于：
包括两侧设有多个引脚(11)的导线架(10)，该导线架(10)中心两侧至少各设有一个芯片承载板(13)，每个芯片承载板(13)分别与同侧位置相对应的两个引脚(11)相连，且与每个芯片承载板(13)相连的两个引脚(11)两两相连，形成散热引脚(12)，且引脚(11)与散热引脚(12)上均设有定位孔(17)；
至少两种不同的集成电路芯片(20)，分别装载在相应的芯片承载板(13)上；
多条引线(40)，分别将各所述集成电路芯片(20)与其周围对应的各所述引脚(11)电连接；
封装胶体(30)，至少具有一个顶面(31)及多个由所述顶面(31)边缘向下延伸的侧面(32)，且该封装胶体(30)包覆各所述芯片承载板(13)、各所述集成电路芯片(20)、各所述引线(40)，同时还包覆各所述引脚(11)的一部分。
2、如权利要求1所述的一种大功率多芯片封装结构，其特征在于：所述导线架(10)沿电路中心两侧分别设有四个引脚(11)，每侧中间的两个引脚(11)共同连接一个芯片承载板(13)，与每个芯片承载板(13)相连的两个引脚(11)两两相连，形成散热引脚(12)。
3、如权利要求2所述的一种大功率多芯片封装结构，其特征在于：所述导线架(10)剩余侧边上的四个引脚(11)上均设有圆形定位孔(14)，两个散热引脚(12)上均设有方形定位小孔(15)和方形定位大孔(16)，塑封时，圆形定位孔(14)、方形定位小孔(15)被封装胶体(30)完全包覆，方形定位大孔(16)则为部分包覆，部分外露。
4、如权利要求1所述的一种大功率多芯片封装结构，其特征在于：所述封装胶体(30)选用环氧树脂为原料制成。
5、如权利要求1所述的一种大功率多芯片封装结构，其特征在于：所述集成电路芯片(20)通过银胶和绝缘胶粘着固定在芯片承载板(13)上。
6、如权利要求1所述的一种大功率多芯片封装结构，其特征在于：所述集成电路芯片(20)上具有与各所述引脚(11)相对应的功能定义接点(21)。
CN200810120425A 2008-09-04 2008-09-04 一种大功率多芯片封装结构 Active CN100578782C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810120425A CN100578782C (zh) 2008-09-04 2008-09-04 一种大功率多芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810120425A CN100578782C (zh) 2008-09-04 2008-09-04 一种大功率多芯片封装结构

Publications (2)

Publication Number Publication Date
CN101359658A CN101359658A (zh) 2009-02-04
CN100578782C true CN100578782C (zh) 2010-01-06

Family

ID=40332055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810120425A Active CN100578782C (zh) 2008-09-04 2008-09-04 一种大功率多芯片封装结构

Country Status (1)

Country Link
CN (1) CN100578782C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728352B (zh) * 2008-10-17 2011-11-30 晶致半导体股份有限公司 散热型半导体封装件及其导线架与设计方法
CN104167403B (zh) * 2014-08-19 2017-02-15 无锡中微爱芯电子有限公司 多脚封装的引线框架
CN115101480B (zh) * 2022-08-24 2022-11-04 广东长华科技有限公司 一种厚度轻薄的半导体封装结构

Also Published As

Publication number Publication date
CN101359658A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
CN100353538C (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
CN104081516A (zh) 堆叠型半导体封装及其制造方法
CN101350318B (zh) 电子封装及电子装置
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN100578782C (zh) 一种大功率多芯片封装结构
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN201262956Y (zh) 集成电路大功率多芯片封装结构
CN110010579A (zh) 一种信号端子嵌入式功率半导体模块及其封装工艺
CN102368484A (zh) 一种多芯片集成电路封装结构
CN205723519U (zh) 半导体器件
CN202259248U (zh) 封装结构、小外型封装结构及其电子芯片
CN201247774Y (zh) 一种大功率多芯片封装结构
CN206163478U (zh) 集成电路封装体
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
CN107731764A (zh) 一种半导体封装结构
CN102332410A (zh) 一种芯片的封装方法及其封装结构
CN210516706U (zh) 一种新型功率器件的封装结构
CN101685809B (zh) 半导体封装件及其导线架
CN108242434A (zh) 基板结构及其制造方法
CN101459154B (zh) 导线架及应用该导线架的封装结构
CN103354226B (zh) 堆叠封装器件
CN103441080A (zh) 一种芯片正装bga封装方法
CN204271072U (zh) 引线框架封装结构
CN103441108A (zh) 一种芯片正装bga封装结构
CN107749408A (zh) 一种弹性导热件露出封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant