CN100353538C - 带有倒焊晶片的无引线半导体封装结构及制造方法 - Google Patents

带有倒焊晶片的无引线半导体封装结构及制造方法 Download PDF

Info

Publication number
CN100353538C
CN100353538C CNB031785565A CN03178556A CN100353538C CN 100353538 C CN100353538 C CN 100353538C CN B031785565 A CNB031785565 A CN B031785565A CN 03178556 A CN03178556 A CN 03178556A CN 100353538 C CN100353538 C CN 100353538C
Authority
CN
China
Prior art keywords
semiconductor chip
lead frame
package according
recessed
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
CNB031785565A
Other languages
English (en)
Other versions
CN1507041A (zh
Inventor
陈锦辉
罗曼·佩雷斯
刘奇光
阿历克斯·周
安东尼奥·迪玛诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanpack Solutions Pte Ltd
Original Assignee
Advanpack Solutions Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32468545&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100353538(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advanpack Solutions Pte Ltd filed Critical Advanpack Solutions Pte Ltd
Publication of CN1507041A publication Critical patent/CN1507041A/zh
Application granted granted Critical
Publication of CN100353538C publication Critical patent/CN100353538C/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

公开了一种半导体芯片封装结构。此结构包括与隐藏式引线框互连的半导体芯片，所产生的组件封装在制模化合物中。最终的产品是无引线的四边扁平封装结构的倒置安装的半导体芯片。第二实施例允许半导体芯片的背面暴露出以增强散热。还说明了用于所公开的两个实施例的制造方法。

Description

带有倒焊晶片的无引线半导体封装结构及制造方法
技术领域
本发明总体上涉及半导体装置、集成电路或混合晶片的封装，更具体地说，本发明涉及具有很高空间效率的封装结构的半导体封装，同时还公开了制造这些封装的若干方法。
背景技术
以下三个美国专利与半导体芯片的封装结构有关。
1997年2月18日授权给W.R.Hamburgen等人的美国专利No.5,604,376显示了模制半导体芯片的引线结合在引线框上，而芯片的背面露出以增强散热。
1998年7月7日授予W.R.Hamburgen等人的美国专利No.5,776,800介绍了用于制备模制半导体封装的方法，其中半导体芯片用引线结合(邦定)在引线框上并进行模制，同时芯片的背面被露出。
1999年11月16日授予S.G.Lee的题为“具有轻便、简单和紧凑结构的半导体封装”的美国专利No.5,986,334，描述了四种用于使半导体芯片与带有用于增强散热的倒装晶片结构的引线框互连的结构。
随着半导体领域中的超大规模集成电路VLSI技术的发展以及将此项技术应用到要求节省空间的元件的产品和系统上，对具有紧凑结构的半导体芯片封装的需要也开始占主导地位。
半导体芯片封装，或一级的封装，需要为各应用提出以下要求：
●提供所需数量的连到半导体芯片的电信号互连。
●提供所需数量的连到半导体芯片上的电源互连。
●具有必要的布线结构，其用于使信号和电源线互连到芯片上，并从芯片互连到下一级别的封装，即典型地为印刷电路板上。
●提供可消除由半导体芯片电路所产生的热能的手段。
●提供可进行机械支撑并保护芯片免受环境污染物污染的结构。
各种一级封装结构已能满足这些要求。陶瓷和塑料材料被用作基本结构，并带有用于互连的金属引线框和/或引线接合(wire bonding)。引线接合到芯片端上，已成为与芯片端子互连的主要方法。采用铜、金或焊块的倒装晶片结构也已经用于与芯片端子互连。
如图1(现有技术)所示的最初的双列直插式DIP封装同时采用陶瓷和塑料结构，而在背面接合的半导体芯片引线接合到引线框上。此设计的主要缺点是采用封装的两侧来进行互连，并且在下一级别的封装中使用了要求有镀通孔的引线。此封装结构在节省空间方面是非常低效的，导致了较高的时间延迟并对系统性能造成负面影响。
同样要求有镀通孔的半导体封装是如图2(现有技术)所示的针栅阵列PGA封装。PGA封装主要采用陶瓷主体，其内部金属结构使芯片端子与外部引脚相连。接合引线和倒装晶片焊接芯片被用于芯片互连。PGA封装的主要优点是，由于它是天线阵列互连结构，因此高效率地利用了互连区域。
随着表面组装技术SMT的来临，一级封装到印刷电路插件或板上的互连不需要镀通孔，从而使采用用于如图3(现有技术)所示的互连引线的封装的整个周边的封装得到发展。如图3(现有技术)示出的四边扁平封装QFP结构同时采用陶瓷和塑料主体结构以及引线接合或倒装晶片以安装和互连半导体芯片。表面组装和用于互连的封装四边的使用使空间利用及电性能得到增强。
为了进一步增强空间利用及改善电性能，封装的外部引线被包含在陶瓷或塑料的主体结构中。无引线的芯片外壳LCC的陶瓷型式如图4(现有技术)所示。LCC结构具有增强的空间特性和电性能。该结构缺乏以增强散热的方式与半导体芯片接触的能力。此外，陶瓷主体要求提供气密式金属密封以便为半导体芯片提供环境保护。陶瓷LCC的制造方法复杂，造成产品成本高。
发明内容
因此，本发明的一个或多个实施例的一个目的是为半导体芯片提供一级封装，其具有外包、机械支撑和互连半导体芯片信号及电源端子到可从外部接近以与下一级封装互连的端子上。
本发明的一个或多个实施例的另一目的是具有提供额外的增强散热的能力，这是通过与用于需要增强散热的应用场合即热沉的芯片的背面接触而实现的。
本发明的另一目的是所形成的封装结构具有紧凑的结构，可增加空间利用率以及提供系统水平级的更好的系统性能。
封装结构还应具有使半导体芯片互连的能力，这些半导体芯片已经设计有引线接合的互连，而不需要重新设计半导体芯片或封装布线。
本发明的另一目的是提供用于制造半导体封装的方法，简单、经济高效并提供合格产品。
本发明上述目的这样实现，提供带有全密封的倒装晶片的半导体芯片封装结构的结构和制造方法，以及提供作为第二实施例的带有露出的倒装晶片背面的半导体芯片封装的结构和制造方法。
本发明的一个实施例如图5A、5B所示。图5A是封装结构的剖视图，其中半导体芯片10是接合到隐藏式引线框14上的倒焊晶片。半导体芯片及引线框组件被封装在模制化合物16内。引线框14具有用于互连到如图5B所示的下一级封装上的外露触点。
本发明的另一实施例如图6A、6B所示。半导体芯片10是接合到隐藏式引线框14上的倒焊晶片。半导体芯片和引线框组件密封在模塑料16中。此实施例允许半导体芯片10的背面外露以用于增强散热。这是通过制备过程中的不同方法来实现的。
本发明的一个或多个实施例的优点包括一种半导体芯片封装结构，其空间可高度节省，可提供改进的电性能，可增强散热，可用于封装不同尺寸的半导体芯片，是一种在封装先前已进行引线接合的半导体芯片时的显而易见的结构。这种结构的制造方法简单而经济有效。
附图说明
通过以下介绍并结合附图，可以更清楚地理解本发明。在附图中，类似的标号表示类似的或对应的部件、区域和部分。在附图中：
图1是现有技术的传统的DIP模块。
图2是现有技术的传统的PGA模块。
图3是现有技术的传统的QFP模块。
图4是现有技术的传统的LCC模块。
图5A是本发明的倒焊晶片封装的第一优选实施例的剖视图。
图5B是本发明的倒焊晶片封装的第一优选实施例的底视图。
图6A是本发明的倒焊晶片封装的第二优选实施例的剖视图。
图6B是本发明的倒焊晶片封装的第二优选实施例的底视图。
图7示出了使半导体芯片连接到本发明的第一优选实施例的隐藏式引线框上的方法。
图8示出了本发明的第一优选实施例的半导体芯片和引线框组件的模制。
图9示出了本发明的第一优选实施例的研磨过程。
图10示出了使使半导体芯片连接到本发明的第二优选实施例的隐藏式引线框上的方法。
图11示出了本发明的第二优选实施例的半导体芯片和引线框组件的模制。
图12示出了本发明的第二优选实施例的研磨过程。
图13示出了制造本发明的第二优选实施例的另一方法。
具体实施方式
VLSI半导体芯片在电子商品例如相机、可携式摄象机、DVD播放机等上面的应用，要求半导体封装在设计上要高度节省空间。另外，军事领域的应用要求重量轻、节省空间的封装结构。
为了满足这些要求，已经开发出半导体封装结构可以提供对输入-输出的互连不断增长的要求，半导体芯片的高热度下的使用，同时保护半导体芯片免受环境影响。这些封装结构同时采用陶瓷和塑料材料作为封装的主体结构，并采用引线接合、焊块和引线框来使半导体芯片输入-输出和电源端子与外部接头相连。
本发明公开了一种半导体封装结构及制造方法，其采用了带有与隐藏式引线框相连的输入-输出和电源端子的半导体芯片，并且组件封装在塑料化合物中。
本发明如图5A和5B所示。包括有用于互连结构12的焊块、焊点或铜触点的半导体芯片10被连接到隐藏式引线框14上，并封装在塑胶化合物16中。以可允许引线框14的外部引线可接近以便互连到下一级的方式对封装物进行模制。
本发明的第二实施例如图6A和6B所示。包括有用于互连结构12的焊块、焊点或铜触点的半导体芯片10被连接到隐藏式引线框14上，并封装在塑胶化合物16中。以允许引线框14的外部引线可接近以便互连到下一级的方式对封装物进行模制。本发明的此实施例还允许半导体芯片的背面是可接近的，以提供额外的增强散热。
公开于本发明的第一和第二实施例中的半导体芯片封装的倒焊芯片结构满足了电子系统对节省空间的半导体封装的要求。此外，紧凑的结构还提供了增强的电性能例如低的信号飞行时间。倒焊芯片封装结构还允许利用专为使用引线接合封装的半导体芯片而无需重新设计半导体芯片的信号和电源走线。所公开的封装结构可通过改变引线框中的凹入处的深度而用于不同厚度的半导体芯片中。此特征使得整个封装结构的厚度小于1毫米。
本发明的以及本文中所公开的倒焊晶片半导体封装的制造方法包括以下步骤：
在本发明的第一实施例中，倒焊晶片半导体如图5A所示进行完全封装。带有隐藏式内引线的导电性金属引线框17，如图7，被金属接合到凸起的半导体芯片10上。组件模制在塑胶化合物16中，如图8所示。在制模化合物固化后，采用研磨工序从引线框14的外部引线上除去制模化合物，如图9。
在本发明的第二实施例中，如图6A所示的倒焊晶片式半导体芯片以与完全封装的实施例相类似的形式进行加工，但图10和图11中的引线框14具有比较浅的凹入处，并且允许半导体芯片10的背面在研磨工序中被露出，如图12所示。
用于获得如本发明的第二实施例所述结构的另一方法是在模制工序(如图13)中采用薄膜20，其限制制模化合物覆盖住半导体芯片的背面和引线框的外触点。
虽然已经参考本发明的示例性特定实施例来介绍和显示了本发明，但本发明并不限于这些示例性实施例。本领域的技术人员可以理解，在不偏离本发明的实质的前提下可进行各种变动和修改。因此，在所附权利要求及其等效者的范围内的所有这些变动和修改都包含在本发明内。

Claims (17)

1.一种半导体芯片封装结构，其特征在于，包括：
倒置安装的半导体芯片；
互连到所述半导体芯片的输入-输出和电源端子上的隐藏式导电性金属合金引线框；
完全包围所述半导体芯片和所述引线框的模制的封装物；
以及用于所述隐藏式导电性金属合金引线框的，用于外部互连结构的可焊接引线。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述引线框包括铜Cu合金。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体芯片的互连结构包括成形为焊球或柱的焊料合金。
4.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述半导体芯片与半导体芯片互连结构包括铜Cu或金属的柱。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框以可变的深度凹入到芯片互连区域中。
6.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述结构的整个厚度小于1毫米。
7.根据权利要求1所述的半导体芯片封装结构，其特征在于，所用的半导体芯片设计成引线接合的应用场合。
8.一种半导体芯片封装结构，包括：
倒置安装的半导体芯片；
互连到所述半导体芯片的输入-输出和电源端子上的隐藏式导电性金属合金引线框；
包围所述半导体芯片和所述引线框组件的模制的封装物；
其中所述半导体芯片的背面以及外部的输入-输出和电源引线是暴露的。
9.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述引线框是铜Cu合金。
10.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述半导体芯片的互连结构包括成形为焊球或柱的焊料合金。
11.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述半导体芯片与半导体芯片互连结构包括铜Cu或金属柱。
12.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述引线框以可变的深度凹入到芯片互连区域中。
13.根据权利要求8所述的半导体芯片封装结构，其特征在于，所述结构的整个厚度小于1毫米。
14.根据权利要求8所述的半导体芯片封装结构，其特征在于，所用的半导体芯片设计成可用于引线接合的应用场合。
15.一种产生倒置安装的半导体芯片封装的方法，其特征在于，包括步骤：
提供隐藏式引线框；
使半导体芯片与所述隐藏式引线框互连；
完全封装所述芯片和隐藏式引线框以形成引线框组件；
研磨所述引线框组件以暴露出外部引线框输入-输出和电源触点；
以及电焊式涂镀所暴露的所述外部引线框输入-输出和电源触点。
16.一种产生倒置安装的半导体芯片封装的方法，其特征在于，包括以下步骤：
提供隐藏式引线框；
使半导体芯片与所述隐藏式引线框互连；
完全封装所述芯片和隐藏式引线框以形成引线框组件；
研磨所述引线框组件以暴露出所述半导体芯片的背面和所述引线框的外部触点；
以及电焊式涂镀所暴露的引线框触点。
17.根据权利要求16所述的方法，其特征在于，将塑料薄膜用于所述模制工序中，以允许所述半导体芯片的背面和所述引线框的外部触点得以暴露。
CNB031785565A 2002-12-09 2003-07-15 带有倒焊晶片的无引线半导体封装结构及制造方法 Ceased CN100353538C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/314,716 2002-12-09
US10/314,716 US20040108580A1 (en) 2002-12-09 2002-12-09 Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture

Publications (2)

Publication Number Publication Date
CN1507041A CN1507041A (zh) 2004-06-23
CN100353538C true CN100353538C (zh) 2007-12-05

Family

ID=32468545

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031785565A Ceased CN100353538C (zh) 2002-12-09 2003-07-15 带有倒焊晶片的无引线半导体封装结构及制造方法

Country Status (5)

Country Link
US (1) US20040108580A1 (zh)
CN (1) CN100353538C (zh)
AU (1) AU2003253569A1 (zh)
TW (1) TWI321835B (zh)
WO (1) WO2004053985A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
JP2008160017A (ja) * 2006-12-26 2008-07-10 Toshiba Corp 半導体パッケージ及びその製造方法
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US7855444B2 (en) * 2008-03-25 2010-12-21 Stats Chippac Ltd. Mountable integrated circuit package system with substrate
US7785929B2 (en) * 2008-03-25 2010-08-31 Stats Chippac Ltd. Mountable integrated circuit package system with exposed external interconnects
US8933555B2 (en) * 2009-05-15 2015-01-13 Infineon Technologies Ag Semiconductor chip package
CN102194774A (zh) * 2010-03-19 2011-09-21 立锜科技股份有限公司 散热型覆晶封装结构及其应用
US8786068B1 (en) * 2011-07-05 2014-07-22 International Rectifier Corporation Packaging of electronic circuitry
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
ITMI20130473A1 (it) * 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US20140332940A1 (en) * 2013-05-07 2014-11-13 Sts Semiconductor & Telecommunications Co., Ltd. Quad Flat No-Lead Integrated Circuit Package and Method for Manufacturing the Package
CN105097727A (zh) * 2015-06-23 2015-11-25 苏州日月新半导体有限公司 半导体封装结构及其封装方法
TWI625833B (zh) * 2016-02-25 2018-06-01 台達電子工業股份有限公司 封裝結構
CN108933115B (zh) * 2017-05-22 2023-11-14 德阳帛汉电子有限公司 线圈封装模块
CN110828407B (zh) * 2019-11-19 2021-08-24 华进半导体封装先导技术研发中心有限公司 一种SiP封装结构及其制备方法
CN110957285A (zh) * 2019-12-04 2020-04-03 苏州日月新半导体有限公司 集成电路封装体及其制造方法
CN111146099B (zh) * 2019-12-31 2021-12-24 中芯集成电路（宁波）有限公司 半导体结构及其制作方法
CN113838839B (zh) * 2020-06-23 2024-07-19 光宝科技新加坡私人有限公司 感测组件封装结构及其封装方法
CN114023657A (zh) * 2020-12-05 2022-02-08 福建福顺半导体制造有限公司 一种半导体传感器反向封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559305A (en) * 1993-08-27 1996-09-24 Samsung Electronics Co., Ltd. Semiconductor package having adjacently arranged semiconductor chips
US5587606A (en) * 1993-03-19 1996-12-24 Fujitsu Miyagi Electronics Ltd. Lead frame having deflectable and thereby precisely removed tie bars
CN1246963A (zh) * 1997-02-10 2000-03-08 松下电子工业株式会社 树脂封装型半导体装置及其制造方法
CN1381892A (zh) * 2001-04-16 2002-11-27 矽品精密工业股份有限公司 交叉堆叠式双芯片封装装置及制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
JP2771203B2 (ja) * 1988-12-27 1998-07-02 日本電気株式会社 集積回路実装用テープ
US5198367A (en) * 1989-06-09 1993-03-30 Masuo Aizawa Homogeneous amperometric immunoassay
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5244707A (en) * 1992-01-10 1993-09-14 Shores A Andrew Enclosure for electronic devices
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
DE19626087C2 (de) * 1996-06-28 1998-06-10 Siemens Ag Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
CN1190840C (zh) * 1999-04-08 2005-02-23 新光电气工业株式会社 半导体装置用引线框架
TW417220B (en) * 1999-07-23 2001-01-01 Advanced Semiconductor Eng Packaging structure and method of semiconductor chip
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587606A (en) * 1993-03-19 1996-12-24 Fujitsu Miyagi Electronics Ltd. Lead frame having deflectable and thereby precisely removed tie bars
US5559305A (en) * 1993-08-27 1996-09-24 Samsung Electronics Co., Ltd. Semiconductor package having adjacently arranged semiconductor chips
CN1246963A (zh) * 1997-02-10 2000-03-08 松下电子工业株式会社 树脂封装型半导体装置及其制造方法
CN1381892A (zh) * 2001-04-16 2002-11-27 矽品精密工业股份有限公司 交叉堆叠式双芯片封装装置及制造方法

Also Published As

Publication number Publication date
AU2003253569A1 (en) 2004-06-30
US20040108580A1 (en) 2004-06-10
CN1507041A (zh) 2004-06-23
TW200410380A (en) 2004-06-16
TWI321835B (en) 2010-03-11
WO2004053985A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
CN100353538C (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
US7714453B2 (en) Interconnect structure and formation for package stacking of molded plastic area array package
KR100884172B1 (ko) 집적회로 패키지 적층 및 그것에 의해 형성된 집적회로패키지
US5705851A (en) Thermal ball lead integrated package
CN1041254C (zh) 三维结构的半导体器件
US5994166A (en) Method of constructing stacked packages
JP3112949B2 (ja) ポリマースタッドグリッドアレイ
CN215220710U (zh) 半导体设备
US20070187818A1 (en) Package on package design a combination of laminate and tape substrate
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
US20070194417A1 (en) Semiconductor apparatus containing multi-chip package structures
CN101083243B (zh) 集成电路封装及其制造方法
KR950012925B1 (ko) 반도체 리이드 프레임
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
CN110620100A (zh) 一种适用于高密度高功率的封装结构及制造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR20010068781A (ko) 반도체 칩 패키지
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR101469975B1 (ko) 멀티 칩 모듈 및 그 제조방법
CN2619367Y (zh) 应用于高频ic的导线架
KR19980025623A (ko) 반도체 패키지
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: 3 Singapore Marsiling Industrial Zone

Patentee after: Advanpack Solutions Pte Ltd.

Address before: 54, 4 North Road, Longgang, Singapore

Patentee before: Advanpack Solutions Pte. Ltd.

ASS Succession or assignment of patent right

Owner name: XIANJIN PACKING TECHNOLOGY PRIVATE CO., LTD.

Free format text: FORMER OWNER: ADVANCED PACKAGING SOLUTIONS PRIVATE LTD.

Effective date: 20090306

IW01 Full invalidation of patent right
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20190319

Decision number of declaring invalidation: 39401

Granted publication date: 20071205