CN111146099B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN111146099B
CN111146099B CN201911413689.XA CN201911413689A CN111146099B CN 111146099 B CN111146099 B CN 111146099B CN 201911413689 A CN201911413689 A CN 201911413689A CN 111146099 B CN111146099 B CN 111146099B
Authority
CN
China
Prior art keywords
semiconductor structure
pin
opening
insulating layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911413689.XA
Other languages
English (en)
Other versions
CN111146099A (zh
Inventor
桂珞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201911413689.XA priority Critical patent/CN111146099B/zh
Publication of CN111146099A publication Critical patent/CN111146099A/zh
Application granted granted Critical
Publication of CN111146099B publication Critical patent/CN111146099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，方法包括：将初始半导体结构临时固定至支撑衬底，形成支撑半导体结构，支撑衬底的平面方向尺寸大于初始半导体结构的平面方向尺寸；在支撑半导体结构的的引脚所在表面形成开设有引脚开口和反向引脚开口的开口绝缘层，开口绝缘层包括斜连接绝缘部，引脚开口暴露引脚，反向引脚开口位于开口绝缘层的衬底贴合绝缘部；在开口绝缘层的表面形成引脚导线，得到布线半导体结构，引脚导线包括反向引脚和连通导线，反向引脚位于反向引脚开口内，连通导线连接引脚和反向引脚；在布线半导体结构的表面形成保护层。本发明实施例所提供的半导体结构制作方法可以降低芯片引脚反向的成本。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体结构封装要求的提高，要求进行3D集成封装，即在不改变封装尺寸的前提下，在同一个封装体内于垂直方向叠放2个以上芯片，并实现电连接；或者要求实现对不同高度不同层甚至不同器件之间的电连接。
为了实现上述封装过程的电连接要求，这就需要实现芯片引脚的反向，即将芯片引脚从正面引向背面，为此，可以利用TSV(ThroughSilicon Via，硅通孔技术)来实现，但是成本很高。
因此，如何降低实现芯片引脚反向的成本，成为本领域技术人员需要解决的技术问题。
发明内容
本发明实施例解决的技术问题是提供一种半导体结构及其制作方法，以降低实现芯片引脚反向的成本。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：
将初始半导体结构临时固定至支撑衬底，形成支撑半导体结构，所述初始半导体结构的引脚背离所述支撑衬底，所述支撑衬底的平面方向尺寸大于所述初始半导体结构的平面方向尺寸；
在所述支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，所述开口绝缘层开设有引脚开口和反向引脚开口，所述引脚开口位于所述半导体贴合绝缘部，并暴露所述引脚，所述反向引脚开口位于所述开口绝缘层的衬底贴合绝缘部；
在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构，所述引脚导线包括反向引脚和连通导线，所述反向引脚位于所述反向引脚开口内，所述连通导线连接所述引脚和所述反向引脚；
在所述布线半导体结构的表面形成保护层。
可选地，所述开口绝缘层为膜状开口绝缘层。
可选地，
所述在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构的步骤包括：
在所述开口绝缘层的表面形成金属层；
对所述金属层进行整体光刻，形成引脚导线，得到所述布线半导体结构。
可选地，所述在所述支撑半导体结构的表面形成包括倾斜连接绝缘部的开口绝缘层的步骤包括：
利用厚度大于或等于所述初始半导体结构的厚度的10％的干膜在所述支撑半导体结构的引脚所在表面形成包括倾斜连接绝缘部的开口绝缘层。
可选地，所述倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部所在的平面之间的夹角范围为30度～70度。
可选地，所述对所述金属层进行整体光刻，形成引脚导线的步骤包括：
在所述金属层的表面喷涂光刻胶，并对所述光刻胶进行整体曝光显影；
对曝光显影后的所述金属层进行刻蚀，得到所述引脚导线。
可选地，所述在所述支撑半导体结构的引脚所在表面形成开口绝缘层的步骤包括：
在所述支撑半导体结构的引脚所在表面形成绝缘层；
去除部分绝缘层，在所述绝缘层至少形成所述引脚开口和所述反向引脚开口，得到所述开口绝缘层。
可选地，所述去除部分绝缘层，在所述绝缘层形成所述引脚开口和所述反向引脚开口，得到所述开口绝缘层的步骤包括：
去除部分绝缘层，在所述绝缘层形成所述引脚开口、所述反向引脚开口和传感器开口，得到所述开口绝缘层。
可选地，所述在所述支撑半导体结构的引脚所在表面形成绝缘层的步骤包括：
在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层。
可选地，所述在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层的步骤包括：
利用真空贴膜机在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层。
可选地，所述在所述布线半导体结构的表面形成保护层的步骤包括：
在所述布线半导体结构的表面形成保护材料层；
顶部平压所述保护材料层，形成所述保护层。
可选地，所述保护材料层的材料包括电磁干扰材料。
可选地，所述在所述布线半导体结构的表面形成保护层的步骤包括：
在所述布线半导体结构的表面张贴干膜。
可选地，所述初始半导体结构的数量为至少2个。
可选地，所述将初始半导体结构固定至支撑衬底的步骤包括：
将所述初始半导体结构临时固定至所述支撑衬底；
所述半导体结构制作方法，在所述布线半导体结构的表面形成保护层的步骤之后，还包括：
解除所述布线半导体结构与所述支撑衬底的临时固定。
可选地，所述将初始半导体结构固定至支撑衬底的步骤包括：
将所述初始半导体结构永久固定至所述支撑衬底，所述支撑衬底包括连通端口；
所述在所述支撑半导体结构的引脚所在表面形成开口绝缘层的步骤包括：
在所述支撑半导体结构的引脚所在表面形成所述开口绝缘层，所述反向引脚开口暴露所述连通端口。
为解决上述问题，本发明实施例还提供一种半导体结构，包括：
初始半导体结构，包括引脚；
开口绝缘层，包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述半导体贴合绝缘部位于所述初始半导体结构的引脚所在表面，所述衬底贴合绝缘部和所述倾斜连接绝缘部均位于所述初始半导体结构的侧边，所述倾斜连接绝缘部连接所述半导体贴合绝缘和所述衬底贴合绝缘部，所述半导体贴合绝缘部开设有引脚开口，所述引脚开口暴露所述引脚，所述衬底贴合绝缘部开设有反向引脚开口；
引脚导线，包括反向引脚和连通导线，反向引脚位于所述反向引脚开口内，所述连通导线连接所述引脚和所述反向引脚，且位于所述开口绝缘层的表面；
保护层，覆盖于所述引脚导线和所述开口绝缘层的表面。
可选地，所述开口绝缘层为膜状开口绝缘层。
可选地，还包括：
连接半导体结构，位于所述初始半导体结构、所述开口绝缘层和所述引脚导线的下方，包括连通端口，所述反向引脚与所述连通端口连通。
可选地，所述倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部所在的平面之间的夹角范围为30°～70°。
可选地，所述保护层的材料为电磁干扰材料或干膜。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构制作方法，首先将初始半导体结构固定到支撑衬底，得到支撑半导体结构，然后在支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，开设有暴露初始半导体结构引脚的引脚开口和位于衬底贴合绝缘部的反向引脚开口，再在开口绝缘层的表面形成引脚导线，将引脚通过引脚导线的连通导线与位于反向引脚开口的反向引脚连通，实现引脚的反向，最后再形成保护层对引脚导线进行保护，实现反向引脚的方向与引脚的方向相反。可见，本发明实施例所提供的半导体结构的制作方法，在实现引脚方向的改变时，一方面，加工流程和步骤都很简单，在各个加工步骤中无需进行深孔形成、高金属柱形成以及化学机械抛光等难度较高或者加工时间较长的工艺加工，具有较低的加工难度和较低的加工成本，并且由于加工难度的降低，还可以提高所得到的半导体结构的合格率，保证半导体结构的加工质量；同时，由于倾斜连接绝缘部的形成，为后续形成引脚导线提供了简化加工程序的基础，即使在初始半导体厚度相对较厚的情况下，依然可以简化引脚反向的加工工艺，进一步地，还可以实现各种需要进行引脚反向处理的半导体结构的加工，具有较高的通用性。
可选方案中，本发明实施例所提供的半导体结构制作方法，所述在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构的步骤包括：在所述开口绝缘层的表面形成金属层；对所述金属层进行整体光刻，形成引脚导线，得到所述布线半导体结构。可以看出，本发明实施例所提供的半导体结构的制作方法由于所形成的开口绝缘层包括倾斜连接绝缘部，从而在利用RDL工艺形成引脚导线时，可以从同一个方向对半导体贴合绝缘部、所述衬底贴合绝缘部和倾斜连接绝缘部进行曝光显影，进而进行整体光刻，从而进一步实现了加工流程的简化和加工难度的降低，可以进一步降低加工成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1至图5是本发明实施例所提供的半导体结构的制作方法一实施例中各步骤对应的结构示意图；
图6和图7是本发明实施例所提供的半导体结构的制作方法另一实施例中部分步骤对应的结构示意图；
图8是本发明实施例所提供的半导体结构又一结构示意图。
具体实施方式
由背景技术可知，现阶段的半导体制作方法，实现芯片引脚反向的成本较高。
采用TSV(Through Silicon Via，硅通孔技术)实现芯片的引脚反向时，需要通过深硅刻蚀技术形成通孔，并在高度很高的通孔的侧壁上形成绝缘层，还需要利用导电材料在尺寸较小的深孔内进行填充，最终实现引脚的反向，而前述工艺的难度较大，对设备的要求很高，并且加工的半导体结构的合格率也较低。
为了降低实现芯片引脚反向的成本，本发明实施例提供了一种半导体结构制作方法，包括：
将初始半导体结构固定至支撑衬底，形成支撑半导体结构，所述初始半导体结构的引脚背离所述支撑衬底，所述支撑衬底的平面方向尺寸大于所述初始半导体结构的平面方向尺寸；
在所述支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，所述开口绝缘层开设有引脚开口和反向引脚开口，所述引脚开口位于所述半导体贴合绝缘部，并暴露所述引脚，所述反向引脚开口位于所述衬底贴合绝缘部；
在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构，所述引脚导线包括反向引脚和连通导线，所述反向引脚位于所述反向引脚开口内，所述连通导线连接所述引脚和所述反向引脚；
在所述布线半导体结构的表面形成保护层。
本发明实施例所提供的半导体结构制作方法，首先将初始半导体结构固定到支撑衬底，得到支撑半导体结构，然后在支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，开设有暴露初始半导体结构引脚的引脚开口和位于衬底贴合绝缘部的反向引脚开口，再在开口绝缘层的表面形成引脚导线，将引脚通过引脚导线的连通导线与位于反向引脚开口的反向引脚连通，实现引脚的反向，最后再形成保护层对引脚导线进行保护，实现反向引脚的方向与引脚的方向相反。
可见，本发明实施例所提供的半导体结构的制作方法，在实现引脚方向的改变时，一方面，加工流程和步骤都很简单，在各个加工步骤中无需进行深孔形成、高金属柱形成以及化学机械抛光等难度较高或者加工时间较长的工艺加工，具有较低的加工难度和较低的加工成本，并且由于加工难度的降低，还可以提高所得到的半导体结构的合格率，保证半导体结构的加工质量；同时，由于倾斜连接绝缘部的形成，为后续形成引脚导线提供了简化加工程序的基础，即使在初始半导体厚度相对较厚的情况下，依然可以简化引脚反向的加工工艺，进一步地，还可以实现各种需要进行引脚反向处理的半导体结构的加工，具有较高的通用性。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明实施例中指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化描述，而不是指示或暗示所指的装置必须具有特定的方位，以特定的方位构造，因此不能理解为对本发明的限制。
请参考图1-图5，图1至图5是本发明实施例所提供的半导体结构的制作方法一实施例中各步骤对应的结构示意图。
请参考图1，将初始半导体结构30固定至支撑衬底10，形成支撑半导体结构，所述初始半导体结构30的引脚31背离所述支撑衬底10，所述支撑衬底10的平面方向尺寸大于所述初始半导体结构30的平面方向尺寸。
首先提供初始半导体结构30和平面方向尺寸大于初始半导体结构30的平面方向尺寸的支撑衬底10，然后将初始半导体结构30固定至支撑衬底10，当然，在固定时，需要使初始半导体结构30的引脚31位于图1中所示的上方。
在一种实施例中，初始半导体结构30可以为芯片，包括芯片引脚；而支撑衬底10可以为晶圆衬底，实现对初始半导体结构30的支撑。
在其他实施例中，初始半导体结构30还可以为其他形式的半导体结构，比如：摄像传感器等；支撑衬底10也可以为其他平面方向尺寸的衬底，只要平面方向尺寸大于初始半导体结构30的平面方向尺寸，满足反向引脚的设置即可。
在一种具体实施例中，初始半导体结构30与支撑衬底10的固定方式可以为临时固定，支撑衬底10仅为初始半导体结构30的引脚31的反向提供临时支撑。
即本文所述的临时固定是指在半导体结构的加工过程中将初始半导体结构30固定至支撑衬底10，实现对初始半导体结构30的加工；而当完成半导体结构的制作后，再将加工完成的半导体结构与支撑衬底10分离，支撑衬底10仅为半导体结构的加工提供加工平台，但并非成为加工完成的半导体结构的一部分。
而为了实现初始半导体结构30与支撑衬底10临时固定，可以选择临时键合的方式，即临时键合是临时固定的一种方式。
具体地，可以通过首先在支撑衬底10的的表面形成临时键合膜20，然后将初始半导体结构30通过临时键合膜20临时键合到支撑衬底10上的步骤实现临时键合。
本实施例中，临时键合膜20可以为热解发泡膜、加热胶水等热解膜；在其他实施例中，临时键合膜还可以为紫外胶等光解膜。
容易理解的是，当选择不同的临时键合膜时，在进行解键合的时候，所采用的具体方法也会有所不同。
可见，支撑衬底10的设置为初始半导体结构30实现引脚反向的加工提供承载，临时键合膜20的设置使得初始半导体结构30在支撑衬底10上的位置固定，保证后续加工的准确性。
在另一种实施例中，支撑衬底10也可以为具有连通端口的半导体结构，此时可以除了实现对初始半导体结构30的引脚反向以外，还可以将初始半导体结构30与支撑衬底10的连通端口进行连接，因此，初始半导体结构30与支撑衬底10的固定方式可以为永久固定，而在完成半导体结构的制作后，不会再将加工完成的半导体结构与支撑衬底10分离，支撑衬底10不仅为半导体结构的加工提供加工平台，而且成为加工完成的半导体结构的一部分。
具体地，连通端口可以为支撑衬底10的引脚或者布线，只要能够实现与初始半导体结构30的引脚31的连接和导通即可。
请参考图2，在所述支撑半导体结构的引脚所在表面形成开口绝缘层40，所述开口绝缘层40包括半导体贴合绝缘部44、衬底贴合绝缘部43和倾斜连接绝缘部45，所述倾斜连接绝缘部45连接所述半导体贴合绝缘部44和所述衬底贴合绝缘部43，所述开口绝缘层40开设有引脚开口41和反向引脚开口42，所述引脚开口41位于所述半导体贴合绝缘部44，并暴露所述引脚31，所述反向引脚开口42位于所述衬底贴合绝缘部43。
可以理解的是，所述衬底贴合绝缘部43即为开口绝缘层40中与所述支撑衬底10的上表面贴合的部分；半导体贴合绝缘部44即为开口绝缘层40中与所述初始半导体结构30的上表面贴合的部分；倾斜连接绝缘部45是指与衬底贴合绝缘部43之间的夹角∠a大于0度且小于90度的部分；所述支撑半导体结构的引脚所在表面包括初始半导体的引脚所在表面和支撑衬板的未被初始半导体遮挡的上表面。
当然所形成的倾斜连接绝缘部45与初始半导体结构30之间可以存在间隙，也可以不存在间隙(提供其他方式将间隙填充)。
在一种具体实施方式中，开口绝缘层40可以为膜状开口绝缘层，从而可以更易于形成倾斜连接绝缘部45。
开口绝缘层40对于初始半导体结构30起到绝缘的作用，可以防止初始半导体结构30的侧边等位置的线路的短路。在一种实施例中，开口绝缘层40的材料可以为干膜，由于干膜具有粘性，可以粘贴到支撑半导体结构上，并且还可以高温固化，从而可以很好地满足对开口绝缘层40材料的要求。
当然，为了在支撑半导体结构的引脚所在表面形成开口绝缘层40，可以首先在支撑半导体结构的引脚所在表面形成绝缘层，如前所述，本实施例中，绝缘层的材料即为干膜。
在一种实施例中，可以在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层，这样，不仅能够在支撑半导体结构的引脚所在表面形成绝缘层，满足加工要求，而且实现方式简单，从而可以降低本发明实施例所提供的半导体结构制作方法的加工成本。
然后，去除部分绝缘层，在所述绝缘层至少形成所述引脚开口41和所述反向引脚开口42，得到所述开口绝缘层40。
可以理解的是，本实施例中，在去除部分绝缘层之前，干膜已经固化，然后通过光刻工艺，实现部分绝缘层的去除。
当然，所去除的包括引脚开口41和反向引脚开口42处的部分绝缘层，从而在绝缘层上形成引脚开口41和反向引脚开口42，得到开口绝缘层40。
引脚开口41具体位置需要保证引脚开口41的位置暴露引脚31(示于图1中)，保证引脚31的引出，而反向引脚开口42的位置则处于衬底贴合绝缘部43，为实现反向引脚的设置提供方便。
在一种具体实施方式中，当反向引脚开口42仅为形成反向引脚提供空间时，反向引脚开口42的位置则处于衬底贴合绝缘部43即可，进一步的，为了减小加工所得到得半导体结构的平面方向尺寸，可以使反向引脚开口42与初始半导体结构30的距离尽量接近。
在另一种具体实施方式中，当反向引脚开口42不仅要为形成反向引脚提供空间，而且需要所形成的反向引脚与支撑衬底10的连通端口进行连接时，反向引脚开口42的位置不仅需要处于衬底贴合绝缘部43，而且需要暴露所述连通端口。
具体地，引脚开口41和反向引脚开口42具体位置可以通过曝光显影的方式确定于绝缘层上，然后通过刻蚀得到对应的开口。
在另一种具体实施方式中，比如对于摄像传感器等类型的初始半导体结构，在为实现引脚反向，去除部分绝缘层时，可以不仅去除引脚开口41和反向引脚开口42处的部分绝缘层，还可以去除传感器开口处的部分绝缘层，即所述去除部分绝缘层，在所述绝缘层形成所述引脚开口41和所述反向引脚开口42，得到所述开口绝缘层40的步骤可以包括：
去除部分绝缘层，在所述绝缘层形成所述引脚开口41、所述反向引脚开口42和传感器开口(图中未示出)，得到所述开口绝缘层40。
当然，传感器开口的位置需要保证传感器不受遮挡，具体位置也可以通过曝光显影的方式确定。
具体地，初始半导体结构30可以为图像传感芯片，如CIS芯片，该CIS芯片表面设有防护结构，传感器开口包括感光区部分不受遮挡，CIS的引脚电性通过该绝缘层上后续设的引脚导线引至反向，可以应用于虹膜、指纹识别器件的封装。
进一步地，当利用干膜形成绝缘层时，为了保证干膜张贴的质量，可以利用真空贴膜机实现在所述半导体结构的引脚所在表面张贴干膜。
真空贴膜机的真空度控制可以根据需要进行设定，只要能够实现干膜张贴的要求即可。
在一种具体实施方式中，为了在支撑半导体结构的引脚所在表面形成包括倾斜连接绝缘部45的开口绝缘层40，当采用干膜形成绝缘层时，可以利用厚度大于或等于所述初始半导体结构的厚度的10％的干膜。这样，由于干膜较厚，从而与初始半导体结构30的侧壁对应部分的绝缘部不易与初始半导体结构30的侧壁贴合，从而与初始半导体结构30的侧壁之间形成夹角，从而形成倾斜连接绝缘部。
具体地，开口绝缘层40可以为膜状开口绝缘层，从而可以更易于形成倾斜连接绝缘部45。
而为了控制开口绝缘层40的倾斜连接绝缘部45和衬底贴合绝缘部43之间的夹角∠a(示于图2中)的大小，在其他实施例中，还可以通过控制干膜的模量或者真空贴膜机的真空度来实现。
可以理解的是，倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部43所在的平面之间的夹角∠a的大小不宜过大也不宜过小，过大可能会造成倾斜连接绝缘部45处于过于竖直的状态，不宜于后续加工过程的控制，过小又会导致衬底贴合绝缘部43与初始半导体结构30之间的距离过大，从而使得反向引脚开口42与初始半导体结构30之间的距离过大，造成加工后得到的半导体结构平面方向尺寸较大，从而影响半导体结构的性能和产量，为此，可以控制倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部43所在的平面之间的夹角∠a的大小范围为30度～70度，具体地，可以为40度、45度、50度、60度等等，这样可以兼顾加工过程的方便性以及加工得到的半导体结构的平面方向尺寸、性能和产量。
倾斜连接绝缘部45的形成，可以为后续形成引脚导线提供了简化加工程序的基础，即使在初始半导体厚度相对较厚的情况下，依然可以简化引脚反向的加工工艺。
请参考图3，在所述开口绝缘层40的表面形成引脚导线50，得到布线半导体结构，所述引脚导线50包括反向引脚52和连通导线51，所述反向引脚52位于所述反向引脚开口42(示于图2中)内，所述连通导线51连接所述引脚31和所述反向引脚52。
形成开口绝缘层40后，再在其上形成引脚导线50，实现引脚的反向。
在一种具体实施方式中，为了实现引脚导线50可以利用RDL布线的工艺：
首先在开口绝缘层40的表面形成金属层，金属层的材料为具有导电性的材料，比如金属材料。
在一种具体实施方式中，可以通过PVD(Physical Vapor Deposition，物理气相沉积)工艺在开口绝缘层的表面形成金属层。
形成金属层后，再在金属层的表面涂覆光刻胶，并利用掩模板实现曝光显影，最后通过刻蚀方式，将引脚导线50以外的金属层部分刻蚀，得到引脚导线50。
为了实现光刻胶的涂覆，可以采用在金属层的表面喷涂的方式，由于开口绝缘层40的各个部分不再同一平面，因此金属层也不在同一平面，从而采用喷涂的方式，可以使光刻胶的涂覆更加均匀，提高有不同高度的表面的覆盖性。
在对光刻胶进行曝光显影时，具体地，可以采用多次倾斜曝光的方式实现衬底贴合绝缘部43(示于图2中)、半导体贴合绝缘部44(示于图2中)和倾斜连接绝缘部45(示于图2中)的同时曝光。
由于本发明所提供的半导体结构制作方法，所形成的开口绝缘层包括倾斜连接绝缘部，因此，在一种具体实施方式中，所述在所述开口绝缘层40的表面形成引脚导线50，得到布线半导体结构的步骤可以包括：
首先在所述开口绝缘层40的表面形成金属层，具体形成金属层的步骤可以参考前述内容，在此不再赘述。
然后对所述金属层进行整体光刻，形成引脚导线，得到所述布线半导体结构。
由于形成了倾斜连接绝缘部45，因此可以实现衬底贴合绝缘部43、半导体贴合绝缘部44和倾斜连接绝缘部45的同时曝光，从而可以采用整体光刻的方式实现，进一步降低加工过程的复杂度。
具体地，在实现整体光刻时，首先采用喷涂的方式涂覆光刻胶，提高有不同高度的表面的覆盖性，并且由于形成了倾斜连接绝缘部45，因此可以实现对涂覆于衬底贴合绝缘部43、半导体贴合绝缘部44和倾斜连接绝缘部的光刻胶进行整体曝光显影，减少加工流程，提高加工效率。
最后，对曝光显影后的所述金属层进行刻蚀，得到所述引脚导线。
可以看出，本发明实施例所提供的半导体结构的制作方法由于所形成的开口绝缘层包括半导体贴合绝缘部、所述衬底贴合绝缘部和连接前述二者的倾斜连接绝缘部，从而在对金属层进行光刻形成引脚导线时，可以从同一个方向对半导体贴合绝缘部、所述衬底贴合绝缘部和倾斜连接绝缘部进行曝光，进而进行整体光刻，从而进一步实现了加工流程的简化和加工难度的降低，可以进一步降低加工成本。
得到的引脚导线50包括位于所述反向引脚开口42内的反向引脚，以及连接所述引脚31和所述反向引脚52的连通导线51，从而实现将引脚31调整至反向引脚52的位置。
当支撑衬底仅提供支撑作用时，经过此步骤，得到反向引脚52，实现引脚反向。
当支撑衬底为具有连通端口的半导体时，经过此步骤，实现反向引脚52与连通端口连通。
请参考图4和图6，在所述布线半导体结构的表面形成保护层60。
在一种具体实施方式中，如图4所示，可以通过塑封(molding)的方式，首先，在布线半导体结构的表面先形成保护材料层；
然后，在顶部平压所述保护材料层，形成所述保护层60。
为了实现对加工所得的半导体结构的电磁屏蔽，可以使保护材料层的材料包括电磁干扰材料，从而不仅可以起到保护半导体结构的功能，还可以同时实现电磁屏蔽，具体地，电磁干扰材料可以为分散了纳米银和镍材料的环氧胶。当然，在其他实施例中，也可以选择其他的材料形成保护材料层，进而形成保护层。
在一种具体实施方式中，如图5所示，可以通过在所述布线半导体结构的表面张贴干膜的方式形成保护层60。
通常情况下，当初始半导体结构30的厚度较薄，而干膜较厚的情况下可以采用这种方式，不仅实现方式简单，而且形成保护层60后，保护层60的表面的高度差别不会很大。
对于初始半导体结构30与所述支撑衬底10的永久固定的情况，则得到了得到实现了引脚反向以及与连通端口连通的半导体结构。
请参考图5和图7，解除所述布线半导体结构与所述支撑衬底10的临时固定。
形成保护层60后，对于初始半导体结构30与所述支撑衬底10的临时固定的情况，再解除所述布线半导体结构与所述支撑衬底10的临时固定，得到实现了引脚反向的半导体结构。
容易理解的是，解除临时固定的具体方式与临时固定的方式相对应，比如：当采用热解膜(比如：热解发泡膜、加热胶等)临时键合的方式实现初始半导体结构30与支撑衬底10的临时固定时，可以通过加热的方式，实现临时固定的解除；当使用紫外胶实现临时固定时，可以通过照射紫外光的方式实现临时固定的解除。
而当采用热解膜(比如：热解发泡膜、加热胶等)临时键合的方式实现初始半导体结构30与支撑衬底10的临时固定，并利用干膜形成开口绝缘层40时，需要注意的是，热解膜的热解温度需要高于干膜的固化温度，以保证在进行临时键合的解除时，开口绝缘层40仍处于固体状态。
从而，本发明实施例所提供的半导体结构制作方法，首先将初始半导体结构固定到支撑衬底，得到支撑半导体结构，然后在支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，开设有暴露初始半导体结构引脚的引脚开口和位于衬底贴合绝缘部的反向引脚开口，再在开口绝缘层的表面形成引脚导线，将引脚通过引脚导线的连通导线与位于反向引脚开口的反向引脚连通，实现引脚的反向，最后再形成保护层对引脚导线进行保护，实现反向引脚的方向与引脚的方向相反。
可见，本发明实施例所提供的半导体结构的制作方法，在实现引脚方向的改变时，一方面，加工流程和步骤都很简单，在各个加工步骤中无需进行深孔形成、高金属柱形成以及化学机械抛光等难度较高或者加工时间较长的工艺加工，具有较低的加工难度和较低的加工成本，并且由于加工难度的降低，还可以提高所得到的半导体结构的合格率，保证半导体结构的加工质量；同时，由于倾斜连接绝缘部的形成，为后续形成引脚导线提供了简化加工程序的基础，即使在初始半导体厚度相对较厚的情况下，依然可以简化引脚反向的加工工艺，进一步地，还可以实现各种需要进行引脚反向处理的半导体结构的加工，具有较高的通用性。
在另一种具体实施方式中，所述初始半导体结构30的数量可以为至少2个，这样可以同时完成多个初始半导体结构30的引脚反向，从而可以进一步地提高处理效率，降低成本。
当然，多个初始半导体结构30可以为相同类型的初始半导体结构，也可以为不同类型的初始半导体结构，比如：至少2个初始半导体结构30中的一个可以为设置有红外玻璃的CIS芯片，另一个可以为普通芯片。可以理解的是，当初始半导体结构30为设置有红外玻璃的CIS芯片时，开口绝缘层40需要开设有暴露红外玻璃的开口。
相应地，本发明实施例还提供一种半导体结构，请结合图2和图3参考图5，图5示出了本发明实施例所提供的半导体结构的一结构示意图。
如图中所示，本发明实施例所提供的半导体结构包括：
初始半导体结构30，包括引脚31；
开口绝缘层40，包括半导体贴合绝缘部43、衬底贴合绝缘部44和倾斜连接绝缘部45，所述半导体贴合绝缘部43位于所述初始半导体结构30的表面，所述衬底贴合绝缘部44和所述倾斜连接绝缘部45均位于所述初始半导体结构30的侧边，所述倾斜连接绝缘部45连接所述半导体贴合绝缘43和所述衬底贴合绝缘部44，所述半导体贴合绝缘部44开设有引脚开口41，所述引脚开口41暴露所述引脚31，所述衬底贴合绝缘部44开设有反向引脚开口42；
引脚导线50，包括反向引脚52和连通导线51，反向引脚52位于所述反向引脚开口42内，所述连通导线51连接所述引脚31和所述反向引脚52，且位于所述开口绝缘层40的表面；
保护层60，覆盖于所述引脚导线50和所述开口绝缘层40的表面。
在一种实施例中，初始半导体结构30可以为芯片，包括芯片引脚31；而支撑衬底10可以为晶圆衬底，实现对初始半导体结构30的支撑。
在其他实施例中，初始半导体结构30还可以为其他形式的半导体结构，比如：摄像传感器等；支撑衬底10也可以为其他平面方向尺寸的衬底，只要平面方向尺寸大于初始半导体结构30的平面方向尺寸，满足反向引脚的设置即可。
可以理解的是，所述衬底贴合绝缘部43即为开口绝缘部40中与所述支撑衬底10的上表面贴合的部分；半导体贴合绝缘部44即为开口绝缘部40中与所述初始半导体结构30的上表面贴合的部分。
开口绝缘层40对于初始半导体结构30起到绝缘的作用，可以防止初始半导体结构30的侧边等位置的线路的短路。在一种实施例中，开口绝缘层40的材料可以为干膜，由于干膜具有粘性，可以粘贴到支撑半导体结构上，并且还可以高温固化，从而可以很好地满足对开口绝缘层40材料的要求。
倾斜连接绝缘部45所在的平面与所述衬底贴合绝缘部43所在的平面之间的夹角∠a的大小不宜过大也不宜过小，过大可能会造成倾斜连接绝缘部处于过于竖直的状态，不宜于后续加工过程的控制，过小又会导致衬底贴合绝缘部43与初始半导体结构30之间的距离过大，从而使得反向引脚开口42与初始半导体结构30之间的距离过大，造成加工后得到的半导体结构平面方向尺寸较大，从而影响半导体结构的性能和产量，为此，可以控制倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部43所在的平面之间的夹角∠a的大小范围为30度～70度，具体地，可以为40度、45度、50度、60度等等，这样可以兼顾加工过程的方便性以及加工得到的半导体结构的平面方向尺寸、性能和产量。
引脚开口41的位置暴露引脚31(示于图1中)，保证引脚31的引出，而反向引脚开口42的位置则处于衬底贴合绝缘部43，方便反向引脚的设置；当然，为了减小加工所得到得半导体结构的平面方向尺寸，可以使反向引脚开口42与初始半导体30的距离尽量接近。
可以理解的是，引脚导线50的材料为具有导电性的材料，比如：金属材料。
在一种具体实施方式中，保护层60的材料可以包括电磁干扰材料，从而不仅可以起到保护半导体结构的功能，还可以同时实现电磁屏蔽，具体地，电磁干扰材料可以为分散了纳米银和镍材料的环氧胶。当然，在其他具体实施方式中，也可以选择其他的材料形成保护层60，如图7所示，图7示出了本发明实施例所提供的半导体结构的另一结构示意图，其中保护层60的材料为干膜。
可见，本发明实施例所提供的半导体结构，实现了引脚方向的改变，并且可以采用加工过程简单，步骤较少并且在各个加工步骤中无需进行深孔形成、高金属柱形成以及化学机械抛光等难度较高或者加工时间较长的工艺加工，具有较低的加工难度和较低的加工成本，并且由于加工难度的降低，还可以提高所得到的半导体结构的合格率，保证半导体结构的质量，进一步地，倾斜连接绝缘部45的设置，使得在加工过程中，对在开口绝缘层40的表面形成的金属层进行光刻形成引脚导线50时，可以从同一个方向进行曝光，进而进行整体光刻，从而进一步实现了加工流程的简化和加工难度的降低，可以进一步降低加工成本。
在另一种具体实施方式中，本发明实施例所提供的半导体结构还可以包括连接半导体结构，位于所述初始半导体结构30、所述开口绝缘层40和所述引脚导线50的下方，包括连通端口，所述反向引脚52与所述连通端口连通。
从而本发明实施例所提供的半导体结构不仅具有连接初始半导体结构30的反向引脚52，而且反向引脚52已与连接半导体结构的连通端口连通，实现半导体的连通需要。
请参考图8，图8为本发明实施例所提供的半导体结构的又一结构示意图。
在另一具体实施方式中，本发明实施例所提供的半导体结构还可以包括传感器开口70，以保证传感器功能的实现。
当然，在另一实施例中，同一个半导体结构中，所述初始半导体结构30的数量可以为至少2个。从而可以实现在一个半导体结构中的多个初始半导体结构30的引脚反向。
多个初始半导体结构30可以为相同类型的初始半导体结构，也可以为不同类型的初始半导体结构，比如：至少2个初始半导体结构30中的一个可以为设置有红外玻璃的CIS芯片，另一个可以为普通芯片。可以理解的是，当初始半导体结构30为设置有红外玻璃的CIS芯片时，开口绝缘层40需要开设有暴露红外玻璃的开口。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种半导体结构制作方法，其特征在于，包括：
将初始半导体结构固定至支撑衬底，形成支撑半导体结构，所述初始半导体结构的引脚背离所述支撑衬底，所述支撑衬底的平面方向尺寸大于所述初始半导体结构的平面方向尺寸；
在所述支撑半导体结构的引脚所在表面形成开口绝缘层，所述开口绝缘层包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述倾斜连接绝缘部连接所述半导体贴合绝缘部和所述衬底贴合绝缘部，所述倾斜连接绝缘部与衬底贴合绝缘部之间的夹角大于0度且小于90度，所述开口绝缘层开设有引脚开口和反向引脚开口，所述引脚开口位于所述半导体贴合绝缘部，并暴露所述引脚，所述反向引脚开口位于所述衬底贴合绝缘部；在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构，所述引脚导线包括反向引脚和连通导线，所述反向引脚位于所述反向引脚开口内，所述连通导线连接所述引脚和所述反向引脚；
在所述布线半导体结构的表面形成保护层。
2.如权利要求1所述的半导体结构制作方法，其特征在于，所述开口绝缘层为膜状开口绝缘层。
3.如权利要求1所述的半导体结构制作方法，其特征在于，所述在所述开口绝缘层的表面形成引脚导线，得到布线半导体结构的步骤包括：
在所述开口绝缘层的表面形成金属层；
对所述金属层进行整体光刻，形成引脚导线，得到所述布线半导体结构。
4.如权利要求3所述的半导体结构制作方法，其特征在于，所述在所述支撑半导体结构的上方形成包括倾斜连接绝缘部的开口绝缘层的步骤包括：
利用厚度大于或等于所述初始半导体结构的厚度的10％的干膜在所述支撑半导体结构的引脚所在表面形成包括倾斜连接绝缘部的开口绝缘层。
5.如权利要求3所述的半导体结构制作方法，其特征在于，所述倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部所在的平面之间的夹角范围为30度～70度。
6.如权利要求3-5任一项所述的半导体结构制作方法，其特征在于，所述对所述金属层进行整体光刻，形成引脚导线的步骤包括：
在所述金属层的表面喷涂光刻胶，并对所述光刻胶进行整体曝光显影；
对曝光显影后的所述金属层进行刻蚀，得到所述引脚导线。
7.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述在所述支撑半导体结构的引脚所在表面形成开口绝缘层的步骤包括：
在所述支撑半导体结构的引脚所在表面形成绝缘层；
去除部分绝缘层，在所述绝缘层至少形成所述引脚开口和所述反向引脚开口，得到所述开口绝缘层。
8.如权利要求7所述的半导体结构制作方法，其特征在于，所述去除部分绝缘层，在所述绝缘层形成所述引脚开口和所述反向引脚开口，得到所述开口绝缘层的步骤包括：
去除部分绝缘层，在所述绝缘层形成所述引脚开口、所述反向引脚开口和传感器开口，得到所述开口绝缘层。
9.如权利要求7所述的半导体结构制作方法，其特征在于，所述在所述支撑半导体结构的引脚所在表面形成绝缘层的步骤包括：
在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层。
10.如权利要求9所述的半导体结构制作方法，其特征在于，所述在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层的步骤包括：
利用真空贴膜机在所述支撑半导体结构的引脚所在表面张贴干膜形成所述绝缘层。
11.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述在所述布线半导体结构的表面形成保护层的步骤包括：
在所述布线半导体结构的表面形成保护材料层；
顶部平压所述保护材料层，形成所述保护层。
12.如权利要求11所述的半导体结构制作方法，其特征在于，所述保护材料层的材料包括电磁干扰材料。
13.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述在所述布线半导体结构的表面形成保护层的步骤包括：
在所述布线半导体结构的表面张贴干膜。
14.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述初始半导体结构的数量为至少2个。
15.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述将初始半导体结构固定至支撑衬底的步骤包括：
将所述初始半导体结构临时固定至所述支撑衬底；
所述半导体结构制作方法，在所述布线半导体结构的表面形成保护层的步骤之后,还包括：
解除所述布线半导体结构与所述支撑衬底的临时固定。
16.如权利要求1-5任一项所述的半导体结构制作方法，其特征在于，所述将初始半导体结构固定至支撑衬底的步骤包括：
将所述初始半导体结构永久固定至所述支撑衬底，所述支撑衬底包括连通端口；
所述在所述支撑半导体结构的引脚所在表面形成开口绝缘层的步骤包括：在所述支撑半导体结构的引脚所在表面形成所述开口绝缘层，所述反向引脚开口暴露所述连通端口。
17.一种半导体结构，其特征在于，包括：
初始半导体结构，包括引脚；
开口绝缘层，包括半导体贴合绝缘部、衬底贴合绝缘部和倾斜连接绝缘部，所述半导体贴合绝缘部位于所述初始半导体结构的表面，所述衬底贴合绝缘部和所述倾斜连接绝缘部均位于所述初始半导体结构的侧边，所述倾斜连接绝缘部连接所述半导体贴合绝缘和所述衬底贴合绝缘部，所述倾斜连接绝缘部与衬底贴合绝缘部之间的夹角大于0度且小于90度，所述半导体贴合绝缘部开设有引脚开口，所述引脚开口暴露所述引脚，所述衬底贴合绝缘部开设有反向引脚开口；
引脚导线，包括反向引脚和连通导线，反向引脚位于所述反向引脚开口内，所述连通导线连接所述引脚和所述反向引脚，且位于所述开口绝缘层的表面；
保护层，覆盖于所述引脚导线和所述开口绝缘层的表面。
18.如权利要求17所述的半导体结构，其特征在于，所述开口绝缘层为膜状开口绝缘层。
19.如权利要求17所述的半导体结构，其特征在于，还包括：
连接半导体结构，位于所述初始半导体结构、所述开口绝缘层和所述引脚导线的下方，包括连通端口，所述反向引脚与所述连通端口连通。
20.如权利要求17所述的半导体结构，其特征在于，所述倾斜连接绝缘部所在的平面与所述衬底贴合绝缘部所在的平面之间的夹角范围为30°～70°。
21.如权利要求17-20任一项所述的半导体结构，其特征在于，所述保护层的材料为电磁干扰材料或干膜。
CN201911413689.XA 2019-12-31 2019-12-31 半导体结构及其制作方法 Active CN111146099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911413689.XA CN111146099B (zh) 2019-12-31 2019-12-31 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911413689.XA CN111146099B (zh) 2019-12-31 2019-12-31 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111146099A CN111146099A (zh) 2020-05-12
CN111146099B true CN111146099B (zh) 2021-12-24

Family

ID=70522583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911413689.XA Active CN111146099B (zh) 2019-12-31 2019-12-31 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111146099B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739849B (zh) * 2020-08-06 2020-12-04 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
CN1507041A (zh) * 2002-12-09 2004-06-23 先进封装解决方案私人有限公司 带有倒焊晶片的无引线半导体封装结构及制造方法
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
CN1507041A (zh) * 2002-12-09 2004-06-23 先进封装解决方案私人有限公司 带有倒焊晶片的无引线半导体封装结构及制造方法
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN111146099A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
CN106356340B (zh) 半导体器件及其制造方法
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US6770971B2 (en) Semiconductor device and method of fabricating the same
TWI231551B (en) Semiconductor device and method of manufacturing the same
WO2019210617A1 (zh) 晶圆级系统封装方法及封装结构
US9312151B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
TWI352412B (en) Multi-chip package structure and method of fabrica
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US20150125993A1 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN101211945A (zh) 具晶粒接收通孔的半导体影像元件封装结构及其方法
JP2009529788A (ja) 歪み補償パッケージおよび方法
TW200537152A (en) Module for optical devices, and manufacturing method of module for optical devices
US8119453B2 (en) Chip-size-package semiconductor chip and manufacturing method
JP2004095836A (ja) 半導体装置およびその製造方法
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
TW202044430A (zh) 電子電路裝置及電子電路裝置的製造方法
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
US8153479B2 (en) Method of manufacturing semiconductor package
JP2006032556A (ja) 半導体装置及びその製造方法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
TWI635579B (zh) 封裝結構及其製造方法
CN111146099B (zh) 半导体结构及其制作方法
CN114171403A (zh) 扇出式封装方法及封装结构
CN114171407A (zh) 扇出式封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant