CN114171403A - 扇出式封装方法及封装结构 - Google Patents

扇出式封装方法及封装结构 Download PDF

Info

Publication number
CN114171403A
CN114171403A CN202111493898.7A CN202111493898A CN114171403A CN 114171403 A CN114171403 A CN 114171403A CN 202111493898 A CN202111493898 A CN 202111493898A CN 114171403 A CN114171403 A CN 114171403A
Authority
CN
China
Prior art keywords
layer
chips
functional
density
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111493898.7A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111493898.7A priority Critical patent/CN114171403A/zh
Publication of CN114171403A publication Critical patent/CN114171403A/zh
Priority to PCT/CN2022/137251 priority patent/WO2023104097A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种扇出式封装方法及封装结构，该方法包括：将多组功能芯片的正面以第一阵列的形式固定在晶圆载盘的表面，在多组功能芯片的背面形成第一塑封层；将晶圆载盘去除，在多组功能芯片的正面形成高密度互连布线层；将多组功能芯片进行切割，并以第二阵列的形式将形成有高密度互连布线层的一侧固定在面板载片的表面；将多个第一芯片和多个无源器件的第一表面固定在面板载片的表面；在多组功能芯片背离高密度互连布线层的一侧，以及在多个第一芯片和多个无源器件的第二表面形成第二塑封层；将面板载片去除，在高密度互连布线层上形成低密度互连布线层。本发明的封装方法既可以很好的实现高密度互连的需求，而且成本低，产出率高。

Description

扇出式封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种扇出式封装方法及封装结构。
背景技术
随着半导体技术的发展，封装技术向高密度/高集成度发展。目前，扇出式技术成为高密度互连的一个重要开发方向。通过使用再布线层对单芯片及多芯片进行连接，大大提高了封装集成的灵活度。扇出式技术已经被应用于高性能计算(HPC)及手机处理器等领域。
目前扇出式技术有两种主要发展方向，一种是基于晶圆技术的扇出式晶圆级封装(FOWLP)，另一种是基于面板技术的扇出式面板级封装(FOPLP)。扇出式晶圆级封装的布线密度可以更高，目前已经实现线宽2微米的量产，但产出率低，成本高。扇出式面板级封装由于产出率高，成本低，但由于面板尺寸大，细线宽实现难度大，目前可量产线宽均在5um以上。
对于多芯片系统级封装，如图1所示，中间包含多种芯片，每种芯片的布线密度需求不同，但目前采用同一种工艺进行，需要按照最严格的技术标准，制造成本高。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式封装方法及封装结构。
本发明的一个方面，提供一种扇出式封装方法，所述方法包括：
提供晶圆载盘和面板载片；
将多组功能芯片的正面以第一阵列的形式固定在所述晶圆载盘的表面，在所述多组功能芯片的背面形成第一塑封层；
将所述多组功能芯片与所述晶圆载盘分离，在所述多组功能芯片的正面形成高密度互连布线层；
将所述多组功能芯片进行切割，并以第二阵列的形式将形成有所述高密度互连布线层的一侧固定在所述面板载片的表面；
将多个第一芯片和多个无源器件的第一表面固定在所述面板载片的表面；
在所述多组功能芯片背离所述高密度互连布线层的一侧，以及在所述多个第一芯片和所述多个无源器件的第二表面形成第二塑封层；
将所述多组功能芯片、所述多个第一芯片以及所述多个无源器件与所述面板载片分离，在所述高密度互连布线层上形成低密度互连布线层。
可选的，所述第一介电层和所述第二介电层的介电材料不同。
可选的，所述在所述多组功能芯片的正面形成高密度互连布线层，包括：
在所述第一塑封层和所述多组功能芯片的正面形成第一介电层；
图形化所述第一介电层，形成多个第一开口；
在所述图形化后的第一介电层表面形成第一金属互连层；
图形化所述第一金属互连层，形成所述高密度互连布线层。
可选的，所述在所述高密度互连布线层表面形成低密度互连布线层，包括：
在所述高密度互连布线层的表面、所述多个第一芯片以及所述多个无源器件的第一表面形成第二介电层；
图形化所述第二介电层，形成多个第二开口；
在所述图形化后的第二介电层表面形成第二金属互连层；
图形化所述第二金属互连层，形成所述低密度互连布线层。
可选的，所述第一介电层和所述第二介电层的介电材料不同。
可选的，在形成所述低密度互连布线层之后，所述方法还包括：
在所述图形化后的第二金属互连层表面形成第三介电层；
图形化所述第三介电层，形成多个第三开口；
在所述多个第三开口处进行植球，形成多个焊球。
可选的，所述每组功能芯片包括至少两种不同类型的芯片。
本发明的另一方面提供一种扇出式封装结构，所述封装结构包括功能芯片组、第一芯片、无源器件、高密度互连布线层、低密度互连布线层、第一塑封层和第二塑封层；
所述高密度互连布线层设置在所述第一塑封层和所述功能芯片组中功能芯片的正面；
所述低密度互连布线层设置在所述高密度互连布线层之上，以及所述第一芯片以及无源器件的第一表面；
所述第一塑封层包裹所述功能芯片组；
所述第二塑封层包裹所述功能芯片组、所述第一芯片和所述无源器件。
可选的，所述高密度互连布线层包括设置在所述功能芯片组中功能芯片正面的第一介电层、以及设置在所述第一介电层之上的第一金属互连层；
所述低密度互连布线层包括设置在所述第一金属互连层之上、所述第一芯片和所述无源器件的第一表面的第二介电层，以及设置在所述第二介电层之上的第二金属互连层。
可选的，所述第一芯片和所述无源器件分别设置在所述功能芯片组的两侧。
可选的，所述功能芯片组包括至少两个不同类型的芯片。
本发明的扇出式封装方法及封装结构，该封装方法中多组功能芯片采用高密度互连，可以很好的实现高密度互连需求；第一芯片和无源器件采用低密度互连，可以提高产出率，降低制造成本。通过整合晶圆级扇出技术和面板级扇出技术，将不同级别的互连整合在一个封装中，相对于目前传统的扇出式晶圆级封装，本发明的扇出式封装方法可以提供同等互连密度条件下的更低成本及更高产出率，相对于目前传统的扇出式面板级封装，本发明的扇出式装方法可以提供更高的互连密度，满足高性能器件需求。
附图说明
图1为本发明一实施例的一种扇出式封装方法的流程示意图；
图2本发明另一实施例的晶圆载盘中芯片布置区示意图；
图3为本发明另一实施例面板载片上第二阵列B的示意图；
图4为本发明另一实施例晶圆载盘上第一阵列A的示意图；
图5～图18为本发明另一实施例的一种扇出式封装结构的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图1所示，本发明的一方面提供一种扇出式封装结构的封装方法S100，该封装方法S100包括：
S110、提供晶圆载盘和面板载片。
具体地，如图2、图3和图4所示，提供晶圆载盘110和面板载片120，晶圆载盘110的主要材质为玻璃、硅片或者金属。面板载片120的主要材质为玻璃，金属或玻纤树脂片。对于晶圆载盘110和面板载片120的材料本实施例不做具体限定，可以根据需要进行选择。
无源器件140可以是电阻，电容，电感，转换器，渐变器，匹配网络，谐振器，滤波器，混频器和开关等中的至少一者，本实施例不做具体限定。
S120、将多组功能芯片的正面以第一阵列的形式固定在所述晶圆载盘的表面，在所述多组功能芯片的背面形成第一塑封层。
需要说明的是，每组功能芯片包括至少两个不同类型的芯片。如图5所示，在本实施例中，每组功能芯片包括第二芯片150和第三芯片160，第二芯片150和第三芯片160为两个不同类型的芯片，并且第二芯片150和第三芯片160为高性能芯片，如处理器等，当然每组功能芯片也可以包括其他的功能芯片，本实施例不做具体限定。
具体地，如图5所示，在本实施例中，将多组功能芯片中的第二芯片150和第三芯片160的正面通过第一贴片胶111固定在晶圆载盘110的表面，使用晶圆级封装技术，可以很好的实现高密度互连需求。如图3所示，贴完后的多组功能芯片形成第一阵列A，第一阵列A为方形阵列。如图6所示，使用塑封料在多组功能芯片中的所述功能芯片的背面进行塑封，也就是在多组功能芯片中第二芯片150和第三芯片160的背面形成第一塑封层170。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
S130、将所述多组功能芯片与所述晶圆载盘分离，在所述多组功能芯片的正面形成高密度互连布线层。
具体地，如图7所示，将多组功能芯片与晶圆载盘110分离，也就是去除晶圆载盘110。分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法，此等方法均为目前常用的临时键合分离方法，对于分离方法本实施例不做具体限定，可根据实际需要进行选择。
在所述多组功能芯片的正面形成高密度互连布线层，包括：
首先，在所述第一塑封层和所述多组功能芯片的正面形成第一介电层。
具体地，如图8所示，将第一介电层151涂敷在第一塑封层170和多组功能芯片中功能芯片的正面，也就是说，在第一塑封层170、多个第二芯片150和多个第三芯片160的表面涂敷第一介电层151。第一介电层151的材料为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。第一介电层151对多组功能芯片起到保护作用。
其次，图形化所述第一介电层，形成多个第一开口。
如图8所示，通过光刻工艺将第一介电层151图形化，形成多个第一开口152。
再次，在所述图形化后的第一介电层表面形成第一金属互连层。
具体地，如图9所示，在图形化后的第一介电层151表面沉积第一金属互连层153。沉积方法可以采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，第一金属互连层153的金属材料通常为金属钛和金属铜，对于沉积方法和金属材料本实施例不做具体限定。
最后，图形化所述第一金属互连层，形成所述高密度互连布线层。
具体地，如图9所示，通过光刻及刻蚀工艺图形化第一金属互连层153，形成高密度互连布线层。蚀刻工艺可以用湿法蚀刻也可以用干法蚀刻，本实施例不做具体限定。
本实施例中，多组功能芯片为不同类型的高性能芯片，例如处理器芯片，在系统级封装设计中，通常高性能芯片的布线要求高，所以将多组功能芯片采用扇出式晶圆级封装形成上述高密度互连布线层，可以提供更高的互连密度，满足高性能器件的需求。
S140、将所述多组功能芯片进行切割，并以第二阵列的形式将形成有所述高密度互连布线层的一侧固定在所述面板载片的表面。
具体地，根据面板载片120的面积大小将多组功能芯片进行切割并以图4所示的第二阵列B的形式固定在面板载片120的表面，使用面板级封装技术，可以提高产出率，降低制造成本。本实施例中，如图10所示，通过第二贴片胶121将形成有高密度互连布线层的一侧固定在面板载片120上，也就是说，第一金属互连层153与第二贴片胶121贴合。
S150、将多个第一芯片和多个无源器件的第一表面固定在所述面板载片的表面。
需要说明的是，在本实施例中，第一芯片130为低性能芯片，也可以是其他类型的芯片，本实施例不做具体限定。无源器件140可以是电阻，电容，电感，转换器，渐变器，匹配网络，谐振器，滤波器，混频器和开关等中的至少一者，本实施例不做具体限定。
具体地，如图11所示，将多个第一芯片130和多个无源器件140也通过第二粘合胶121固定在面板载片120上。进一步地，在本实施例中，第一芯片130和无源器件140分别设置在每组功能芯片的两侧。第一芯片130和无源器件140也可以是其他的分布方式，本实施例不做具体限定。
S160、在所述多组功能芯片背离所述高密度互连布线层的一侧，以及在所述多个第三芯片和所述多个无源器件的第二表面形成第二塑封层。
具体地，如图12所示，将多组功能芯片背离高密度互连布线层的一侧以第二阵列B的形式固定在面板载片120上的多组功能芯片，以及在多个第一芯片130和多个无源器件140的第二表面形成第二塑封层。也就是说，第二塑封层180包裹多个第一芯片130、多个无源器件140、多个第二芯片150和多个第三芯片160。塑封方法可以是膜层真空压合或传统塑封工艺，本实施例不做具体限定。
S170、将所述多组功能芯片、所述多个第一芯片以及所述多个无源器件与所述面板载片分离，在所述高密度互连布线层上形成低密度互连布线层。
具体地，如图13所示，将多组功能芯片、多个第一芯片130以及多个无源器件140与面板载片分离120，也就是将面板载片120去除。分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法，此等方法均为目前常用的临时键合分离方法，对于分离方法本实施例不做具体限定，可根据实际需要进行选择。
在所述高密度互连布线层上形成低密度互连布线层，包括：
首先，在所述高密度互连布线层的表面、所述多个第一芯片以及所述多个无源器件的第一表面形成第二介电层。
具体地，如图14所示，在第一金属互连层153、多个第一芯片130的第一表面以及多个无源器件140的第一表面形成第二介电层131。第二介电层131对第一金属互连层153起到保护作用。第二介电层131的材料为光感介电层(PID)或者味之素层叠薄膜(ABF)等，本实施例不做具体限定。第二介电层131覆盖在在第一金属互连层153、多个第一芯片130的第一表面以及多个无源器件140的第一表面的工艺可以为真空压膜或印刷工艺，本实施例不做具体限定。
其次，图形化所述第二介电层，形成多个第二开口。
具体地，如图14所示，采用光刻工艺图像化第二介电层131，在第二介电层131上形成多个第二开口132。
再次，在所述图形化后的第二介电层表面形成第二金属互连层。
具体地，如图15所示，在图形化后的第二介电层131表面沉积第二金属互连层133。沉积方法可以采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，第二金属互连层133的金属材料通常为金属钛和金属铜，对于沉积方法和金属材料本实施例不做具体限定。
最后，图形化所述第二金属互连层，形成所述低密度互连布线层。
具体地，如图15所示，通过光刻及刻蚀工艺图形化第二金属互连层133，形成低密度互连布线层。蚀刻工艺可以用湿法蚀刻也可以用干法蚀刻，本实施例不做具体限定。
在本实施例中，第一芯片为低性能芯片，例如功率器件，在系统级封装设计中，通常低性能芯片的布线要求低，所以将多个第一芯片和多个无源器件采用扇出式面板级封装形成上述低密度互连布线层，可以提高产出率，降低制造成本。
示例性的，所述第一介电层151和所述第二介电层131的介电材料不同。第一介电层151的材料为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，第二介电层131的材料为光感介电层(PID)或者味之素层叠薄膜(ABF)等。这是因为第一介电层151是晶圆级工艺上做的，第二介电层131是面板级工艺做的。根据不同工艺选择优选的介电层，且两层介电层材料接近并不会出现接触差或工艺无法实现等问题。
示例性的，在形成所述低密度互连布线层之后，所述方法还包括：
首先，在所述图形化后的第二金属互连层表面形成第三介电层。
具体地，如图16所示，在图形化后的第二金属互连层133表面覆盖第三介电层134，第三介电层134的材料可以使用光感阻焊胶(PSR)等，本实施例不做具体限定。第三介电层134覆盖在第二金属互连层133上的工艺可以为真空压膜或印刷工艺，对于第三介电层134覆盖在第二金属互连层133上的工艺本实施例不做具体限定。
其次，图形化所述第三介电层，形成多个第三开口。
具体地，如图16所示，通过光刻工艺图形化第三介电层134，在第三介电层134上形成多个第三开口135。
最后，在所述多个第三开口处进行植球，形成多个焊球。
具体地，如图17所示，在多个第三开口135处进行植球，形成多个焊球136，多个焊球136与外界电连接。
示例性的，如图18所示，在形成多个焊球136之后，对所述多组功能芯片以及位于每组功能芯片两侧的第一芯片130和无源器件140进行切割，形成单组芯片封装结构。其中，每组芯片封装结构中包括位于中间区域的第二芯片150和第三芯片160，以及位于边缘区域的第一芯片130和无源器件140。
需要说明的是，如果形成的第二塑封层180的厚度很厚时，则可以在形成焊球136后，对第二塑封层背离多组功能芯片的一侧进行打磨，使封装厚度减少。也可以在形成第二塑封层180后，对第二塑封层背离多组功能芯片的一侧进行打磨，使封装厚度减少。最终形成最优的封装结构。
本发明的扇出式封装方法及封装结构，该封装方法中多组功能芯片采用高密度互连，可以很好的实现高密度互连需求；第一芯片和无源器件采用低密度互连，可以提高产出率，降低制造成本。通过整合晶圆级扇出技术和面板级扇出技术，将不同级别的互连整合在一个封装中，相对于目前传统的扇出式晶圆级封装，本发明的扇出式封装方法可以提供同等互连密度条件下的更低成本及更高产出率，相对于目前传统的扇出式面板级封装，本发明的扇出式装方法可以提供更高的互连密度，满足高性能器件需求。
需要说明的是，在给出的实施例中，为3层或4层介电层结构，实际本发明可以适用多种层数，根据实际设计需要进行调整。晶圆级及面板级工艺的使用互连层数也可以根据实际设计需要进行调整，比如第二层互连层也需要高密度互连时(面板级工艺无法实现)，可以使用晶圆级工艺制作两层互连层，后续转入面板级工艺进行。
需要进一步说明的是，在本发明中，如图2所示，晶圆载盘110的中间区域为芯片布置区112，芯片布置区112以如图3所示的第一阵列A分布，芯片布置区112为正方形结构，其对角线长度与晶圆载盘110直径相当。通过临时贴合和晶圆级再布线，在中间区域内形成高密度互连布线层。将完成高密度互连的芯片布置区112进行切割，以如图4所示的第二阵列B的形式整体构建到面板载片120上。
如图4所示，目前常用的面板载片120的尺寸为510×515毫米，这种情况下，可以同时放置4块芯片布置区112，使用面板级封装互连技术完成后续工艺，生产效率可达到晶圆级封装技术的4倍，而未来，如果使用LCD面板技术，生产效率可提高到6～8倍，成本将大大降低。
如图2所示，由于芯片布置区112的面积小于晶圆载盘110的面积，因此将会产生一定的面积损耗。考虑到芯片均为长方形或正方形大小，因此主要损耗区为图中的空白区域113，其短边尺寸为28毫米。对于封装尺寸接近或大于28毫米的样品，此区域为无效区域，但是对于封装尺寸接近或小于28毫米的样品，空白区域113还可以进行使用，因此芯片布置区112的设计不会增加晶圆级封装的成本。由于高密度互连主要应用于高性能计算等领域，该领域封装正向大尺寸方向发展，因此本发明具有显著的降低成本的效果。
在封装设计中，通常靠近芯片的互连层密度高，而远离芯片的互连层密度低，连接线宽呈现逐级扩大的趋势。利用此特点，在本发明提供的扇出式封装结构的封装方法，整合使用扇出式晶圆级封装技术和扇出式面板级封装技术完成扇出式封装制作，对于靠近芯片的互连层，使用晶圆级封装技术，可以很好的实现高密度互连需求，而对于远离芯片的互连层，使用面板级封装技术，可以提高产出率，降低制造成本。
如图18所示，本发明的另一方面提供一种扇出式封装结构100，所述封装结构100包括功能芯片组(图中未标出)、第一芯片130、无源器件140、高密度互连布线层(图中未标出)、低密度互连布线层(图中未标出)、第一塑封层170和第二塑封层180。
需要说明的是，每个功能芯片组中包括至少两个不同类型的芯片，如图18所示，在本实施例中，每组功能芯片包括第二芯片150和第三芯片160，第二芯片150和第三芯片160为不同类型的芯片，并且第二芯片150和第三芯片160为高性能芯片，如处理器等，当然每组功能芯片也可以包括其他的功能芯片，本实施例不做具体限定。在本实施例中，第一芯片130为低性能芯片，也可以是其他类型的芯片，本实施例不做具体限定。无源器件140可以是电阻，电容，电感，转换器，渐变器，匹配网络，谐振器，滤波器，混频器和开关等中的至少一者，本实施例不做具体限定。
如图18所示，所述高密度互连布线层设置在所述第一塑封层170和所述功能芯片组中功能芯片的正面。也就是说，高密度互连布线层设置在第一塑封层170的表面、以及第二芯片150和第三芯片160的正面。
如图18所示，所述低密度互连布线层设置在所述高密度互连布线层之上，以及所述第一芯片130以及无源器件140的第一表面。在本实施例中，第一芯片130和无源器件140分别设置在功能芯片组的两侧。
如图18所示，所述第一塑封层170包裹所述功能芯片组。也就是说，第一塑封层170包裹多个第二芯片150和多个第三芯片160。
如图18所示，所述第二塑封层包180裹所述功能芯片组、所述第一芯片130和所述无源器件140。也就是说，第二塑封层180包裹多个第一芯片130、多个无源器件140、多个第二芯片150和多个第三芯片160。
示例性的，如图18所示，所述高密度互连布线层包括设置在所述功能芯片组中所述功能芯片正面的第一介电层151、以及设置在所述第一介电层151之上的第一金属互连层153。也就是说，每组功能芯片中的第二芯片150和第三芯片160的正面设置有第一介电层151。
示例性的，所述低密度互连布线层包括设置在所述第一金属互连层153之上、所述第一芯片130和所述无源器件140的第一表面的第二介电层131，以及设置在所述第二介电层131之上的第二金属互连层133。
示例性的，所述封装结构还包括第三介电层134和多个焊球136，所述第三介电层134设置在所述第二金属互连层133之上，所述多个焊球136设置在所述第三介电层134之上。
本发明提供的扇出式封装结构，不仅成本低，产出率高，而且可以很好的实现高密度互连需求。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种扇出式封装方法，其特征在于，所述方法包括：
提供晶圆载盘和面板载片；
将多组功能芯片的正面以第一阵列的形式固定在所述晶圆载盘的表面，在所述多组功能芯片的背面形成第一塑封层；
将所述多组功能芯片与所述晶圆载盘分离，在所述多组功能芯片的正面形成高密度互连布线层；
将所述多组功能芯片进行切割，并以第二阵列的形式将形成有所述高密度互连布线层的一侧固定在所述面板载片的表面；
将多个第一芯片和多个无源器件的第一表面固定在所述面板载片的表面；
在所述多组功能芯片背离所述高密度互连布线层的一侧，以及在所述多个第一芯片和所述多个无源器件的第二表面形成第二塑封层；
将所述多组功能芯片、所述多个第一芯片以及所述多个无源器件与所述面板载片分离，在所述高密度互连布线层上形成低密度互连布线层。
2.根据权利要求1所述的方法，其特征在于，所述在所述多组功能芯片的正面形成高密度互连布线层，包括：
在所述第一塑封层和所述多组功能芯片的正面形成第一介电层；
图形化所述第一介电层，形成多个第一开口；
在所述图形化后的第一介电层表面形成第一金属互连层；
图形化所述第一金属互连层，形成所述高密度互连布线层。
3.根据权利要求2所述的方法，其特征在于，所述在所述高密度互连布线层表面形成低密度互连布线层，包括：
在所述高密度互连布线层的表面、所述多个第一芯片以及所述多个无源器件的第一表面形成第二介电层；
图形化所述第二介电层，形成多个第二开口；
在所述图形化后的第二介电层表面形成第二金属互连层；
图形化所述第二金属互连层，形成所述低密度互连布线层。
4.根据权利要求3所述的方法，其特征在于，所述第一介电层和所述第二介电层的介电材料不同。
5.根据权利要求4所述的方法，其特征在于，在形成所述低密度互连布线层之后，所述方法还包括：
在所述图形化后的第二金属互连层表面形成第三介电层；
图形化所述第三介电层，形成多个第三开口；
在所述多个第三开口处进行植球，形成多个焊球。
6.根据权利要求1至5任一项所述的方法，其特征在于，每组功能芯片包括至少两个不同类型的芯片。
7.一种扇出式封装结构，其特征在于，所述封装结构包括功能芯片组、第一芯片、无源器件、高密度互连布线层、低密度互连布线层、第一塑封层和第二塑封层；
所述高密度互连布线层设置在所述第一塑封层和所述功能芯片组中功能芯片的正面；
所述低密度互连布线层设置在所述高密度互连布线层之上，以及所述第一芯片以及无源器件的第一表面；
所述第一塑封层包裹所述功能芯片组；
所述第二塑封层包裹所述功能芯片组、所述第一芯片和所述无源器件。
8.根据权利要求7所述的封装结构，其特征在于，所述高密度互连布线层包括设置在所述功能芯片组中功能芯片正面的第一介电层、以及设置在所述第一介电层之上的第一金属互连层；
所述低密度互连布线层包括设置在所述第一金属互连层之上、所述第一芯片和所述无源器件的第一表面的第二介电层，以及设置在所述第二介电层之上的第二金属互连层。
9.根据权利要求7或8所述的封装结构，其特征在于，所述第一芯片和所述无源器件分别设置在所述功能芯片组的两侧。
10.根据权利要求7或8所述的封装结构，其特征在于，所述功能芯片组包括至少两个不同类型的芯片。
CN202111493898.7A 2021-12-08 2021-12-08 扇出式封装方法及封装结构 Pending CN114171403A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111493898.7A CN114171403A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构
PCT/CN2022/137251 WO2023104097A1 (en) 2021-12-08 2022-12-07 Fan-out packaging method and packaging structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111493898.7A CN114171403A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114171403A true CN114171403A (zh) 2022-03-11

Family

ID=80484446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111493898.7A Pending CN114171403A (zh) 2021-12-08 2021-12-08 扇出式封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114171403A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104097A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure thereof
WO2024041486A1 (zh) * 2022-08-23 2024-02-29 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104097A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure thereof
WO2024041486A1 (zh) * 2022-08-23 2024-02-29 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Similar Documents

Publication Publication Date Title
US10957671B2 (en) Method for fabricating a semiconductor and semiconductor package
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6770971B2 (en) Semiconductor device and method of fabricating the same
US20130009325A1 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
KR20190003293A (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
CN114171403A (zh) 扇出式封装方法及封装结构
US8987050B1 (en) Method and system for backside dielectric patterning for wafer warpage and stress control
JP2002512436A (ja) 集積回路デバイス
US20090065951A1 (en) Stacked die package
CN114171407A (zh) 扇出式封装方法及封装结构
KR20000076837A (ko) 캐리어 기판상에 탑재된 집적 회로 디바이스 제조 방법
CN112687672B (zh) 一种硅基光电子异质集成互连模组
CN114203689A (zh) 一种扇出式封装方法及封装结构
US7087464B2 (en) Method and structure for a wafer level packaging
CN114171409A (zh) 扇出式封装方法及封装结构
CN114171412A (zh) 扇出式封装方法及封装结构
JP2003318323A (ja) 半導体装置およびその製造方法
CN111146099B (zh) 半导体结构及其制作方法
WO2023104097A1 (en) Fan-out packaging method and packaging structure thereof
CN114446918A (zh) Mcm封装结构及其制作方法
US20240096634A1 (en) Semiconductor device and method for making the same
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
CN114093932B (zh) 一种集成电路封装结构及其制备方法
CN214588747U (zh) 一种板级三维芯片封装结构
CN112864030B (zh) 光电探测芯片的封装方法和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination