CN112864030B - 光电探测芯片的封装方法和封装结构 - Google Patents

光电探测芯片的封装方法和封装结构 Download PDF

Info

Publication number
CN112864030B
CN112864030B CN202110065307.XA CN202110065307A CN112864030B CN 112864030 B CN112864030 B CN 112864030B CN 202110065307 A CN202110065307 A CN 202110065307A CN 112864030 B CN112864030 B CN 112864030B
Authority
CN
China
Prior art keywords
conductive
packaging
photoelectric detection
chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110065307.XA
Other languages
English (en)
Other versions
CN112864030A (zh
Inventor
韩德俊
谭启广
程文譞
杨茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cgn Jingshi Optoelectronic Technology Tianjin Co ltd
Original Assignee
Beijing Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Normal University filed Critical Beijing Normal University
Priority to CN202110065307.XA priority Critical patent/CN112864030B/zh
Publication of CN112864030A publication Critical patent/CN112864030A/zh
Application granted granted Critical
Publication of CN112864030B publication Critical patent/CN112864030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种光电探测芯片的封装方法和封装结构，该封装方法包括：将光电探测芯片贴装在封装基板上，封装基板的背面具有第一电极和第二电极，正面具有第一导电焊盘和第二导电焊盘，第一导电焊盘和第一电极之间通过第一导电通孔连接，第二导电焊盘和第二电极之间通过第二导电通孔连接；光电探测芯片的背面电极与第一导电焊盘电连接；利用光刻技术在第一封装基体上形成图案化的封装绝缘体，使得所述封装绝缘体至少部分覆盖光电探测芯片的侧壁以及光电探测芯片正面的非有源区；沿封装绝缘体的至少部分表面形成第二导电连接体来将光电探测芯片的正面电极和第二导电焊盘相连接；在得到的封装基体上涂覆保护层，得到光电探测芯片的封装结构。

Description

光电探测芯片的封装方法和封装结构
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种光电探测芯片的封装方法和封装结构。
背景技术
随着电子产品在医疗服务、家庭生活、交通出行、环境保护和军事等生产生活的各个领域的应用越来越广泛，同时更加丰富的功能和使用环境对新型封装技术和封装材料的需求变得愈加迫切，微电子工业正在向芯片的三维堆叠，封装和集成发展，以满足智能系统小型化，增加功能和降低成本的需求。伴随着集成电路产业的发展，为了实现更小尺寸，更低的成本和更高性能以及更加可靠的技术要求，其中最有效的方法就是将更加先进的半导体芯片封装工艺、技术整合到整个半导体芯片的制造流程中。先进封装技术的发展在集成电路的发展中仍然具有巨大的优势和发展前景。
半导体芯片中由于光电探测技芯片泛用于科学研究、生物医学及工业生产等领域而备受关注，其中生物荧光探测在医学领域具有十分重要的应用。对于光电探测芯片的封装来说，现有的封装方法是采用传统的引线键合方式来实现封装基板与光电探测芯片的电气互联，而传统的引线键合难以完成高密度的互联，因此通常在引线键合的空间和结构上存在约束，使得封装尺寸的减小以及封装效率也受限制。因此，如何克服传统引线键合的空间和结构上的约束、减小封装尺寸、提高封装效率，是有待解决的问题。
发明内容
有鉴于现有技术中存在的问题，本发明提供了一种新的封装方法和封装结构，以克服传统引线键合的空间和结构上的约束，减小封装尺寸，提高封装效率。
根据本发明的一个方面，提供了一种光电探测芯片的封装方法，该方法包括以下步骤：
第一封装基体形成步骤：将光电探测芯片贴装在预先制备的封装基板上形成第一封装基体，使得所述光电探测芯片的背面与所述封装基板的正面相贴合，其中，所述封装基板的背面具有第一电极和第二电极，正面具有第一导电焊盘和第二导电焊盘，所述第一导电焊盘和所述第一电极之间通过第一导电通孔连接，所述第二导电焊盘和所述第二电极之间通过第二导电通孔连接；所述光电探测芯片的背面电极通过第一导电连接体与所述第一导电焊盘电连接；
第二封装基体形成步骤：利用光刻技术在所述第一封装基体上形成图案化的封装绝缘体，得到包含所述第一封装基体和所述封装绝缘体的第二封装基体，使得所述封装绝缘体至少部分覆盖所述光电探测芯片的侧壁以及所述光电探测芯片正面的非有源区；
第三封装基体形成步骤：在所述第二封装基体上沿所述封装绝缘体的至少部分表面形成第二导电连接体来将所述光电探测芯片的正面电极和所述第二导电焊盘相连接，得到包含所述第二封装基体和所述第二导电连接体的第三封装基体；
封装单元形成步骤：在所述第三封装基体上涂覆保护层，得到光电探测芯片的封装结构。
在本发明一些实施例中，所述第二导电连接体横跨所述封装绝缘体的侧壁来与所述光电探测芯片的正面电极和所述第二导电焊盘相连接，且利用所述封装绝缘体与所述光电探测芯片的侧面隔离；所述第二导电连接体还与所述光电探测芯片的背面电极相隔离。
在本发明一些实施例中，所述封装绝缘体与封装基板贴合，并在所述第二导电焊盘上留有窗口；所述第二导电连接体填充所述第二导电焊盘上的窗口。
在本发明一些实施例中，在所述第三封装基体形成步骤中，通过点胶、丝网印刷、物理气相沉积或电镀方式形成所述第二导电连接体。
在本发明一些实施例中，在所述第一封装基体形成步骤之前，所述方法还包括：在所述第二导电通孔顶部覆盖有绝缘介质，该绝缘介质将所述第二导电通孔和光电探测芯片的背面电极进行隔离，并将所述第一导电焊盘和第二导电焊盘进行隔离。
在本发明一些实施例中，所述绝缘介质为光成像阻焊油墨；所述封装绝缘体还覆盖光成像阻焊油墨正面的部分区域以使得所述第二导电连接体与所述光电探测芯片的背面电极隔离；
所述封装基板为由印刷电路板工艺制备或过孔硅工艺制备。
在本发明一些实施例中，所述第二封装基体形成步骤包括：在所述第一封装基体上涂覆光刻胶；光刻胶进行软烘；利用掩膜对封装基体进行曝光；以及对封装基体进行显影和坚膜固化，得到所述封装绝缘体。
在本发明一些实施例中，所述方法还包括：在所述第一封装基体形成步骤之前，切割晶圆得到所述光电探测芯片，切割后得到的光电探测芯片的边缘留有非有源区；以及对切割后得到的所述光电探测芯片进行清洗。
在本发明一些实施例中，所述第一导电连接体为导电银胶或银浆；所述光刻胶为SU-8环氧型负性光刻胶，在利用特定光刻版对所述SU-8环氧型光刻胶进行光刻后，在所述封装基板上形成结构完整的环氧型绝缘体结构；所述环氧型绝缘结构覆盖光电探测芯片的侧面和上表面边缘的部分或全部非有源区。
在本发明一些实施例中，所述第一封装基体形成步骤中形成的第一封装基体包括贴装在所述封装基板上的多个光电探测芯片形成的光电探测芯片阵列；所述第二封装基体形成步骤中，在所述第一封装基体上涂覆光刻胶时，使光刻胶覆盖芯片光电探测表面和相邻芯片间隔；所述封装单元形成步骤中形成的光电探测芯片的封装结构为光电探测芯片阵列的封装结构；所述方法还包括：对所述光电探测芯片阵列的封装结构进行切割，形成多个独立的光电探测芯片封装单元。
在本发明一些实施例中，所述第二导电连接体的宽度宽于所述光电探测芯片阵列的切割宽度；各个独立的光电探测芯片封装单元的最大封装死区边缘宽度由所述封装绝缘体宽度和切割后剩余第二导电连接体的宽度共同决定。
本发明的另一方面，还提供了一种根据如上光电探测芯片的封装方法制备的光电探测芯片的封装结构。
本发明的另一方面，提供了一种光电探测芯片的封装结构，该封装结构包括：
封装基板，所述封装基板的背面具有第一电极和第二电极，正面具有第一导电焊盘和第二导电焊盘，所述第一导电焊盘和所述第一电极之间通过第一导电通孔连接，所述第二导电焊盘和所述第二电极之间通过第二导电通孔连接；
光电探测芯片，其背面电极通过第一导电连接体与所述第一导电焊盘电连接，其正面电极通过第二导电连接体与所述第二导电焊盘电连接；
封装绝缘体，该封装绝缘体其至少封装在所述第二导电连接体与所述光电探测芯片的侧壁之间以及所述第二导电连接体与所述光电探测芯片正面的非有源区之间，以使得所述第二导电连接体与所述光电探测芯片的侧壁、所述第二导电连接体与所述光电探测芯片正面的非有源区电气隔离；以及
涂覆在所述光电探测芯片上的保护层。
本发明提供的光电探测芯片的封装结构克服传统的引线键合的空间和结构上的约束，提高了金属引线互联密度、封装制程简单更易于封装并且成本较低。
本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。
本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。附图中的部件不是成比例绘制的，而只是为了示出本发明的原理。为了便于示出和描述本发明的一些部分，附图中对应部分可能被放大，即，相对于依据本发明实际制造的示例性装置中的其它部件可能变得更大。在附图中：
图1A为本发明一实施例中光电探测芯片封装的基板正面俯视示意图。
图1B为本发明一实施例中光电探测芯片封装的基板背面俯视示意图。
图2为本发明一实施例中光电探测芯片封装结构的剖视图。
图3为本发明一实施例中光电探测芯片封装方法的流程图。
图4为本发明一实施例中第一封装基体正面的俯视示意图。
图5为本发明一实施例中第一封装基体的剖视图。
图6为本发明一实施例中第二封装基体正面的俯视示意图。
图7为本发明一实施例中第二封装基体的剖视图。
图8为本发明一实施例中第三封装基体正面的俯视示意图。
图9为本发明一实施例中第三封装基体的剖视图。
图10为本发明一实施例中最终封装单元的剖视图。
附图标记说明：
10：封装基板； 20：正面第一导电焊盘； 30：第一导电通孔；
40：背面第一电极； 50：绝缘阻焊油墨； 60：正面第二导电焊盘；
70：第二导电通孔； 80：背面第二电极； 90：光电探测芯片；
100：芯片的背面电极； 110：第一导电连接体； 120：芯片正面电极；
130：SU-8封装绝缘体； 140：第二导电连接体； 150：环氧树脂保护层；
160：划切位置； 170：芯片有源区。
具体实施方式
下面，对本发明的优选实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明的技术精神及其主要操作不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
应该强调，术语“包括/包含/具有”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。在此，还需要说明的是，如果没有特殊说明，术语“连接”在本文不仅可以指直接连接，也可以表示存在中间物的间接连接。
本发明实施例提供了一种新的光电探测芯片的封装结构，如图2所示，该封装结构包括：封装基板10、光电探测芯片(可简称芯片)90、保护层150以及将光电探测芯片90与封装基板10电气连接的导电连接体110、140。其中，如图1A和图1B所示，封装基板10的背面具有第一电极40和第二电极80，封装基板10的正面具有第一导电焊盘20和第二导电焊盘60，第一导电焊盘20和第一电极40之间通过第一导电通孔30连接，第二导电焊盘60和第二电极80之间通过第二导电通孔70连接。图1A中，虚线所限定的倒T形区域铺铜，该区域内的实线方框区域露铜，以作为第二导电焊盘60。这样可以通过第二导电通孔70与封装基板10背面的第二电极80实现电连接。在图1A所示的示例中，第一导电焊盘20和第二导电焊盘60的形状以及第一导电通孔30和第二导电通孔70的位置仅为示例，还可以合理布置在其他位置。在本发明实施例中，封装基板可以使用成熟的印刷电路板(PCB)制作工艺制作而成，也可以采用过孔硅(TSV)工艺制作而成。
此外，在图1A所示的封装基板10的正面的示例中，第二导电通孔70的正面可覆盖有绝缘介质50，该绝缘介质50用于将第一导电焊盘20与第二导电焊盘60进行隔离，同时还将第二导电通孔70和光电探测芯片的背面电极100进行隔离，这样使得光电探测芯片在贴片时，其边缘可以尽可能的靠近第二导电焊盘60。在本发明一实施例中，所述绝缘介质50为绝缘性极好的光成像阻焊油墨，或者其他绝缘性较好的绝缘介质。在图1A中，第二导电焊盘60部分被绝缘介质50阻挡而仅露出了第二导电焊盘60的一部分。
光电探测芯片90用于贴装在封装基板10的正面，也即，光电探测芯片的背面与所述封装基板的正面相贴合。光电探测芯片90的背面电极100通过第一导电连接体110与封装基板正面的第一导电焊盘20互相电气连接并固定，光电探测芯片90的正面电极通过第二导电连接体140与第二导电焊盘60电连接。为了将第二导电连接体140与光电探测芯片的侧壁、第二导电连接体与光电探测芯片正面部分的非有源区进行隔离，本发明实施例至少在第二导电连接体140与光电探测芯片的侧壁之间以及第二导电连接体140与光电探测芯片正面的非有源区之间形成绝缘结构，作为封装绝缘体130。在一示例中，靠近芯片正面电极120一侧的芯片侧壁以及芯片正面部分非有源区被封装绝缘体130覆盖。此外，绝缘油墨50正面的部分区域也可被封装绝缘体130覆盖以使得第二导电连接体140与芯片的背面电极隔离。
保护层150用于涂覆在光电探测芯片90上以起保护作用，或者说，保护层150涂覆在包含封装基体、芯片、封装绝缘体和第二导电连接体的封装基体表面，用于保护该封装基体。作为示例，保护层150可以是透明的环氧树脂绝缘保护层，但本发明并不限于此，还可以是其他适于起保护作用的材料。
在图2所示封装机构中，是封装了多个光电探测芯片构成的光电探测芯片阵列，在实际应用中，可沿设计的划切位置160的位置将封装的芯片切割开，切割后仅留部分第二导电连接体作为导电介质，便得到多个独立的光电探测芯片封装结构。
下面描述如上光电探测芯片封装结构的封装方法。如图3所示，该方法包括以下步骤。
步骤S110，第一封装基体形成步骤。
在该步骤中，将光电探测芯片90贴装在预先制备的封装基板10上形成第一封装基体，使得光电探测芯片的背面与封装基板的正面相贴合。
步骤S120，第二封装基体形成步骤。
在该步骤中，利用光刻技术在第一封装基体上形成图案化的封装绝缘体130，得到包含第一封装基体和封装绝缘体130的第二封装基体，使得封装绝缘体130至少部分覆盖光电探测芯片的侧壁以及光电探测芯片正面的非有源区。在本发明一实施例中，封装绝缘体为光刻胶，优选为SU-8环氧型近紫外固化负性光刻胶，但本发明并不限于此，也可以是其他负性光刻胶或正性光刻胶。
步骤S130，第三封装基体形成步骤。
在该步骤中，在第二封装基体上沿封装绝缘体的至少部分表面形成第二导电连接体140来将光电探测芯片的正面电极120和第二导电焊盘60相连接，得到包含第二封装基体和第二导电连接体140的第三封装基体。
步骤S140，封装单元形成步骤。
在该步骤中，在第三封装基体上涂覆保护层150，得到光电探测芯片的封装单元。
在本发明实施例中，在进行第一封装基体形成步骤S110之前，可首先进行晶圆切割来得到光电探测芯片，并在切割后对要封装的光电探测芯片和封装基板进行清洗。清洗完成后可用干燥氮气吹干并烘烤一定时间使其洁净，干燥。在本发明实施例中，切割得到的光电探测芯片的边缘留有必要的非有源区。
在本发明实施例中，封装基板可以是采用印刷电路板工艺或过孔硅工艺预先制备好的，具有如图1A和图1B所示的第一和第二背面电极、第一和第二导电焊盘，以及第一和第二导电通孔结构。此外，第二导电通孔顶部还可覆盖有绝缘介质(如绝缘油墨)50，该绝缘介质将第二导电通孔70和光电探测芯片的背面电极100进行隔离，并将第一导电焊盘和第二导电焊盘进行隔离。绝缘介质50可以是绝缘性极好的光成像阻焊油墨或其它绝缘性较好的绝缘介质。本发明实施例中涂覆绝缘介质的这种设计可以降低封装基板上线宽制程的不利影响。第二导电孔要与芯片背电极绝缘，否则会短路，而涂覆绝缘介质比制作小通孔和连线封装死区更小。
在清洗完成后，便可执行第一封装基体形成步骤S110。此时，可在封装基板10正面第一导电焊盘20的表面制作适量第一导电连接体110。第一导电连接体110可以使用低电阻率，低厚度，高导热率，高粘附性以及低温固化的导电银胶或银浆，用于芯片背面电极与第一导电焊盘的连接以及芯片的固定。一些实施例中采用通用的点涂适量导电银胶的方法或采用标准的芯片银胶贴片工艺，来制作第一导电连接体110，进一步的，将芯片背面电极向下贴装在封装基板的第一导电焊盘20上。优选地，第一导电连接体110的量要尽可能的覆盖第一导电焊盘20但又不从侧面溢出而与侧壁接触。芯片90被固定并完成芯片背面电极100与第一导电焊盘20的电气连接，形成第一封装基体。图4和图5为本发明一实施例中第一封装基体的俯视图和剖视图。图4中示出了芯片有源区170，此外，如图4和图5所示，芯片通过第一导电连接体贴在封装基板相应位置。
形成第一封装基体之后，便可以继续执行第二封装基体形成步骤S120。在第二封装体中图案化的绝缘结构为SU-8固化后的光刻胶时，由于SU-8光刻胶对衬底的洁净度要求非常高，所以在执行步骤S120之前需要对第一封装基体进行整体清洗和烘干。之后执行步骤S120。
在步骤S120中，在第一封装基底上利用光刻技术制作封装绝缘体形成第二封装基底。本步骤S120可进一步包括以下步骤：
(1)在第一封装基体上涂覆光刻胶，如SU-8环氧型紫外固化负性光刻胶(可简称SU-8光刻胶)。
更具体地，可在第一封装基底上旋涂或喷涂厚度合适的SU-8光刻胶，其厚度可略高与芯片表面。
在涂覆SU-8光刻胶时，可通过调节旋涂速度和时间保证芯片表面和相邻芯片间隔被光刻胶完整覆盖。
(2)光刻胶涂覆结束后，对光刻胶进行软烘(前烘)。
更具体地，在预定温度下(如95℃)对涂覆的光刻胶进行软烘，软烘可增加光引发剂在光刻胶中的比例，软烘过程中伴随着光刻胶良好的自流平以及溶剂的挥发，其体积会有所收缩但不足以露出芯片的侧面和表面。
由于SU-8环氧型近紫外固化负性光刻胶在前烘时具有极好的自流平特性，由此可以制作出非常高的纵横比结构。
(3)对封装基体进行紫外光照射，即紫外曝光。
更具体地，根据设计结构所需要的封装绝缘体的位置和宽度预先设计光刻版(掩膜)，利用掩膜控制曝光操作，使得仅部分SU-8光刻胶发生光化学反应；然后，在预定温度下(如95℃)进行曝光后烘烤，促进感光的SU-8光刻胶发生交联。
(4)对封装基体进行显影和坚膜固化。
为了得到更加高纵横比的封装绝缘体结构，可将封装基体先在显影液中超声显影45s-50s，再搅拌显影20s，进一步的在新鲜显影液中搅拌显影5秒，显影后负性光刻胶的非曝光区域被溶解(如果是正性光刻胶，则其曝光区域被溶解)。
显影后在异丙醇中清洗10秒，最后在去离子水中清洗20秒，以洗去显影液和显影液溶解的光刻胶。清洗完成后可通过在适当温度下加热烘烤来进行坚膜固化，从而完成后形成第二封装基体。以上显影时间和清洗时间仅为举例，可以灵活调整，本发明并不限于此。
通过利用特定光刻版(掩膜)对SU-8光刻胶进行光刻，光刻后在封装基板上形成结构完整的环氧型封装绝缘体结构。SU-8光刻胶可以制作出非常高的纵横比的台阶结构，形成的封装绝缘体结构可以对芯片侧面完成较好的绝缘保护，此外SU8光刻胶在完全固化后具有极好的化学稳定性(抗腐蚀性)和热稳定性。
图6和图7分别为一实施例中第二封装基体正面的俯视图和剖视图。如图6和图7所示，光刻后SU-8环氧型封装绝缘体结构可以很好地覆盖光电探测芯片的侧面和上表面边缘的部分或全部非有源区，此外封装绝缘体结构与封装基板完全贴合，仅在第二导电焊盘上留下一个窗口。
在生成第二封装基体后，便可执行第三封装基体形成步骤S130。在步骤S13中，用于在第二封装基体上形成第二导电连接体140。
更具体地，在步骤S130中，可利用点胶(点导电胶)、丝网印刷导电胶、物理气相沉积(PVD)金属层或电镀等方法形成第二导电连接体，实现光电探测芯片正面电极和封装基板正面第二导电焊盘的链接和固化，使得第二导电连接体完全填充第二导电焊盘上的窗口。
作为本发明的一个示例，可采用低温固化银胶的点涂或丝网印刷技术形成第二导电连接体，由于银胶具有较好的流动性，其可完全覆盖芯片的正面电极和第二导电焊盘，且低温固化后具有较低的电阻率。
作为本发明的另一个示例，可采用金属铝PVD技术形成第二导电连接体，此过程可在比较低的温度下采用掩膜完成溅镀，在刻蚀和去掉掩蔽光刻胶后需要进行退火以降低连线电阻。
本发明实施例中，第二导电连接体的高度可略高于封装绝缘体，其结构完整，完全覆盖第二导电焊盘和芯片正面电极。
形成第二导电连接体140后，由此形成了包括第二封装基体和第二导电连接体第三封装基体。图8和图9分别为一实施例中第三封装基体正面的俯视图和剖视图。如图8和图9所示，第二导电连接体140的高度可略高于第二导电焊盘上的窗口，第二导电连接体横跨绝缘体侧壁与光电探测芯片正面电极相连，但与光电探测芯片的侧面和背面电极完全隔离。
在生成第三封装基体后，便可执行封装单元形成步骤S140。在步骤S140中，在第三封装基体的表面涂覆一层薄的绝缘树脂保护层，该绝缘树脂保护层可以是透明的环氧树脂绝缘保护层，其厚度可略高于第二导电连接体。
绝缘树脂保护层固化后，沿设计的划片位置(如划切位置160)将封装的芯片阵列划开，从而形成各个光电探测芯片对应的独立的封装结构(封装单元)。更具体地，可在靠近芯片正面电极的一侧，沿第二导电连连接体位置划开，并留有一定的第二导电连接体作为最终第二导电焊盘与芯片正面电极的电气连接结构，从而形成如图10所示的独立的封装单元。与本步骤相适应的，在步骤S130中，第二导电连接体的宽度可被形成为略宽于切割宽度，根据实际切割精确度和允许的容差，可以增加切割刀的宽度。
本发明实施例中，阵列封装的芯片经过切割后形成多颗独立的光电探测芯片封装单元，其中每颗独立的封装单元的最大封装死区边缘宽度可由绝缘体宽度和切割后剩余第二导电连接体的宽度共同决定。
由上可见，在本申请提供的芯片封装方法和封装结构中，光电探测芯片的正面电极与基底焊盘使用银胶实现了电气连接，其中使用SU-8光刻胶作为可靠的绝缘介质。此封装结构和方法可以提升批量封装光电探测芯片的效率；同时可以明显减小封装引入的封装体的无效面积，从而提高光电探测芯片的封装填充因子。
本发明利用光刻技术、金属膜沉积等成熟的技术组合，实现了光电探测芯片与封装基板间的电气互连，既可以克服传统的引线键合的空间和结构上的约束，减小了封装尺寸，也可以提高封装的效率，同时配合合适的绝缘保护，可以适当的提高金属互联密度，尤其是对于传统的金属导线键合的光电探测芯片尤其是需要高密度集成的图像传感器芯片的封装，这种封装方式可以极大的提高封装填充率，相比于TSV技术具有相对简单的封装制程和较低的成本。
本发明中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种光电探测芯片的封装方法，其特征在于，该方法包括以下步骤：
第一封装基体形成步骤：将光电探测芯片贴装在预先制备的封装基板上形成第一封装基体，使得所述光电探测芯片的背面与所述封装基板的正面相贴合，其中，所述封装基板的背面具有第一电极和第二电极，正面具有第一导电焊盘和第二导电焊盘，所述第一导电焊盘和所述第一电极之间通过第一导电通孔连接，所述第二导电焊盘和所述第二电极之间通过第二导电通孔连接，所述第二导电通孔顶部覆盖有绝缘介质，该绝缘介质将所述第二导电通孔和光电探测芯片的背面电极进行隔离，并将所述第一导电焊盘和第二导电焊盘进行隔离，所述第二导电焊盘部分地被绝缘介质阻挡而露出一部分；所述光电探测芯片的背面电极通过第一导电连接体与所述第一导电焊盘电连接；
第二封装基体形成步骤：利用光刻技术在所述第一封装基体上形成图案化的封装绝缘体，得到包含所述第一封装基体和所述封装绝缘体的第二封装基体，使得所述封装绝缘体至少部分覆盖所述光电探测芯片的侧壁以及所述光电探测芯片正面的非有源区；
第三封装基体形成步骤：在所述第二封装基体上沿所述封装绝缘体的至少部分表面形成第二导电连接体来将所述光电探测芯片的正面电极和所述第二导电焊盘相连接，得到包含所述第二封装基体和所述第二导电连接体的第三封装基体；所述第二导电连接体是通过点胶、丝网印刷、物理气相沉积或电镀方式形成的；
封装单元形成步骤：在所述第三封装基体上涂覆保护层，得到光电探测芯片的封装结构。
2.根据权利要求1所述的封装方法，其特征在于，所述第二导电连接体横跨所述封装绝缘体的侧壁来与所述光电探测芯片的正面电极和所述第二导电焊盘相连接，且利用所述封装绝缘体与所述光电探测芯片的侧面隔离；所述第二导电连接体还与所述光电探测芯片的背面电极相隔离。
3.根据权利要求2所述的封装方法，其特征在于，所述封装绝缘体与封装基板贴合，并在所述第二导电焊盘上留有窗口；
所述第二导电连接体填充所述第二导电焊盘上的窗口。
4.根据权利要求1所述的封装方法，其特征在于，
所述绝缘介质为光成像阻焊油墨；
所述封装绝缘体还覆盖光成像阻焊油墨正面的部分区域以使得所述第二导电连接体与所述光电探测芯片的背面电极隔离；
所述封装基板为由印刷电路板工艺制备或过孔硅工艺制备。
5.根据权利要求1所述的封装方法，其特征在于，所述第二封装基体形成步骤包括：
在所述第一封装基体上涂覆光刻胶；
光刻胶进行软烘；
利用掩膜对封装基体进行曝光；以及
对封装基体进行显影和坚膜固化，得到所述封装绝缘体。
6.根据权利要求5所述的封装方法，其特征在于，
所述第一导电连接体为导电银胶或银浆；
所述光刻胶为SU-8环氧型负性光刻胶，在利用特定光刻版对所述SU-8环氧型光刻胶进行光刻处理后，在所述封装基板上形成结构完整的环氧型绝缘体结构；
所述环氧型绝缘结构覆盖光电探测芯片的侧面和上表面边缘的部分或全部非有源区。
7.根据权利要求1所述的封装方法，其特征在于，所述方法还包括：
在所述第一封装基体形成步骤之前，切割晶圆得到所述光电探测芯片，切割后得到的光电探测芯片的边缘留有非有源区；以及
对切割后得到的所述光电探测芯片进行清洗。
8.根据权利要求5所述的封装方法，其特征在于，
所述第一封装基体形成步骤中形成的第一封装基体包括贴装在所述封装基板上的多个光电探测芯片形成的光电探测芯片阵列；
所述第二封装基体形成步骤中，在所述第一封装基体上涂覆光刻胶时，使光刻胶覆盖芯片光电探测表面和相邻芯片间隔；
所述封装单元形成步骤中形成的光电探测芯片的封装结构为光电探测芯片阵列的封装结构；
所述方法还包括：对所述光电探测芯片阵列的封装结构进行切割，形成多个独立的光电探测芯片封装单元。
9.根据权利要求8所述的封装方法，其特征在于，
所述第二导电连接体的宽度宽于所述光电探测芯片阵列的切割宽度；
各个独立的光电探测芯片封装单元的最大封装死区边缘宽度由所述封装绝缘体宽度和切割后剩余第二导电连接体的宽度共同决定。
10.一种利用如权利要求1-9中任意一项所述的光电探测芯片的封装方法得到的光电探测芯片的封装结构。
11.一种光电探测芯片的封装结构，其特征在于，所述封装结构包括：
封装基板，所述封装基板的背面具有第一电极和第二电极，正面具有第一导电焊盘和第二导电焊盘，所述第一导电焊盘和所述第一电极之间通过第一导电通孔连接，所述第二导电焊盘和所述第二电极之间通过第二导电通孔连接，所述第二导电通孔顶部覆盖有绝缘介质，该绝缘介质将所述第二导电通孔和光电探测芯片的背面电极进行隔离，并将所述第一导电焊盘和第二导电焊盘进行隔离，所述第二导电焊盘部分地被绝缘介质阻挡而露出一部分；
光电探测芯片，其背面电极通过第一导电连接体与所述第一导电焊盘电连接，其正面电极通过第二导电连接体与所述第二导电焊盘电连接；
封装绝缘体，该封装绝缘体其至少封装在所述第二导电连接体与所述光电探测芯片的侧壁之间以及所述第二导电连接体与所述光电探测芯片正面的非有源区之间，以使得所述第二导电连接体与所述光电探测芯片的侧壁、所述第二导电连接体与所述光电探测芯片正面的非有源区电气隔离，所述第二导电连接体是通过点胶、丝网印刷、物理气相沉积或电镀方式形成的；以及
涂覆在所述光电探测芯片上的保护层。
12.根据权利要求11所述的封装结构，其特征在于，所述第二导电连接体横跨所述封装绝缘体的侧壁来与所述光电探测芯片的正面电极和所述第二导电焊盘相连接，所述第二导电连接体还与所述光电探测芯片的背面电极电气隔离。
13.根据权利要求11所述的封装结构，其特征在于，
所述封装绝缘体与封装基板贴合，并在所述第二导电焊盘上留有窗口；
所述第二导电连接体填充所述第二导电焊盘上的窗口。
14.根据权利要求11所述的封装结构，其特征在于，在所述第二导电通孔顶部覆盖有绝缘介质，且所述绝缘介质将所述第一导电焊盘和第二导电焊盘进行隔离。
15.根据权利要求14所述的封装结构，其特征在于，
所述绝缘介质为光成像阻焊油墨；
封装绝缘体还覆盖光成像阻焊油墨正面的部分区域以使得所述第二导电连接体与所述光电探测芯片的背面电极隔离；
所述封装基板为由印刷电路板工艺制备或过孔硅工艺制备。
16.根据权利要求11所述的封装结构，其特征在于，
所述第一导电连接体为导电银胶或银浆；
所述封装绝缘体为利用光刻技术对光刻胶进行处理后在所述封装基板上形成的环氧型绝缘体结构；
所述环氧型绝缘结构覆盖光电探测芯片的侧面和上表面边缘的部分或全部非有源区。
CN202110065307.XA 2021-01-18 2021-01-18 光电探测芯片的封装方法和封装结构 Active CN112864030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110065307.XA CN112864030B (zh) 2021-01-18 2021-01-18 光电探测芯片的封装方法和封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110065307.XA CN112864030B (zh) 2021-01-18 2021-01-18 光电探测芯片的封装方法和封装结构

Publications (2)

Publication Number Publication Date
CN112864030A CN112864030A (zh) 2021-05-28
CN112864030B true CN112864030B (zh) 2022-08-09

Family

ID=76006816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110065307.XA Active CN112864030B (zh) 2021-01-18 2021-01-18 光电探测芯片的封装方法和封装结构

Country Status (1)

Country Link
CN (1) CN112864030B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131941B (zh) * 2007-09-28 2010-09-08 日月光半导体制造股份有限公司 半导体芯片封装制程及其结构
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
CN102184903B (zh) * 2011-03-09 2013-06-19 格科微电子（上海）有限公司 一种封装的半导体芯片及其通孔的制造方法
CN105845745B (zh) * 2016-04-11 2017-06-16 北京师范大学 一种硅光电倍增器、其封装结构及封装方法

Also Published As

Publication number Publication date
CN112864030A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
US6998308B2 (en) Substrate for carrying a semiconductor chip and a manufacturing method thereof
EP1416529B1 (en) Manufacturing method of semiconductor device
TW577160B (en) Semiconductor device and manufacturing method thereof
US6627988B2 (en) Semiconductor device and method for manufacturing the same
CN109817769B (zh) 一种新型led芯片封装制作方法
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20060134826A1 (en) Methods of forming semiconductor packages
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US20060192290A1 (en) Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JPH08340002A (ja) 半導体装置の製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
CN112864030B (zh) 光电探测芯片的封装方法和封装结构
JPH09283925A (ja) 半導体装置及びその製造方法
US7087510B2 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP4206779B2 (ja) 半導体装置の製造方法
CN210245482U (zh) 大板扇出型双面天线封装结构
CN114171409A (zh) 扇出式封装方法及封装结构
JP2005117011A (ja) ウエハーレベルパッケージの方法及び構造
CN111952197B (zh) 一种半导体装置及其封装方法
CN115732430A (zh) 光电探测芯片的封装结构和封装方法
JP3258564B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231130

Address after: Room 437, Aviation Industry Support Center, No.1 Baohang Road, Tianjin Pilot Free Trade Zone (Airport Economic Zone) (Comprehensive Bonded Zone), Binhai New Area, Tianjin, 300303 (under the custody of Tianjin Jiayu Business Secretary Co., Ltd., No. 115)

Patentee after: CGN Jingshi Optoelectronic Technology (Tianjin) Co.,Ltd.

Address before: 100875 19 xinjiekouwai street, Xicheng District, Beijing

Patentee before: BEIJING NORMAL University

TR01 Transfer of patent right