CN102184903B - 一种封装的半导体芯片及其通孔的制造方法 - Google Patents

Abstract

在公开中，提供了一种封装的半导体芯片及其制造方法，该封装的半导体芯片的金属线与焊盘的截面形成电学接触并连接到位于芯片背面的焊球，所述焊盘包括至少两层金属层，以及位于所述至少两层金属层之间的多个通孔，所述通孔分别具有平行于所述金属层的细长的截面，一方面，保证了在为了露出焊盘截面而切割芯片时，肯定会切割到通孔，增加了通孔与金属线的接触面积，从而减小了接触电阻；另一方面，由于通孔具有细长的形状，在切割时通孔不容易被拉断或离散，从而避免了散落的通孔而可能带来的短路问题，即连接的可靠性得到了提高。

Description

一种封装的半导体芯片及其通孔的制造方法

技术领域

本发明涉及半导体芯片及其通孔的制造方法，并且更具体地涉及CMOS图像传感器，及其制造方法。

背景技术

随着半导体工艺和集成电路设计技术的发展，出现了多种旨在减小封装尺寸的封装技术，其中的芯片尺寸封装(Chip Scale Package，CSP)因为以成本低，良率高和减少电路板占用等优点而得到广泛应用。CSP封装典型地应用于移动电子设备中，例如用于封装CMOS图像传感器(CMOS Image Sensor)，下文简称CIS。由于CIS的封装要求透光、整体模组成本低、尺寸小，CSP几乎是目前为止CMOS和CCD影像传感器，光感应器和其他多种感应装置的晶圆级芯片尺寸大规模封装唯一可以利用的封装技术。

图1示出了一个采用CSP封装的CIS器件1。如图所示，3是CIS芯片的硅衬底，11是CIS的感光区域，12是CSP封装需要的C-PAD，它位于芯片的密封环(sealing ring，未示出)外围且与位于密封环之内的芯片有效区域(active area)电学连接，并且将电信号通过金属线10连到芯片背面的焊球7。为了防止金属线10和硅衬底3短路，利用环氧树脂5将它们隔离。玻璃4起到了平坦化的作用，薄膜9为在其上制作金属焊盘提供了基础。材料8起到了固定焊盘和绝缘的作用，并且留出焊盘的位置用来在上面制作焊球。为使得整个CIS芯片密封并且透光，用玻璃2和有机材料6将整个芯片密封在其中。

在整个CSP封装流程中，把C-PAD和金属线连接起来的工艺特别关键，这是因为它决定了芯片内部和外部的电学连接是否成功，也是较容易出问题的地方。

图2示出了C-PAD12的横截面。如图所示，C-PAD12位于芯片密封环14的外面，通过金属层电学连接到芯片有效区域，例如，通过位于密封环14内部的绑定焊盘(bonding pad，未示出)耦接到有效区域。通常，CSP工艺要求C-PAD12具有一定的厚度，一般在1um以上，所以C-PAD12包括多层金属，且相邻金属层之间用通孔13(Via)相连。如图1所示，C-PAD12和连到焊球7的金属线10的接触处称为“T”接触，由于其形状如“T”形而得名。

图3示出了在晶圆级CSP封装中的划片(singulation)步骤之前的芯片截面图。如图所示，在制作金属线之前，首先用切割刀将C-PAD12靠近划片槽15的那部分切掉，露出它的断面，然后制作金属线10，使它和C-PAD12露出的断面接触，从而达到电学连接的目的。

图4示出了“T”接触的截面。图中所示是3层金属工艺的情形，其包括三层金属层16。通常，相邻金属层之间用通孔13连接，如图所示。由三层金属16和两层通孔13组成的C-PAD12通过断面与CSP工艺中的金属线10相连。因为通孔与通孔之间是独立的，并且根据工艺要求相隔了一定的距离，所以当CSP工艺中用切割刀切割它的断面时，就会出现两种情况：一是切割刀没有切到通孔13，这样在C-PAD12断面处只露出了三层金属16，所以和CSP的金属线10接触的就只有这三层金属16，如图5所示；二是正好切到了通孔13，由于通孔13是各自独立的，当它受到外力时，很可能会被破坏，或者离开了它原来的位置，随着切割刀被带走，这样不仅使得C-PAD与CSP的金属线的接触面积减小，而且四处奔散的接触孔会带来短路的隐患，如图6所示。

因此，需要一种封装结构和方法，使得C-PAD和金属线的接触电阻小而且连接可靠。

发明内容

针对背景技术中的上述问题，本发明提供一种减小C-PAD和CSP金属线的接触电阻且提高连接可靠性的封装结构和方法。

在一个实施例中，提供了一种封装的半导体芯片，包括：半导体芯片，所述半导体芯片包括第一面、第二面、侧面、位于所述第一面上的有效区域、以及位于所述第一面上且位于所述有效区域外围的、用于与所述有效区域电学连接的焊盘；第一封装单元，用于封装所述第一面；第二封装单元，用于封装所述第二面；多根金属线，所述多根金属线分别包括各自的基本平行于所述第二面延伸的第一部分和端部、以及基本平行于所述侧面延伸的第二部分，所述第二部分与所述焊盘电学连接；以及多个焊球，分别与所述多根金属线的端部电学连接，其中，所述焊盘包括至少两层金属层，以及位于所述至少两层金属层之间的多个通孔，所述多个通孔的至少靠近所述侧面的通孔分别具有平行于所述金属层的细长的截面，并且所述靠近所述侧面的通孔向所述侧面延伸至所述多根金属线的第二部分。

在该实施例中，由于焊盘的通孔具有细长的形状，一方面，其保证了在为了露出焊盘截面而切割芯片时，肯定会切割到通孔，从而增加了通孔与金属线的接触面积，从而减小了接触电阻；另一方面，由于通孔具有细长的形状，在切割时通孔不容易被拉断或离散，从而避免了散落的通孔而可能带来的短路问题，即连接的可靠性得到了提高。

在另一个实施例中，提供了一种制造半导体芯片的方法，包括：在半导体晶片的第一面上形成半导体芯片阵列，其中所述半导体芯片阵列中的每一个具有有效区域和位于所述有效区域外围的、用于与所述有效区域电学连接的焊盘；将所述半导体晶片的所述第一面固定在具有多个围墙的第一基底上，从而在所述有效区域和所述第一基底之间形成空腔；在所述半导体芯片阵列的各个芯片之间形成第一沟槽，所述沟槽从相对于所述第一面的第二面向所述第一基底延伸，所述第一沟槽的两个边缘分别在位于其两侧的所述焊盘的靠近所述第一沟槽的焊盘边缘的内侧；在所述第二面上形成第一介质层；形成第二沟槽，从而露出所述焊盘的侧面，所述第二沟槽基本对准于所述第一沟槽；形成多根金属线，所述多根金属线分别与所述焊盘电学连接；形成包围所述第一介质层和所述多根金属线的第二介质层；形成多个焊球，分别与所述多根金属线电学连接，并从所述第二介质层伸出；以及划片，从而分离所述半导体芯片阵列的各个芯片。

在又一个实施例中，提供了一种制造通孔的方法，包括：在半导体芯片上形成第一金属层，所述第一金属层位于所述半导体芯片的有效区域的外围；在所述第一金属层上形成介质层；以及，刻蚀所述介质层直至露出所述第一金属层，从而形成至少一个彼此隔离的通孔，其特征在于，所述通孔具有平行于所述第一金属层的细长的截面，所述通孔的长度大于1μm，长宽比大于2∶1，并且所述截面的方向从所述有效区域指向所述第一金属层的靠近切割道的边缘，并且和所述切割道形成大于10度的角度。

附图说明

通过阅读以下结合附图对非限定性实施例的描述，本发明的其它目的、特征和优点将变得更为明显和突出。

图1示出了一个采用CSP封装的CIS器件；

图2示出了图1所示的CSP封装的CIS器件的C-PAD的横截面；

图3示出了在晶圆级CSP封装中的划片步骤之前的芯片截面图；

图4示出了图1中的T接触的截面；

图5示出了未切割到接触孔的图4的T接触的截面；

图6示出了散落的接触孔的图4的T接触的截面；

图7示出了根据本发明的一个实施例的封装的半导体芯片；

图8示出了图7所示划片之前的半导体芯片的焊盘的一个示例性构成；

图9示出了图8所示的划片之后的焊盘的截面；

图10示出了图7所示的划片之前的半导体芯片的焊盘的另一个示例性构成；

图11示出了图7所示的半导体芯片的焊盘的又一个示例性构成以及

图12-20示出了根据本发明的一个实施例的制造半导体芯片的方法，

其中，相同或相似的附图标记表示相同或相似的步骤特征/装置(模块)。

具体实施方式

以下结合附图对本发明进行详细描述。

图7示出了根据本发明的一个实施例的封装的半导体芯片70。如图所示，器件70包括半导体芯片71，芯片71包括第一面711、第二面712、侧面713、位于所述第一面711上的有效区域714、以及位于所述第一面711上且位于所述有效区域714外围的、用于与所述有效区域714电学连接的焊盘715。此外，为了使半导体芯片70与周围环境隔离并使其整体具有稳定的机械性能，半导体芯片70还包括用于封装第一面711的第一封装单元72以及用于封装第二面712的第二封装单元73。为电学连接目的，半导体芯片70还包括多根金属线74，该多根金属线74分别包括各自的基本平行于第二面712延伸的第一部分和端部、以及基本平行于侧面713延伸的第二部分，该第二部分与焊盘715电学连接，该多根金属线74的端部分别与多个焊球75电学连接，以这种方式，有效区域714的电信号被通过焊盘715、金属线74、以及焊球75传导至半导体芯片70将要安装的位置，例如，印刷电路板。

在一个例子中，封装的半导体芯片70应用于例如CIS的光学器件，在此情形下，为了保证半导体芯片70的光学性能，第一封装单元72包括基本平行于第一面711的第一基底721和围墙722，围墙722在第一基底721和有效区域714之间形成空腔，从而避免在封装过程中对有效区域714的损伤，第一基底721可以是玻璃等透光材料制成的，从而保证整个封装透光；类似地，第二封装单元73包括第一介质层731、基本平行于第二面712的第二基底732、以及第二介质层734，其中第一介质层731提供了金属线74与硅衬底71之间的绝缘，介质层71可以基于环氧树脂等材料，第二基底732可以是玻璃等透光材料从而保证整个封装透光，第二介质层734提供了整个器件70与周围环境的，例如温度、湿度，隔离，介质层734可以基于苯并环丁烯(BCB)等材料。

应当注意，此处所述的第一封装单元72和第二封装单元73的构成仅是示例性的，而非限制性的。第一封装单元72和第二封装单元73可以具有不同的构成。例如，第二封装单元72中的第二基底732的主要作用是为了其上的金属线74、焊球75等结构提供平坦化，可选地，第二封装单元72可以不包括第二基底732，金属线74直接位于第一介质层731上；此外，在第二封装单元72包括第二基底732的情形下，第二封装单元72还可以包括位于第二基底732和金属线74之间的，为金属线74提供较好附着力或为其他目的的，第三介质层733，其可以采用例如环氧树脂等材料。

在实际运行中，光透过封装单元72照射到有效区域714的包括例如光敏二极管的像素单元并产生相应的电荷，之后通过选择逻辑单元、逻辑信号处理单元、模数转换器等形成图像信号，并通过焊盘715、金属线74、焊球75传输到器件外部。

以下将详细描述芯片70的焊盘715构成。

图8示出了图7所示的划片之前的半导体芯片70的焊盘715的一个示例性构成。在该例子中，焊盘包括三层金属层915(见图9)和位于金属层之间的多个通孔815。与传统的分立的通孔不同，通孔815具有细长的截面，如图所示，该多个通孔815向芯片71的侧面713延伸，该多个通孔815具有平行于金属层915的细长的截面。以这种方式保证了在切割凹槽时肯定可以切到通孔815，从而切割露出的焊盘715的侧面包括三层金属层915的侧面以及多个通孔815的侧面。这样的一种焊盘结构的半导体芯片具有以下优点中的至少一个：

与传统的具有分立通孔的焊盘(如图2、图5所示)相比，在划片之后，焊盘715的截面(如图9所示)与金属线74的接触面积更大，从而具有更小的接触电阻。这使得具有这种焊盘结构的半导体在要求低功率消耗或低发热量的应用上具有优势。

此外，与传统的具有分立通孔的焊盘(如图2、图6所示)相比，焊盘715的通孔815由于具有细长的形状并且填充通孔的金属，例如钨，具有良好的延展性，这样在切割时，通孔材料不会由于受外力而断裂、或者脱离原来的位置从而导致散落的通孔和短路隐患(如图6所示)。这样，器件连接的可靠性得到了提高。

本领域的技术人员容易理解，根据本公开的实施例的半导体芯片的焊盘除了具有图8所示的矩形截面外，还可以具有“S”形的截面，如图10所示，能够实现上述优点的细长结构的通孔都是适用的。

在以上描述的实施例中，以焊盘715的每个通孔815都具有平行于金属层915的细长的截面为例进行了说明。应当注意的是，不是所有通孔815都需要具有细长的截面。具体地，图11示出了焊盘715的又一个示例性构成。如图所示，焊盘715的靠近芯片边缘的通孔815具有细长的截面，焊盘715还具有远离芯片边缘的常规形状的通孔815。可以理解，由于靠近芯片边缘的通孔815具有细长的截面，这些通孔815较容易被切割到，由于具有良好的延展性，这样在切割时，通孔材料不会由于受外力而断裂、或者脱离原来的位置从而导致散落的通孔和短路隐患，切割之后得到的焊盘715的截面如图9所示。还应当注意的是，通孔815的平行于金属层74的截面长度可以根据实际需要，例如芯片尺寸等，而调整，其长度只要满足不由于外力而断裂即可。其长度的数值可以是经验值，也可以是根据材料力学等计算得到的值。在一个实施例中，焊盘715在划片之前的宽度为50μm，在划片过程中被切掉的部分的宽度为20μm，那么通孔815的长度只要满足以下条件即可：在划片之前，通孔815的一端位于焊盘715将要被切掉的部分之内，例如，参考图8，通孔815的长度为40μm，其两端到焊盘715的两个边缘的距离可以分别为5μm，由此保证在之后的划片过程中通孔815能够被切到。

以上以半导体芯片70应用于CIS为例对器件70的构成和运行进行了说明，本领域的技术人员应当理解，上述结构也适用于其他的光学器件，包括但不限于，CCD图像传感器、光发射器。

半导体芯片70可以按照以下方式制造：

首先，如图11所示，在半导体晶片的第一面711上形成如图7所示的半导体芯片71阵列，在图11中示出了两个半导体芯片，其中每个半导体芯片71具有有效区域714和位于有效区域714外围的、用于与所述有效区域714电学连接的焊盘715；

然后，将半导体晶片与形成有围墙722的第一基底721对准并且将半导体晶片的第一面711固定在第一基底721上，从而在有效区域714和第一基底721之间形成空腔，如图12所示，可以采用例如键合的方法将半导体晶片固定在第一基底上，可选地，可以在焊盘715周围旋涂环氧树脂以增加半导体镜片与第一基底的键合力；

然后，如图13所示，在所述半导体芯片阵列的各个芯片71之间形成第一沟槽1301，沟槽1301从相对于第一面711的第二面712向所述第一基底721延伸，第一沟槽1301的两个边缘分别在位于其两侧的两个焊盘715的靠近第一沟槽1301的焊盘边缘的内侧，沟槽1301可以采用例如湿法刻蚀的化学方法，或者采用例如切割的机械方法形成；

然后，如图14所示，在第二面712上形成第一介质层731，731可以是例如环氧树脂等绝缘材料，目的是为了将之后形成的金属线与半导体晶片绝缘，第一介质层731可以采用例如旋涂的方法制备，之后可以采用例如化学机械抛光使第一介质层731平坦化；

然后，如图15所示，附着第二基底732于第一介质层731，可以采用例如键合的方法实现；

然后，如图16所示，形成第二沟槽1601，从而露出焊盘715的侧面，第二沟槽1601基本对准于第一沟槽1301，可以采用例如切割的机械方法形成；

然后，如图17所示，形成多根金属线74，该多根金属线74分别与焊盘715电学连接，该多根金属线74的材料可以是例如铜、铝，可以采用例如化学气相沉积或者例如溅射的物理气相沉积技术制备，之后通过曝光、显影形成期望的图形，可选地，为了增加金属线74与第二基底732之间的附着力或为其他目的，可以在图15所示的步骤之后、图16所示的步骤之前，即在金属线74与第二基底732之间，沉积一层第三介质层，第三介质层的材料可以是例如环氧树脂；

然后，如图18所示，形成包围第一介质层731、第二基底732和多根金属线74的第二介质层734，第二介质层734的材料可以是例如BCB，可以通过例如丝网印刷的方法制备，如图所示，第二介质层734仅留出部分位于金属线74端部上的开口，并且覆盖了第二面712的其余部分，这样限定了之后形成的焊球的位置和直径；

然后，如图19所示，形成多个焊球75，分别与多根金属线74电学连接，并从第二介质层734伸出，在之后的半导体芯片安装过程中，焊球用于与例如PCB板形成电学接触；以及

最后，划片，从而分离所述半导体芯片阵列的各个芯片71并得到如图7所示的封装的半导体芯片70。

以上以半导体芯片70包括第二基底732为例对半导体芯片70的制造方法进行了说明，应当理解，第二基底732主要作用是为了其上的金属线74、焊球75等结构提供平坦化，可选地，第二封装单元72可以不包括第二基底732，金属线74直接位于第一介质层731上。

根据本发明的一个实施例，提供了一种制造通孔的方法，包括：在半导体芯片上形成第一金属层，所述第一金属层位于所述半导体芯片的有效区域的外围；在所述第一金属层上形成介质层；以及，刻蚀(可以是，例如，干法刻蚀或者湿法刻蚀)所述介质层直至露出所述第一金属层，从而形成至少一个彼此隔离的通孔，其特征在于，所述通孔具有平行于所述第一金属层的细长的截面，所述通孔的长度大于1μm，长宽比大于2∶1，其形状可以是例如图8所示的矩形，也可以是例如图10所示的S形。并且所述截面的方向从所述有效区域指向所述第一金属层的靠近切割道的边缘，并且和所述切割道形成大于10度的角度。通过这种方式，增加了在沿着切割道分离芯片过程中通孔能够被切割到的几率，并且由于通孔具有细长的截面，其不容易受切割过程中的剪切力等因素的影响而断裂，从而避免了散落的金属可能带来的短路问题，优选地，该细长的截面的长宽比大于5∶1。本领域的技术人员容易理解，通孔与切割道之间形成一定的角度使得在切割过程中通孔能够被切割到，该角度通常大于10度，在一个例子中，该角度是90度。

在另一个例子中，所述制造通孔的方法还包括填充所述通孔；以及形成第二金属层，从而所述通孔在所述第一金属层和所述第二金属层之间形成电连接。所述填充可以通过电镀来实现，例如电镀铜。

尽管在附图和前述的描述中详细阐明和描述了本发明，应认为该阐明和描述是说明性的和示例性的，而不是限制性的；本发明不限于上述实施方式。

那些本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措辞“包括”不排除其他的元素和步骤，并且措辞“一个”不排除复数。词语“第一”、“第二”、“第三”等的使用不代表任何次序，应当理解为名称。权利要求中的任何附图标记不应该理解为对范围的限制。

Claims (17)

1.一种制造通孔的方法，包括：

在半导体芯片上形成第一金属层，所述第一金属层位于所述半导体芯片的有效区域的外围；

在所述第一金属层上形成介质层；以及

刻蚀所述介质层直至露出所述第一金属层，从而形成多个彼此隔离的通孔，其特征在于，所述通孔具有平行于所述第一金属层的细长的截面，所述通孔的长度大于1μm，长宽比大于2∶1，并且所述截面的长边方向从所述有效区域指向所述第一金属层的靠近切割道的边缘，并且和所述切割道形成大于10度的角度。

2.根据权利要求1所述的方法，其特征在于，还包括：

填充所述通孔；以及

形成第二金属层，从而所述通孔在所述第一金属层和所述第二金属层之间形成电连接。

3.根据权利要求2所述的方法，其特征在于，所述填充包括电镀铜。

4.根据权利要求1所述的方法，其特征在于，所述角度为90度。

5.根据权利要求1所述的方法，其特征在于，所述刻蚀包括湿法刻蚀或者干法刻蚀。

6.根据权利要求1所述的方法，其特征在于，所述通孔的长宽比大于5∶1。

7.一种封装的半导体芯片，其特征在于，包括：

半导体芯片，所述半导体芯片包括第一面、第二面、侧面、位于所述第一面上的有效区域、以及位于所述第一面上且位于所述有效区域外围的、用于与所述有效区域电学连接的焊盘；

第一封装单元，用于封装所述第一面；

第二封装单元，用于封装所述第二面；

多根金属线，所述多根金属线分别包括各自的基本平行于所述第二面延伸的第一部分和端部、以及基本平行于所述侧面延伸的第二部分，所述第二部分与所述焊盘电学连接；以及

多个焊球，分别与所述多根金属线的端部电学连接，

其中，所述焊盘包括至少两层金属层，以及位于所述至少两层金属层之间的多个通孔，所述多个通孔的至少靠近所述侧面的通孔分别具有平行于所述金属层的细长的截面，并且所述靠近所述侧面的通孔向所述侧面延伸至所述多根金属线的第二部分。

8.根据权利要求7所述的半导体芯片，其特征在于，所述多个通孔的每个分别具有平行于所述金属层的细长的截面，并且向所述侧面延伸至所述多根金属线的第二部分。

9.根据权利要求8所述的半导体芯片，其特征在于，所述第一封装单元包括基本平行于所述第一面的第一基底、以及位于所述第一基底和所述第一面之间的围墙，所述围墙用于在所述第一面和所述有效区域之间形成空腔；所述第二封装单元包括包围所述第二面和所述侧面的第一介质层、基本平行于所述第二面的第二基底、以及包围所述第一介质层和所述第二基底的第二介质层。

10.根据权利要求9所述的半导体芯片，其特征在于，所述第一基底和所述第二基底是玻璃的。

11.根据权利要求9所述的半导体芯片，其特征在于，所述第一介质层的侧面、所述第二基底的侧面、以及所述焊盘的侧面基本位于同一平面上，所述金属线的所述第二部分与所述焊盘的所述侧面接触，并在所述第一介质层的所述侧面和所述第二基底的所述侧面上延伸。

12.根据权利要求11所述的半导体芯片，其特征在于，所述焊盘的所述侧面包括所述至少两层金属层的侧面和所述通孔的侧面。

13.一种光学器件，其特征在于，包括权利要求7-12中任一项所述的半导体芯片。

14.根据权利要求13所述的光学器件，其特征在于，其包括CMOS图像传感器。

15.一种制造半导体芯片的方法，其特征在于，包括：

在半导体晶片的第一面上形成半导体芯片阵列，其中所述半导体芯片阵列中的每一个具有有效区域和位于所述有效区域外围的、用于与所述有效区域电学连接的焊盘；

将所述半导体晶片的所述第一面固定在具有多个围墙的第一基底上，从而在所述有效区域和所述第一基底之间形成空腔；

在所述半导体芯片阵列的各个芯片之间形成第一沟槽，所述沟槽从相对于所述第一面的第二面向所述第一基底延伸，所述第一沟槽的两个边缘分别在位于其两侧的所述焊盘的靠近所述第一沟槽的焊盘边缘的内侧；

在所述第二面上形成第一介质层；

形成第二沟槽，从而露出所述焊盘的侧面，所述第二沟槽基本对准于所述第一沟槽；

形成多根金属线，所述多根金属线分别与所述焊盘电学连接；

形成包围所述第一介质层和所述多根金属线的第二介质层；

形成多个焊球，分别与所述多根金属线电学连接，并从所述第二介质层伸出；以及

划片，从而分离所述半导体芯片阵列的各个芯片，

其中，在所述形成第一介质层的步骤与所述形成第二沟槽的步骤之间还包括：

附着第二基底于所述第一介质层；

在所述第二基底上形成第三介质层，

其中，所述第二介质层包围所述第一介质层、所述第二基底、所述第三介质层和所述多根金属线。

并且其中，所述焊盘包括至少两层金属层，以及位于所述至少两层金属层之间的多个通孔，所述多个通孔分别具有平行于所述金属层的细长的截面，所述多个通孔分别从所述有效区域向所述有效区域的外围延伸。

16.根据权利要求15所述的方法，其特征在于，所述第二沟槽的侧面包括所述第一介质层的侧面、所述第二基底的侧面、所述第三介质层的侧面、以及所述焊盘的侧面。

17.根据权利要求16所述的方法，其特征在于，所述焊盘的所述侧面包括所述至少两层金属层的侧面和所述通孔的侧面。

Images