CN111370375A - 封装结构、半导体器件和封装方法 - Google Patents
封装结构、半导体器件和封装方法 Download PDFInfo
- Publication number
- CN111370375A CN111370375A CN202010207973.8A CN202010207973A CN111370375A CN 111370375 A CN111370375 A CN 111370375A CN 202010207973 A CN202010207973 A CN 202010207973A CN 111370375 A CN111370375 A CN 111370375A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- chip unit
- chip
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 238000003466 welding Methods 0.000 claims abstract description 17
- 239000004593 Epoxy Substances 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract description 4
- 230000002180 anti-stress Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 105
- 239000000463 material Substances 0.000 description 18
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- -1 or the like Chemical compound 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明揭示了一种封装结构、半导体器件和封装方法，该封装结构包括：芯片单元，包括衬底以及位于衬底表面的客户层，定义所述客户层背离所述衬底的表面为第一表面，所述衬底背离所述客户层的表面为第二表面，所述客户层内形成有焊垫；焊接凸起，形成于芯片单元的第二表面；金属布线层，电性连接于所述焊垫和焊接凸起之间；绝缘层，形成于所述金属布线层和芯片单元之间，所述绝缘层包括依次形成于所述芯片单元表面的二氧化硅层和Si3N4层。本发明封装结构的绝缘层采用SiO2+Si3N4+环氧树脂三层结构，通过该种结构，不仅可以大大提高湿气的隔绝效果，且本身抗应力强度也大大提高。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种封装结构、半导体器件和封装方法，特别适用于40nm及以下Low-k(低介电损耗常数)芯片TSV(硅通孔技术)封装。
背景技术
晶圆级芯片封装(WaferLevel Chip size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片封装技术颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless ChipCarrier)、有机无引线芯片载具(Organic Leadless ChipCarrier)的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片封装技术封装后的芯片达到了高度微型化，芯片成本随着芯片的减小和晶圆尺寸的增大而显著降低。晶圆级芯片封装技术是可以将IC设计、晶圆制造、封装测试、整合为一体的技术，是当前封装领域的热点和发展趋势。
现有技术中，TSV封装常以SiO2或环氧树脂等有机材料作绝缘层。但有机材料CTE(热膨胀系数)较大，对芯片及其焊垫的应力作用比较明显，容易导致焊垫本身的崩裂或附近客户层的断裂。
发明内容
本发明一实施例提供一种封装结构、半导体器件和封装方法，用于解决现有技术中由于绝缘层CTE较大，导致焊垫本身的崩裂或附近客户层的断裂的问题，包括：
一种封装结构，包括：
芯片单元，包括衬底以及位于衬底表面的客户层，定义所述客户层背离所述衬底的表面为第一表面，所述衬底背离所述客户层的表面为第二表面，所述客户层内形成有焊垫；
焊接凸起，形成于芯片单元的第二表面；
金属布线层，电性连接于所述焊垫和焊接凸起之间；
绝缘层，形成于所述金属布线层和芯片单元之间，所述绝缘层包括依次形成于所述芯片单元表面的二氧化硅层和Si3N4层。
一实施例中，所述二氧化硅层与焊垫之间连接，和/或
所述Si3N4层与焊垫之间连接。
一实施例中，所述绝缘层还包括形成于所述Si3N4层和金属布线层之间的环氧树脂层。
一实施例中，还包括贯穿所述衬底的通孔，所述通孔暴露出所述焊垫；
所述绝缘层延伸于所述芯片单元第二表面和所述通孔的侧壁。
一实施例中，还包括阻焊层，阻焊层至少形成于所述金属布线层表面，所述阻焊层具有暴露出部分所述金属布线层的开孔，所述焊接凸起填充所述开孔，并暴露在所述阻焊层表面之外。
一实施例中，所述芯片单元的第一表面具有功能结构，所述封装结构还包括：
基板，覆盖所述芯片单元的第一表面；
支撑结构，位于所述基板和芯片单元之间，且所述功能结构位于所述支撑结构和所述芯片单元的第一表面围成的空腔之内。
一种半导体器件，包括所述的封装结构。
一实施例中，该半导体器件至少选自OLED、或LED、或光学式指纹传感器、或影像传感器。
一种封装方法，包括：
提供一晶圆，所述晶圆包括阵列排布的多个芯片单元；
对应焊垫的位置形成通孔；
在芯片单元第二表面和通孔的侧壁制作绝缘层，绝缘层包括依次形成的二氧化硅层、Si3N4层和环氧树脂层；
在绝缘层表面制作金属布线层；
通过切割工艺分割所述晶圆，形成多个芯片单元的封装结构。
一实施例中，采用TSV工艺形成所述通孔。
与现有技术相比，本发明封装结构的绝缘层采用SiO2+Si3N4+环氧树脂三层结构，通过该种结构，不仅可以大大提高湿气的隔绝效果，且本身抗应力强度也大大提高。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施方式1中封装结构的剖视图；
图2至8是本申请实施方式1中封装结构所形成的中间结构的示意图。
具体实施方式
如背景所述，现有的封装结构中，焊垫本身或其附近客户层容易发生断裂。主要原因在于，在TSV(穿透硅通孔)封装中，以SiO2或环氧树脂等有机材料作为绝缘层，覆盖于通孔的侧壁并与焊垫连接，而由于机材料CTE(热膨胀系数)较大，容易对焊垫进行拉扯，从而造成焊垫断裂。
针对现有技术的问题，本发明实施例主要创新之处在于，绝缘层采用SiO2+Si3N4+环氧树脂三层结构，通过该种结构，可以大大提高湿气的隔绝效果，且本身抗应力强度也大大提高，因此在抵抗结构应力、降低焊垫处应力具有显著的效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供了一种封装结构，参考图1，封装结构10包括芯片单元11，芯片单元11具有彼此相对的第一表面111和第二表面112。
芯片单元11可以为指纹传感芯片、影像传感芯片、光电二极管芯片或微机电芯片等。
芯片单元11包括功能结构113、衬底114、客户层115和焊垫116。
衬底114为硅、锗、GaAs、InP、GaN等，优选采用硅。
客户层115覆盖于衬底114的第一表面111一侧，客户层115上开设有开口(未标示)，所述焊垫116对应设置于该开口内。
焊垫117的数量可以设置有多个，分立排布在功能结构113的外围，作为芯片单元的内部电路与外部电路连接的输入端或输出端。
功能结构113设置于客户层115的表面，当芯片单元为指纹传感芯片或影像传感芯片时，功能结构113为一感光区，当芯片单元为OLED或LED芯片时，功能结构113为一发光区。
芯片单元11上开设有贯穿衬底114的通孔117。通过上下贯穿通孔117，可以实现第一表面111和第二表面112之间的电性互连，进而有利于实现3D封装。
在一优选的实施例中，通孔117整体倾斜设置，更为优选的，参图1，侧壁具有台阶部(未标示)，该台阶部上下连接了两个倾斜的侧壁。
芯片单元11的第二表面112和通孔117的表面形成有绝缘层12。
绝缘层12包括Si3N4层122，但是Si3N4材料本身较硬，如果直接沉积在芯片单元11表面上，在外力作用下容易发生断裂。
为了克服Si3N4材料较硬的问题，在Si3N4层122和芯片单元11之间还设置有缓冲层，缓冲层优选为二氧化硅层121。由于Si3N4材料本身隔绝湿气能力比较优良，能降低SiO2吸湿造成的应力问题。
进一步地，为了解决应力问题，绝缘层12还包括形成于二氧化硅层121表面的环氧树脂层123。绝缘层采用SiO2+Si3N4+环氧树脂三层结构，按照热膨胀系数关系SiO2<Si3N4<环氧树脂，三层材料相互之间有一定抵消，不会突变造成环氧树脂断裂。
二氧化硅层121、Si3N4层122和环氧树脂层123中，其中至少一层需要延伸至焊垫116表面。在优选的实施例中，二氧化硅层121和Si3N4层122均沿通孔117的内壁延伸至焊垫116表面。
环氧树脂层123铺设的位置和面积，可以根据解决应力的需要设置。
一实施例中，环氧树脂层123仅仅形成于芯片单元11的第二表面112的水平表面，其与焊垫116之间无接触。
另一实施例中，环氧树脂层123也可以沿通孔117的内壁表面延伸，其末端与焊垫116之间可以接触。
绝缘层12的表面上形成有金属布线层13，金属布线层13的一端与焊垫116之间电性连接。
金属布线层13的表面还覆盖有阻焊层14，阻焊层14具有暴露出部分所述金属布线层13的开孔(未标示)，开孔内填充有焊接凸起15，焊接凸起15暴露在阻焊层14表面之外。
在一实施例中，阻焊层14的材质为环氧树脂。
封装结构10还包括基板16，基板16位于芯片单元11的第一表面111一侧。
在一实施例中，基板16作为保护板，其材质可以选用玻璃、Si等。
基板16和芯片单元11之间设置有支撑结构17，所述功能结构113位于所述支撑结构18和所述芯片单元11的第一表面围成的空腔之内。
对应地，本发明实施例提供了一种封装方法，用于形成如图1所示的封装结构。请参考图2至图8，为本发明实施例的封装方法的封装过程中形成的中间结构示意图。
首先，参考图2和3，提供待封装晶圆200，其中，图2为待封装晶圆200的俯视结构示意图，图3为图2沿A-A1的剖视图。
待封装晶圆200包括多个芯片单元11，芯片单元11之间预留有孔隙作为切割道区域210。
本实施例中，待封装晶圆200上的多个芯片单元11呈阵列排布，切割道区域210位于相邻的芯片单元11之间，后续沿切割道区域210对待封装晶圆200进行切割，可以形成多个包括芯片单元11的芯片封装结构。
需要说明的是，在本发明实施例的封装方法的后续步骤中，为了简单明了起见，仅以图2所示的沿所述待封装晶圆200的A-A方向的截面图为例进行说明，在其他区域执行相似的工艺步骤。
接着，参考图4，提供基板16，基板16包括第一表面16a以及与第一表面16a相对的第二表面16b，在基板16的第一表面16a形成多个支撑结构17，支撑结构17与基板16的第一表面16a围成的空腔与功能结构113相对应。
本实施例中，基板16在后续工艺中覆盖功能结构113的第一表面16a，用于对功能结构113进行保护。由于需要光线透过基板16到达功能结构113，因此，基板16具有较高的透光性，为透光材料。基板16的两个表面15a和15b均平整、光滑，不会对入射光线产生散射、漫反射等。
具体地，基板16的材料可以为无机玻璃、有机玻璃或者其他具有特定强度的透光材料。本实施例中，基板16的厚度为300μm～500μm，例如，可以为400μm。如果基板16的厚度过大，会导致最终形成的芯片封装结构的厚度过大，不能满足电子产品薄轻化的需求；如果基板16的厚度过小，则会导致基板16的强度较小，容易损伤，不能对后续所覆盖的感应区域起到足够的保护作用。
在一些实施例中，支撑结构17通过在基板16的第一表面16a上沉积支撑结构材料层后刻蚀形成。具体地，首先形成覆盖基板16第一表面16a的支撑结构材料层(未示出)，接着对支撑结构材料层进行图形化，去除部分支撑结构材料层后，形成支撑结构17。支撑结构17与基板16的第一表面16a围成的空腔在基板16上的位置与功能结构113在待封装晶圆200上位置相对应，从而使得在后续的结合工艺后，功能结构113可以位于支撑结构17与基板16的第一表面16a围成的空腔内。
在一些实施例中，支撑结构材料层的材料为湿膜或干膜光刻胶，通过喷涂、旋涂或者黏贴等工艺形成，对支撑结构材料层进行曝光和显影进行图形化后形成支撑结构17。
在一些实施例中，支撑结构材料层还可以为氧化硅、氮化硅、氮氧化硅等绝缘介质材料，通过沉积工艺形成，后续采用光刻和刻蚀工艺进行图形化形成支撑结构17。
在其他一些实施例中，支撑结构17还可以通过对基板16进行刻蚀后形成。具体地，可以在基板16上形成图形化的光刻胶层，然后再以图形化的光刻胶层为掩膜刻蚀基板16，在基板16内形成支撑结构17，支撑结构17即为基板16第一表面16a上的凸起部分。
接着，参考图5，将基板16的第一表面16a与待封装晶圆200的表面相对并结合，使得支撑结构17与待封装晶圆200的表面围成空腔(未标示)，功能结构113位于空腔内。
本实施例中，通过粘合层(未示出)将基板16和待封装晶圆200相结合。例如，可以在基板16第一表面16a的支撑结构17的顶表面上，和/或待封装晶圆200的表面上，通过喷涂、旋涂或者黏贴的工艺形成粘合层，再将基板16的第一表面16a与待封装晶圆200的表面相对压合，通过粘合层结合。粘合层既可以实现粘接作用，又可以起到绝缘和密封作用。粘合层可以为高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等聚合物材料。
本实施例中，将基板16的第一表面16a与待封装晶圆200的表面相对结合后，支撑结构17与待封装晶圆200的表面围成空腔。空腔的位置与功能结构113的位置相对应，且空腔面积略大于功能结构113的面积，可以使得功能结构113位于空腔内。本实施例中，将基板16和待封装晶圆200相结合后，待封装晶圆200上的焊垫116被基板16上的支撑结构17覆盖。基板16可以在后续工艺中，起到保护待封装晶圆200的作用。
接着，参考图6-8，对待封装晶圆200进行封装处理。
(1)、对待封装晶圆200进行减薄，以便于后续通孔的刻蚀，对待封装晶圆200的减薄可以采用机械研磨、化学机械研磨工艺等。
(2)、参图6，对待封装晶圆200进行刻蚀，形成通孔117，通孔暴露出焊垫116；接着，在待封装晶圆200的第二表面112上以及通孔117的侧壁上形成绝缘层12，绝缘层12暴露出通孔底部的焊垫116，绝缘层12可以为待封装晶圆200的第二表面112提供电绝缘，还可以为通孔暴露出的待封装晶圆200的衬底提供电绝缘，绝缘层12包括依次叠加形成的二氧化硅层121、Si3N4层122和环氧树脂层123。
该3层绝缘结构，具有良好的湿气的隔绝效果，且在抵抗结构应力、降低焊垫处应力具有非常高的优势。
(3)、参图7，在绝缘层12表面形成连接焊垫116的金属布线层13，金属布线层13将焊垫116引至待封装晶圆200的第二表面112上，再与外部电路连接，金属布线层13经过金属薄膜沉积和对金属薄膜的刻蚀后形成。
(4)、参图8，在金属布线层13表面及绝缘层213表面形成具有开孔(未标示)的阻焊层14，开孔暴露出部分金属布线层13的表面，阻焊层14的材料为氧化硅、氮化硅等绝缘介质材料，用于保护金属布线层13。
(5)、再接着，在阻焊层14的表面上形成焊接凸起15，焊接凸起15填充开孔，焊接凸起15可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料。
(6)、对待封装晶圆200进行封装处理后，可以使得后续切割获得的芯片封装结构通过焊接凸起15与外部电路连接。芯片单元的功能结构113在将光信号转换为电信号后，电信号可以依次通过焊垫116、金属布线层13和焊接凸起15，传输至外部电路进行处理。
(7)、沿待封装晶圆200的切割道区域对待封装晶圆200、基板16进行切割，形成多个如图1所示的封装结构。
切割可以采用切片刀切割或者激光切割，切片刀切割可以采用金属刀或者树脂刀。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一(a、an)”及“所述(the)”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (10)
1.一种封装结构，其特征在于，包括：
芯片单元，包括衬底以及位于衬底表面的客户层，定义所述客户层背离所述衬底的表面为第一表面，所述衬底背离所述客户层的表面为第二表面，所述客户层内形成有焊垫；
焊接凸起，形成于芯片单元的第二表面；
金属布线层，电性连接于所述焊垫和焊接凸起之间；
绝缘层，形成于所述金属布线层和芯片单元之间，所述绝缘层包括依次形成于所述芯片单元表面的二氧化硅层和Si3N4层。
2.根据权利要求1所述的封装结构，其特征在于，所述二氧化硅层与焊垫之间连接，和/或
所述Si3N4层与焊垫之间连接。
3.根据权利要求1所述的封装结构，其特征在于，所述绝缘层还包括形成于所述Si3N4层和金属布线层之间的环氧树脂层。
4.根据权利要求1所述的封装结构，其特征在于，还包括贯穿所述衬底的通孔，所述通孔暴露出所述焊垫；
所述绝缘层延伸于所述芯片单元第二表面和所述通孔的侧壁。
5.根据权利要求1所述的封装结构，其特征在于，还包括阻焊层，阻焊层至少形成于所述金属布线层表面，所述阻焊层具有暴露出部分所述金属布线层的开孔，所述焊接凸起填充所述开孔，并暴露在所述阻焊层表面之外。
6.根据权利要求1所述的封装结构，其特征在于，所述芯片单元的第一表面具有功能结构，所述封装结构还包括：
基板，覆盖所述芯片单元的第一表面；
支撑结构，位于所述基板和芯片单元之间，且所述功能结构位于所述支撑结构和所述芯片单元的第一表面围成的空腔之内。
7.一种半导体器件，包括权利要求1至6任一所述的封装结构。
8.根据权利要求7所述的半导体器件，其特征在于，该半导体器件至少选自OLED、或LED、或光学式指纹传感器、或影像传感器。
9.一种权利要求1至6任一所述的封装结构的封装方法，其特征在于，包括：
提供一晶圆，所述晶圆包括阵列排布的多个芯片单元；
对应焊垫的位置形成通孔；
在芯片单元第二表面和通孔的侧壁制作绝缘层，绝缘层包括依次形成的二氧化硅层、Si3N4层和环氧树脂层；
在绝缘层表面制作金属布线层；
通过切割工艺分割所述晶圆，形成多个芯片单元的封装结构。
10.根据权利要求9所述的封装结构的封装方法，其特征在于，采用TSV工艺形成所述通孔。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010207973.8A CN111370375A (zh) | 2020-03-23 | 2020-03-23 | 封装结构、半导体器件和封装方法 |
| PCT/CN2020/120865 WO2021189817A1 (zh) | 2020-03-23 | 2020-10-14 | 封装结构、半导体器件和封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010207973.8A CN111370375A (zh) | 2020-03-23 | 2020-03-23 | 封装结构、半导体器件和封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111370375A true CN111370375A (zh) | 2020-07-03 |
Family
ID=71209040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010207973.8A Pending CN111370375A (zh) | 2020-03-23 | 2020-03-23 | 封装结构、半导体器件和封装方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111370375A (zh) |
| WO (1) | WO2021189817A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021189817A1 (zh) * | 2020-03-23 | 2021-09-30 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393532A (zh) * | 2022-07-04 | 2024-01-12 | 长鑫存储技术有限公司 | 一种半导体结构、封装器件及半导体结构的制造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656758B1 (en) * | 1999-10-13 | 2003-12-02 | Sanyo Electric Co., Ltd. | Method of manufacturing a chip size package |
| JP2004055809A (ja) * | 2002-07-19 | 2004-02-19 | Dainippon Printing Co Ltd | 多層配線基板 |
| CN1921085A (zh) * | 2005-06-24 | 2007-02-28 | 米辑电子股份有限公司 | 线路组件结构制造方法及其结构 |
| KR20090044677A (ko) * | 2007-11-01 | 2009-05-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN101492149A (zh) * | 2008-01-25 | 2009-07-29 | 株式会社东芝 | 构建到半导体集成电路中的电器件 |
| KR20090120278A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전기주식회사 | 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법 |
| CN101587933A (zh) * | 2009-07-07 | 2009-11-25 | 晶方半导体科技（苏州）有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
| CN103779245A (zh) * | 2014-01-28 | 2014-05-07 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及封装结构 |
| CN104733379A (zh) * | 2013-12-23 | 2015-06-24 | 新科金朋有限公司 | 在半导体管芯上形成细节距的rdl的半导体器件和方法 |
| TW201717423A (zh) * | 2015-11-13 | 2017-05-16 | 晶元光電股份有限公司 | 發光元件 |
| TW201731121A (zh) * | 2015-08-07 | 2017-09-01 | 半導體能源研究所股份有限公司 | 發光元件，顯示裝置，電子裝置，及照明裝置 |
| CN211555854U (zh) * | 2020-03-23 | 2020-09-22 | 苏州晶方半导体科技股份有限公司 | 封装结构和半导体器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5230330B2 (ja) * | 2008-09-30 | 2013-07-10 | シチズンファインテックミヨタ株式会社 | 圧電デバイス |
| US9123626B1 (en) * | 2014-02-27 | 2015-09-01 | Texas Instruments Incorporated | Integrated passive flip chip package |
| CN103887231B (zh) * | 2014-04-02 | 2017-02-15 | 华进半导体封装先导技术研发中心有限公司 | 用于tsv背面漏孔及介质层与tsv的自对准工艺 |
| CN105655320B (zh) * | 2016-01-11 | 2019-08-02 | 华天科技（昆山）电子有限公司 | 低成本芯片背部硅通孔互连结构及其制备方法 |
| CN108022898A (zh) * | 2017-12-29 | 2018-05-11 | 苏州晶方半导体科技股份有限公司 | 一种半导体器件及其制作方法 |
| CN111370375A (zh) * | 2020-03-23 | 2020-07-03 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
-
2020
- 2020-03-23 CN CN202010207973.8A patent/CN111370375A/zh active Pending
- 2020-10-14 WO PCT/CN2020/120865 patent/WO2021189817A1/zh active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656758B1 (en) * | 1999-10-13 | 2003-12-02 | Sanyo Electric Co., Ltd. | Method of manufacturing a chip size package |
| JP2004055809A (ja) * | 2002-07-19 | 2004-02-19 | Dainippon Printing Co Ltd | 多層配線基板 |
| CN1921085A (zh) * | 2005-06-24 | 2007-02-28 | 米辑电子股份有限公司 | 线路组件结构制造方法及其结构 |
| KR20090044677A (ko) * | 2007-11-01 | 2009-05-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN101492149A (zh) * | 2008-01-25 | 2009-07-29 | 株式会社东芝 | 构建到半导体集成电路中的电器件 |
| KR20090120278A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전기주식회사 | 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법 |
| CN101587933A (zh) * | 2009-07-07 | 2009-11-25 | 晶方半导体科技（苏州）有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
| CN104733379A (zh) * | 2013-12-23 | 2015-06-24 | 新科金朋有限公司 | 在半导体管芯上形成细节距的rdl的半导体器件和方法 |
| CN103779245A (zh) * | 2014-01-28 | 2014-05-07 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及封装结构 |
| TW201731121A (zh) * | 2015-08-07 | 2017-09-01 | 半導體能源研究所股份有限公司 | 發光元件，顯示裝置，電子裝置，及照明裝置 |
| TW201717423A (zh) * | 2015-11-13 | 2017-05-16 | 晶元光電股份有限公司 | 發光元件 |
| CN211555854U (zh) * | 2020-03-23 | 2020-09-22 | 苏州晶方半导体科技股份有限公司 | 封装结构和半导体器件 |
Non-Patent Citations (2)
| Title |
|---|
| KUSUNOSE, T ET AL.: ""Fabrication of epoxy/silicon nitride nanowire composites and evaluation of their thermal conductivity"", 《JOURNAL OF MATERIALS CHEMISTRY》, vol. 1, no. 10, 1 January 2013 (2013-01-01), pages 3440 - 3445 * |
| 刘传超等: ""高导热铝基板用导热绝缘胶的制备"", 《印制电路信息》, no. 2011, 1 October 2011 (2011-10-01), pages 13 - 18 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021189817A1 (zh) * | 2020-03-23 | 2021-09-30 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021189817A1 (zh) | 2021-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108597998B (zh) | 晶圆级系统封装方法及封装结构 | |
| US8564101B2 (en) | Semiconductor apparatus having a through-hole interconnection | |
| KR101918608B1 (ko) | 반도체 패키지 | |
| JP5255246B2 (ja) | チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法 | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| US9997473B2 (en) | Chip package and method for forming the same | |
| US10109663B2 (en) | Chip package and method for forming the same | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| US10199239B2 (en) | Package structure and fabrication method thereof | |
| US10541262B2 (en) | Image sensing chip packaging structure and packaging method | |
| US11973095B2 (en) | Method for forming chip package with second opening surrounding first opening having conductive structure therein | |
| KR20200038805A (ko) | 반도체 패키지 | |
| US20170186712A1 (en) | Chip package and method for forming the same | |
| JP2018531519A6 (ja) | イメージセンシングチップのパッケージ構造とパッケージング方法 | |
| CN111370375A (zh) | 封装结构、半导体器件和封装方法 | |
| TW201644016A (zh) | 晶片封裝體與其製備方法 | |
| CN211555854U (zh) | 封装结构和半导体器件 | |
| TWI612624B (zh) | 封裝結構及封裝方法 | |
| WO2017071427A1 (zh) | 影像传感芯片封装结构及封装方法 | |
| WO2020237707A1 (zh) | 硅光模块的封装方法及硅光模块 | |
| WO2017036410A1 (zh) | 封装结构及封装方法 | |
| CN220569635U (zh) | 芯片封装结构 | |
| CN112736060B (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |