CN101492149A - 构建到半导体集成电路中的电器件 - Google Patents

构建到半导体集成电路中的电器件 Download PDF

Info

Publication number
CN101492149A
CN101492149A CNA2009100032764A CN200910003276A CN101492149A CN 101492149 A CN101492149 A CN 101492149A CN A2009100032764 A CNA2009100032764 A CN A2009100032764A CN 200910003276 A CN200910003276 A CN 200910003276A CN 101492149 A CN101492149 A CN 101492149A
Authority
CN
China
Prior art keywords
film
insulation
gas permeability
tertiary membrane
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100032764A
Other languages
English (en)
Other versions
CN101492149B (zh
Inventor
小岛章弘
杉崎吉昭
下冈义明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201110253951.6A priority Critical patent/CN102336392B/zh
Publication of CN101492149A publication Critical patent/CN101492149A/zh
Application granted granted Critical
Publication of CN101492149B publication Critical patent/CN101492149B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0221Variable capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种构建到半导体集成电路中的电器件。基底包括功能元件。绝缘的第一膜与基底一起形成容纳功能元件的腔体并且包括多个通孔。绝缘的第二膜覆盖所述多个通孔,形成在第一膜上,并且其透气性高于第一膜的透气性。绝缘的第三膜形成在第二膜上,并且其透气性低于第二膜的透气性。绝缘的第四膜形成在第三膜上,并且其弹性高于第三膜的弹性。

Description

构建到半导体集成电路中的电器件
相关申请的交叉引用
本申请基于并要求2008年1月25日提交的在先日本专利申请No.2008-15510以及2008年10月31日提交的No.2008-282499的优先权,在此引入其整个内容作为参考。
技术领域
本发明涉及一种构建到半导体集成电路中的电器件及其制造方法。
背景技术
由于微机电系统(MEMS)是具有可动部的功能元件,所以MEMS需要腔体来作为可动部的操作空间,并且该腔体被气密密封,以便防止外部空气侵入以及保护功能元件。
通过在基底上蚀刻牺牲膜形成腔体,在腔体中气密密封功能元件,这已经是公知常识了。就在JP 2006-7459中公开的功能元件而言,硅基底上的功能元件被牺牲膜覆盖,并且形成在牺牲膜上具有开口的抗蚀剂膜。通过该开口蚀刻牺牲膜,通过牺牲膜形成该腔体,并且将功能元件容纳在该腔体中。此后,由于在牺牲膜上形成氮化硅膜,所以该开口被密封,然后气密密封该腔体的内部。
然而,在JP 2006-7459中公开的技术中,由于氮化硅膜对硅基底具有强压缩力,所以用于形成腔体的抗蚀剂膜发生形变,并且腔体随时间推移而发生形变。
通过让用于密封开口的氮化硅膜减薄,可以降低膜的应力。然而,在氮化硅膜减薄的情况下,需要让开口的尺寸足够小,以便防止氮化硅膜从开口落入腔体中以及密封开口。因此,该技术的问题在于,将牺牲膜从尺寸小的开口去除需要花费大量时间,并且因蚀刻不足会导致牺牲膜残留在腔体中。因此,希望提供一种具有更高可靠性的电器件。
发明内容
根据本发明的第一个方面,提供一种电器件,包括:基底,配置为包括功能元件;绝缘的第一膜,配置为与基底一起形成容纳功能元件的腔体并且包括多个通孔;绝缘的第二膜,配置为覆盖所述多个通孔,绝缘的第二膜形成在第一膜上,并且透气性高于第一膜的透气性;绝缘的第三膜,配置为至少形成在第二膜上,绝缘的第三膜的透气性低于第二膜的透气性;以及绝缘的第四膜,配置为形成在第三膜上,绝缘的第四膜的弹性高于第三膜的弹性。
根据本发明的第二个方面,提供一种半导体器件,包括:基底,配置为包括功能元件;绝缘的第一膜,配置为形成在基底上,绝缘的第一膜形成容纳功能元件的腔体并且包括多个通孔;绝缘的第二膜,配置为形成在通孔中,绝缘的第二膜覆盖所述多个通孔中的每一个,并且透气性高于第一膜的透气性;绝缘的第三膜,配置为形成在第一膜和第二膜上,绝缘的第三膜的透气性低于第二膜的透气性;以及绝缘的第四膜,配置为形成在第三膜上,绝缘的第四膜的弹性高于第三膜的弹性。
根据本发明的第三个方面,提供一种电器件的制造方法,包括以下步骤:在具有功能元件的基底上形成具有多个通孔的绝缘的第一膜,第一膜与基底一起形成容纳功能元件的腔体;在第一膜上形成覆盖所述多个通孔的绝缘的第二膜,绝缘的第二膜的透气性高于第一膜的透气性;在形成第二膜之后,将腔体中的水蒸气释放到第二膜的外部;在释放水蒸气之后,在第二膜上形成绝缘的第三膜,绝缘的第三膜的透气性低于第二膜的透气性;以及在第三膜上形成绝缘的第四膜,绝缘的第四膜的弹性高于第三膜的弹性。
附图说明
图1是示出本发明的第一实施例的电器件的横截面图;
图2A-4B是依次示出第一实施例的电器件的制造方法的原理的横截面图;
图5是示出第一实施例的变型例的电器件的制造方法的原理的横截面图;
图6A-6C是依次示出第一实施例的变型例的电器件的制造方法的原理的横截面图;
图7A-7C是依次示出第二实施例的电器件的制造方法的原理的横截面图;
图8是示出第二实施例的电器件的制造方法的原理的横截面图;
图9是示出应用于本发明的电器件的材料的特征的视图;
图10是示出具有本发明的实施例的另一个电极单元的电器件的横截面图;
图11是示出具有本发明的实施例的另一个电极单元的电器件的横截面图;以及
图12是示出具有本发明的实施例的另一个电极单元的电器件的横截面图。
具体实施方式
下面,将参照附图来说明本发明的实施例。
[第一实施例]
将参照图1至图4A和4B来说明本发明的第一实施例的电器件。图1示例电器件的横截面图,图2A、2B、2C和2D至图4A和4B依次示例电器件的制造方法的原理的横截面图。
如图1所示,电器件10包括:具有功能元件11的基底12;绝缘的第一膜14,它与基底12一起形成容纳功能元件11的腔体13,并且具有多个通孔14a;以及绝缘的第二膜15,它通过覆盖多个通孔14a的上表面而形成在第一膜14上,它的透气性高于第一膜14的透气性。
此外,器件10包括:绝缘的第三膜16,它形成在第二膜15上,它的透气性小于第二膜15的透气性;以及绝缘的第四膜17,形成在第三膜16上,且弹性高于第三膜16的弹性。
基底12是例如硅基底,而基底12上的绝缘膜18是例如氧化硅膜。功能元件11形成在绝缘膜18上。功能元件11是例如静电驱动型MEMS可变电容电容器。
该MEMS可变电容电容器例如包括包含铝的第一电极11a以及包含铝的、面对第一电极11a的第二电极11b。当在第一和第二电极11a、11b之间施加电压时,可变电容电容器的电容发生变化,这是因为静电力导致第一和第二电极11a、11b之间的距离发生变化。
该腔体是用于确保功能元件11的操作空间的区域。腔体13的内部保持为干燥或真空气氛。从而,防止受到例如水蒸气(湿气)之类的有害气体对包含铝的第一和第二电极11a、11b的劣化,并且防止MEMS可变电容电容器的性能劣化。在该实施例中,作为一个实例,将铝用于电极材料。然而,为了减小因塑性变形导致的徐变(gradual creep)现象,希望采用含铜(Cu)的铝合金,其中塑性变形伴随着电学可靠性的提高和操作次数的增加。
第一膜14是主要包含Si-O键的硅化合物,例如厚度约为1μm的氧化硅膜,以及作为用于保护器件11免受外部影响的帽盖的无机膜。
如下所述,在形成元件11之后,通过经蚀刻去除牺牲层,第一膜14的多个通孔(开口)14a形成腔体13。也就是,经通孔14a蚀刻牺牲层。
第二膜15是有机层,例如是主要包含碳的可紫外线固化的树脂,更具体而言,例如是包含预聚物、单体、光聚合引发剂、添加剂等的树脂膜。第二膜15通过在形成腔体13之后覆盖通孔14a的上表面而涂覆第一膜14,如稍后将说明的。而且,第二膜15具有释放腔体13中的有害气体以调节腔体13中的气氛的功能。
因此,第二膜15的透气性优选高于第一膜14的透气性,并且根据腔体13的内部容量可以更高,从而有害气体例如水蒸气可以在短时间内从腔体13释放。
也就是,如果假设容纳由MEMS代表的功能元件11的腔体13的尺寸例如是大约2×2×0.04毫米,则从实践角度出发希望第二膜15的透气性例如水蒸气透气性高于1×10-15m2/s。
第三膜16是用于涂覆第二膜15的上表面的无机膜。第三膜16是主要包含Si-N键的硅化合物,它的透气性低于第二膜15的透气性,例如是氮化硅膜,并且防止例如水蒸气的有害气体穿过第二膜15而侵入腔体13中。
氮化硅膜是精细膜,它的透气性非常低,气体穿透例如厚度小于1μm的薄膜的透气性可以忽略不计。
氮化硅膜的膜应力较大,为1.5GPa级。因此,为了防止因膜应力导致第一膜14发生暂时形变,希望将氮化硅膜的膜厚度设置为小于等于0.3μm。为了确保膜的质量而没有任何针孔等,希望将氮化硅膜的膜厚度设置为大于等于0.1μm。
而且,第二膜15的侧表面15a的整个周边覆盖有透气性低于第二膜15的透气性的绝缘的第五膜19。第五膜19是包含与例如第三膜16相同的材料的膜。因此,通过引入第五膜19,该器件10可以防止例如水蒸气的有害气体从第二膜15的侧表面15a侵入膜,从而侵入腔体13。
第四膜17是有机膜,例如环氧树脂,它增强具有第一至第三膜14、15、16的腔体结构的机械强度,防止氮化硅膜因热应力而断裂,并且确保热稳定性。
在第二膜15的外部形成电极单元20,用于将功能元件11电连接到外部。电极单元20包括布线21、有机膜23、凸起24、绝缘膜25、电极垫26和金属膜27。
更具体而言,布线21的一端21a连接到功能元件11,另一端21b沿基底12延伸到第二膜15的外部,构成电极垫26。布线21包含例如铝,并且形成在绝缘膜18上。
布线21的另一端21b被绝缘膜25覆盖。该膜25例如是与第一膜14接续的氧化硅膜。
有机膜23与第二膜15隔开距离L,并且形成在绝缘膜25上。有机膜23例如是与第二膜15相同的可紫外线固化的树脂。有机膜23和绝缘膜14具有对应于电极垫26的开口22。
被称为下凸起金属(UBM)的金属膜27形成在开口22中的电极垫26上,并且形成在开口22的内壁表面和开口22周围的有机膜23上。金属膜27是例如镍合金和金的层叠膜。凸起24以叠盖的方式形成在开口22内部和周边的金属膜27上。
如此形成金属膜27,以便增强电极垫26和例如由焊料球制成的凸起24之间的粘接性。也就是,因为包含铝的电极垫26对由焊料球制成的凸起24的润湿性能差,所以难以将电极垫26直接接合到焊料球。
连接到器件11的第一电极11a的布线(未示出)的组分与布线21的组分相同,因此省略对其的说明。
根据图1所示的电器件,具有较高透气性、覆盖通孔14a的上表面的第二膜15是涂覆型有机膜。从而,即使每个通孔14a的尺寸(开口区域的直径)大,第二膜15也可以确保密封每个通孔14a。
因此,由于不限制通孔14a的尺寸和结构,所以多种结构的大尺寸通孔14a能够确保在短时间内蚀刻下面设置的牺牲膜。
由于形成在第二膜15上且具有低透气性的第三膜16是氮化硅薄膜,所以该器件10可以防止例如水蒸气的有害气体侵入腔体13中。此外,由于第三膜16具有小的膜应力,所以该器件10可以防止第一膜14因氮化硅膜的膜应力而发生形变。
而且,由于具有大弹性的第四膜17覆盖该氮化硅薄膜,所以该器件10可以增大腔体结构的机械强度且确保热稳定性。
具有高透气性的第二膜15的侧表面15a被第五膜19覆盖,该第五膜19具有与第三膜16相同的低透气性。从而,例如水蒸气的有害气体几乎不可能侵入腔体13中。因此,为了防止例如水蒸气的有害气体侵入腔体13中,不必接续第二膜15形成与第二膜15相同类型的有机膜23。因此,在其中从叠盖在有机膜23上方的金属膜27的边缘到有机膜23产生裂缝的情况下,该器件10可以防止例如水蒸气的有害气体侵入从而将气体从有机膜23扩散到第二膜15中,并且防止气体侵入腔体13中。
下面参照图2A、2B、2C和2D至图4A和4B来说明电器件10的制造方法。
如图2A所示,首先,在基底12的绝缘膜18上形成铝膜。利用光刻方法对铝膜构图,形成元件11的第一电极11a和桥形第二电极11b的部分11c。
在包括第一电极11a的上表面和侧表面以及第二电极11b的部分11c的绝缘膜18上,形成下述牺牲层蚀刻的保护膜(未示出)。该保护膜是例如厚度为200nm的氮化硅膜和厚度为8nm的铝膜的层叠膜。
形成第一牺牲膜41,它覆盖第一电极11a和第二电极11b的部分11c,并且在对应于第二电极11b的腿部的位置具有形成开口。该第一牺牲膜41是例如厚度为约10μm的聚酰亚胺膜。
在第一牺牲膜41上形成铝膜,在光刻方法中对该铝膜构图,形成桥形第二电极11b。第二电极11b的尺寸为例如约2μm×1200μm。
如图2B所示,再次涂覆聚酰亚胺,然后形成将成为第二牺牲膜42的聚酰亚胺膜。在该聚酰亚胺膜上形成抗蚀剂膜(未示出),以覆盖元件形成部分。利用抗蚀剂膜作为掩模,例如利用反应离子蚀刻(RIE)方法来蚀刻该聚酰亚胺膜,形成例如6μm厚度的第二牺牲膜42。抗蚀剂膜和包含聚酰亚胺膜的第二牺牲膜42之间的选择比为例如1.5-2.0。从而,功能元件11附近被第一和第二牺牲膜41、42覆盖。为了对第二牺牲膜42构图,可以采用光敏材料。然而,在这种情况下,图形边缘会因由曝光工艺引起的固化和收缩而形成锐角,这导致在第二牺牲膜42上将要形成的绝缘膜上出现裂缝。因此,如上所述,优选通过利用抗蚀剂膜作为掩模来执行构图。
如图2C所示,在作为上述处理结果产生的结构上,例如在化学气相沉积(CVD)方法中,形成厚度为1μm的未掺杂氧化硅膜作为第一膜14。从而,第二牺牲膜42的外部被第一膜14覆盖。
在第一膜14上,如图2D所示,形成具有多个开口43a的抗蚀剂膜43,其中每个开口的直径为例如约10μm。利用抗蚀剂膜43作为掩模,例如,在RIE方法中,形成多个通孔14a。
此时,希望通孔14a的形状是,通过调节抗蚀剂膜43和第一膜14之间的选择比,从第二牺牲膜42的侧面向抗蚀剂膜43的侧面,通孔的直径逐渐增大。换言之,希望这些通孔具有锥形,其中通过调节抗蚀剂膜43和第一膜14之间的选择比,通孔直径从抗蚀剂膜43的侧面向第二牺牲膜42的侧面逐渐减小。
这就是在去除下述第一和第二牺牲膜41、42之后改进通孔14a的密封特性的原因。
如图3A所示,在通过利用例如灰化机(asher)剥离抗蚀剂膜43之后,通过通孔14a蚀刻第一和第二牺牲膜41、42。在150℃的基底温度下,利用例如氧气(O2)和CF4的混合气体,通过等离子体处理大约15分钟,执行该蚀刻。对第一和第二牺牲膜41、42的去除不仅可以通过前述干法蚀刻工艺而且可以通过利用化学液体应用湿法蚀刻来执行。
从而,其中容纳有功能元件11的腔体13通过基底12和具有多个通孔14a的绝缘的第一膜14形成。
如图3B所示,将可紫外线固化的环氧树脂作为光敏材料施加到作为上述处理的结果形成的结构。可紫外线固化的环氧树脂的粘度为约2000-3000cp。因此,在其中第一膜14的膜厚为1μm且每个通孔14a的直径为10μm的情况下,即使当在第一膜14上形成厚度为10μm的环氧树脂时,环氧树脂也不可能从通孔14a侵入腔体13中。
之后,利用光刻工艺,如图3C所示,对作为光敏材料的可紫外线固化的环氧树脂短时辐射紫外线,以构图树脂。通过在例如200-250℃下固化该树脂,从而使树脂硬化,形成厚度为约10μm的第二膜15。从而,通孔14a的上表面被覆盖,并且腔体13被密封。这时,第二膜15的侧表面15a暴露。
例如,通过热板,在约150℃温度下执行30分钟的热处理,腔体13中的水蒸气通过穿过具有高透气性的第二膜15而被去除。从而,腔体13中的气氛被调节到例如不高于1%的湿度。
之后,如图4A所示,在第二膜15上和侧表面15a上形成第三膜16。第三膜16是例如厚度为约0.3μm的氮化硅膜(Si3N4),并且是通过利用例如SiH4和NH3作为工艺气体在约250-300℃的低温等离子体CVD方法中形成的。从而,形成的第三膜16具有优良的阶梯覆盖率(step coverage)。
以这种方式,同时形成绝缘的第三膜16和绝缘的第五膜19,其中绝缘的第三膜16形成在第二膜15上且具有低透气性,绝缘的第五膜具有低透气性且覆盖第二膜15的侧表面,并且腔体13被气密密封。
在第三膜16上,如图4B所示,涂覆并固化例如厚度为约100μm的环氧树脂。从而,第三膜16受到保护,并且形成具有弹性的绝缘的第四膜17。
利用公知方法,形成电极单元20。例如,同时形成布线21和第一电极11a,且同时形成绝缘膜25和第一膜14。同时形成有机膜23和第二膜15,通过蚀刻将它们相互隔开,然后形成开口22。利用非电场镀敷方法形成金属膜27。之后,形成延伸到金属膜27中的凸起24。
以这种方式,完成电器件10,其中功能元件11容纳在腔体13中。
如上所述,在该实施例的器件10中,元件11容纳在腔体13中,该腔体通过第一膜14、透气性高于第一膜14的第二膜15、透气性低于第二膜的第三膜16、以及弹性高于第三膜16的第四膜的层叠结构形成。
结果,可以容易地调节腔体13中的气氛。可以获得腔体13的高气密性。因此,可以制得具有高可靠性的电器件10。
虽然已经说明了其中第一膜14是氧化硅膜(SiO2)的情形,但是还可以采用具有Si-O键的另一种硅化合物,例如低k材料(SiOxCy)以及氮氧化硅膜(SiOxNy)。
虽然已经说明了其中具有高透气性的第二膜15为可紫外线固化的环氧树脂的情形,但是也可以采用可紫外线固化的丙烯酸树脂作为可紫外线固化的环氧树脂的替代品。公知的热固型树脂和电子束固化型树脂可以是例如环氧丙烯酸酯树脂、酞酸酯树脂等。
而且,虽然已经说明了其中具有低透气性的第三膜16为例如氮化硅膜(Si3N4)的情形,但是也可以采用另一种具有Si-N键的硅化合物,例如氮氧化硅膜(SiOxNy)。
在采用氮氧化硅膜的情况下,可以利用SiH4、NH3和N2O作为工艺气体,在等离子体CVD中,在250-300℃的低温下形成第三膜16。
而且,可以采用碳化硅膜(SiC)、氧化铝膜(Al2O3)或氮化铝膜(AlN)作为第三膜16。
如果碳化硅膜被用作第三膜16,可以利用例如SiH4和CH4作为工艺气体,在等离子体CVD中,在250-300℃的低温下形成第三膜16。
虽然已经说明了在等离子体CVD中形成第三膜16的情形,但是也可以在溅射方法或真空蒸发方法中形成第三膜16。
由于溅射方法或真空蒸发方法可以不在被屏蔽部分精确地执行阶梯覆盖,所以需要在由行星式系统使基底12旋转的同时整体均匀地形成第三膜16。
由于不必加热基底,所以溅射方法或真空蒸发方法的优点在于,它可以用于在比等离子体CVD方法更低的温度下形成第三膜16。
具有大弹性的第四膜17不限制为环氧树脂,可以采用聚酰亚胺树脂。
虽然已经说明了其中同时形成第三膜16和第五膜19的情形,但是它们也可以单独形成。
如果可以避免因例如水蒸气的有害气体从第二膜15的侧表面15a侵入的影响,则可以省去第五膜19。
虽然已经说明了通过加热去除腔体13中的水蒸气的方法,但是本发明不限于该方法,还可以在容器中容纳腔体13,其中通过干燥的气体将该容器内部调节为低湿度气氛,然后根据分压差去除腔体13中的水蒸气。
还可以从腔体13中释放气体,并且保持腔体13的内部处于真空气氛下。
如果使腔体13的内部保持在真空气氛中,则可以从腔体13去除除了水蒸气之外的有害气体,例如氧化气体、腐蚀气体。从而,在采用电器件10的情况下,可以防止功能元件11的特性劣化或者发生失效。
虽然已经说明了其中元件11是静电驱动型MEMS可变电容电容器的情形,但是元件11不限于该情形,它还可以是压电驱动型MEMS可变电容电容器。而且,还可以采用另一种MEMS作为元件11,例如膜体声共振器(FBAR),它在下电极和上电极之间保持压电薄膜,并且形成在在压电薄膜下方具有凹陷的基底上,从而不会干扰机械振动。
虽然已经说明了其中与第二膜15相同类型的有机膜23通过连接到第一膜14的绝缘膜25而形成在电极单元20的垫26上的情形,但是可以省去绝缘膜25。
[变型例]
图5、6A、6B和6C各示出第一实施例的变型例。在这些变型例中,与第一实施例相同的部件采用相同的附图标记表示,下面仅说明不同的部件。
在第一实施例中,绝缘的第三膜16已经形成在绝缘的第二膜15上。而在每个变型例中,例如,氧化硅膜44形成在绝缘的第二膜15和绝缘的第三膜16之间。氧化膜44用作用于加工第二膜15的硬掩模。
图6A、6B和6C各示出变型例的制造方法。在该变型例中,执行与第一实施例的图2A至3B的相同工艺,直到形成绝缘的第二膜15的工艺。
如图6A所示,例如在等离子体CVD方法中,在第二膜15上形成例如厚度为约2μm的氧化硅膜44,该氧化硅膜例如包含可紫外线固化的环氧树脂。用于加工氧化膜44的抗蚀剂膜45形成在氧化膜44上。
如图6B所示,例如在RIE方法中蚀刻氧化膜44作为抗蚀剂掩模45。之后,蚀刻腔体13外部的第二膜15,并且通过利用氧化硅膜44作为掩模,经等离子体处理暴露出第二膜15的侧表面15a。
之后,如图6C所示,在氧化膜44上以及第二膜15的暴露侧表面15a上形成氮化硅膜作为第三膜16。形成氮化硅膜的方法与第一实施例的相同。然后,以与和第一实施例的相同的方法,在第一氮化硅膜上形成第四膜17和电极单元20。
根据前述变型例,氧化硅膜44形成为用于加工第二膜15的硬掩模。从而,利用该氧化膜44,能够完全加工第二膜15。而且,形成氧化膜44能够提高腔体13的强度。
[第二实施例]
图7A、7B、7C和8各示出第二实施例。在第二实施例中,与第一实施例相同的部件采用相同的附图标记表示,下面仅说明不同部件。
在第一实施例中,第二膜15已经形成在整个表面上,包括第一膜14的通孔14a。而在第二实施例中,第二膜15仅形成在通孔14a中。
也就是,如图8所示,第二膜15仅形成在第一膜14的通孔14a中,并且例如包含氮化硅膜的第三膜16形成在第一膜14和第二膜15上。例如包含环氧树脂的第四膜17形成在第三膜16上。
下面参照图7A至图8说明第二实施例的制造方法。
如图7A所示,在通过第一膜14的通孔14a去除第一和第二牺牲膜41、42之后,在第一膜14上形成第二膜15。第二膜15是涂覆型有机材料,例如可紫外线固化的环氧树脂。材料本身的表面张力与通孔14a和腔体13的内外压差之间的平衡,可以防止第二膜15侵入腔体13。因此,即使在其中通孔14a形成在功能元件11上的结构中,涂覆型有机材料也不以膜的方式形成在功能元件11上。
如图7B所示,通过利用干法工艺例如化学干法蚀刻(CDE)方法和RIE工艺,对第二膜进行蚀刻,使得第二膜15仅留在第一膜14的通孔14a中。以这种方式,通孔14a被第二膜15密封。
在密封工艺中,可以对腔体13抽真空,然后在腔体13中填充惰性气体。
然后,如图7C所示,在第一膜14和第二膜15上形成第三膜16。例如在低温等离子体CVD方法中,将第三膜16形成为氮化硅膜,其膜厚例如是几μm至10μm。第三膜16不限于氮化硅膜(AlN),通过利用例如喷墨方法,可以采用陶瓷材料例如氮化铝膜。以这种方式,利用第三膜16覆盖第一膜14和第二膜15能够防止水蒸气和灰尘侵入腔体13中,并且能够防止对功能元件11造成不利影响。
如果需要确保用于电极垫的开口部分,可以对第三膜16构图。
然后,如图8所示,在第三膜16上涂覆例如约100μm厚度的环氧树脂,然后固化第三膜。从而,形成用于保护第三膜16且具有弹性的绝缘的第四膜17。
根据第二实施例,包含涂覆型有机材料的第二膜15仅形成在包含无机膜的膜14的通孔14a中。也就是,如图9所示,仅在通孔14a中形成环氧树脂,该环氧树脂作为涂覆型有机材料,其热膨胀系数(CTE)大于氧化硅膜和氮化硅膜的热膨胀系数,其杨氏模量小于氧化硅膜和氮化硅膜的杨氏模量。因此,由于可以显著减小杨氏模量和CTE与氧化硅膜和氮化硅膜大不相同的环氧树脂的体积,因此可以防止因工艺中的热量导致的氧化硅膜和氮化硅膜中出现裂缝以及膜剥落。因此,腔体13的可靠性得以提高。
[变型例]
图10至12均示出图1所示的电极单元20的变型例,它们是示例出没有绝缘膜25的结构的横截面图。然而,在视图中省去了布线21。
在图10所示的电器件50的电极单元51中,在垫26上形成与第三膜16相同类型的绝缘膜52,从而与第三膜16接续。绝缘膜52具有触及垫26的开口22,并且在开口22中形成金属膜27。而且,在金属膜27上形成凸起24。
在图11所示的电器件60的电极单元61中,在垫26上形成与第二膜15相同类型的有机膜62,从而接触第四膜17。有机膜62具有触及垫26的开口22,并且在开口22中形成金属膜27。而且,在金属膜27上形成凸起24。
在图12所示的电器件70的电极单元71中,在垫26上形成与第四膜17相同类型的有机膜72,从而与第四膜17接续。该有机膜72具有触及垫26的开口22,并且在开口22中形成金属膜27。而且,在金属膜27上形成凸起24。
如上所述,在每个电极单元20、51、61、71中,如果与第二膜15相同类型的有机膜没有形成为与第二膜15接续,则电极单元的结构可以变化。
根据图10至12所示的结构,即使当绝缘膜52和有机膜62、72已从均被叠置的金属膜27的边缘到绝缘膜52和有机膜62、72断裂,并且例如水蒸气的有害气体从裂缝进入时,电器件50、60、70均可以也都可以防止例如水蒸气的有害气体在第二膜15中扩散和侵入腔体13中。
本领域技术人员可以容易地想到其他的优点和变型。因此,本发明在其更宽的方面不限于在此所示和所述的具体细节和示范性实施例。因此,可以进行多种变型,而不脱离由权利要求及其等价物所限定的总发明构思的精神或范围。

Claims (15)

1.一种电器件,包括:
基底,配置为包括功能元件;
绝缘的第一膜,配置为与基底一起形成容纳功能元件的腔体并且包括多个通孔;
绝缘的第二膜,配置为覆盖所述多个通孔,绝缘的第二膜形成在第一膜上,并且透气性高于第一膜的透气性;
绝缘的第三膜,配置为至少形成在第二膜上,绝缘的第三膜的透气性低于第二膜的透气性;以及
绝缘的第四膜,配置为形成在第三膜上,绝缘的第四膜的弹性高于第三膜的弹性。
2.根据权利要求1所述的器件,还包括:
绝缘的第五膜,配置为覆盖第二膜的侧表面,绝缘的第五膜的透气性低于第二膜的透气性。
3.根据权利要求2所述的器件,其中第五膜和第三膜包含相同的材料。
4.根据权利要求2所述的器件,还包括:
电极,配置为形成在第二膜外部。
5.根据权利要求2所述的器件,还包括:
布线,其一端连接到功能元件,另一端延伸到第二膜外部;
有机膜,其与第二膜分离,覆盖布线的所述另一端,且包括对应于布线的所述另一端的开口;以及
凸起,其形成在有机膜上,包围所述开口,并且连接到布线的所述另一端。
6.根据权利要求1所述的器件,其中
第一膜是主要包含Si-O键的硅化合物;
第二膜是主要包含碳的以下树脂中的任何一种:热固型树脂、可紫外线固化的树脂和电子束固化型树脂;
第三膜是主要包含Si-N键的硅化合物;以及
第四膜是环氧树脂和聚酰亚胺树脂之一。
7.根据权利要求1所述的器件,其中第二膜封闭每个通孔。
8.一种半导体器件,包括:
基底,配置为包括功能元件;
绝缘的第一膜,配置为形成在基底上,绝缘的第一膜形成容纳功能元件的腔体并且包括多个通孔;
绝缘的第二膜,配置为形成在通孔中,绝缘的第二膜覆盖所述多个通孔中的每一个,并且透气性高于第一膜的透气性;
绝缘的第三膜,配置为形成在第一膜和第二膜上,绝缘的第三膜的透气性低于第二膜的透气性;以及
绝缘的第四膜,配置为形成在第三膜上,绝缘的第四膜的弹性高于第三膜的弹性。
9.根据权利要求8所述的器件,还包括:
绝缘的第五膜,配置为覆盖第二膜的侧表面,该绝缘的第五膜的透气性低于第二膜的透气性。
10.根据权利要求9所述的器件,还包括:
电极,配置为形成在第二膜外部,电极电连接到功能元件。
11.根据权利要求10所述的器件,还包括:
布线,其一端连接到功能元件,另一端延伸到第二膜外部;
有机膜,其与第二膜分离,覆盖布线的所述另一端,并且包括对应于布线的所述另一端的开口;以及
凸起,其形成在有机膜上,包围所述开口,并且连接到布线的所述另一端。
12.根据权利要求8所述的器件,其中
第一膜是主要包含Si-O键的硅化合物;
第二膜是主要包含碳的以下树脂中的任何一种:热固型树脂、可紫外线固化的树脂和电子束固化型树脂;
第三膜是主要包含Si-N键的硅化合物;以及
第四膜是环氧树脂和聚酰亚胺树脂之一。
13.一种电器件的制造方法,包括以下步骤:
在具有功能元件的基底上形成具有多个通孔的绝缘的第一膜,第一膜与基底一起形成容纳功能元件的腔体;
在第一膜上形成覆盖所述多个通孔的绝缘的第二膜,绝缘的第二膜的透气性高于第一膜的透气性;
在形成第二膜之后,将腔体中的水蒸气释放到第二膜的外部;
在释放水蒸气之后,在第二膜上形成绝缘的第三膜,绝缘的第三膜的透气性低于第二膜的透气性;以及
在第三膜上形成绝缘的第四膜,绝缘的第四膜的弹性高于第三膜的弹性。
14.根据权利要求13的方法,其中水蒸气的释放通过热处理来执行的。
15.根据权利要求14的方法,还包括:
在形成第二膜之后,通过去除第二膜的一部分,暴露出第一膜的一部分,以及第三膜形成在第一膜和第二膜上。
CN2009100032764A 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件 Expired - Fee Related CN101492149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110253951.6A CN102336392B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP015510/2008 2008-01-25
JP2008015510 2008-01-25
JP2008282499A JP4581011B2 (ja) 2008-01-25 2008-10-31 電気部品とその製造方法
JP282499/2008 2008-10-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110253951.6A Division CN102336392B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件

Publications (2)

Publication Number Publication Date
CN101492149A true CN101492149A (zh) 2009-07-29
CN101492149B CN101492149B (zh) 2011-11-02

Family

ID=40898069

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100032764A Expired - Fee Related CN101492149B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件
CN201110253951.6A Expired - Fee Related CN102336392B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110253951.6A Expired - Fee Related CN102336392B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件

Country Status (5)

Country Link
US (3) US8309858B2 (zh)
JP (1) JP4581011B2 (zh)
KR (1) KR101057905B1 (zh)
CN (2) CN101492149B (zh)
TW (1) TWI385784B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104925737A (zh) * 2014-03-18 2015-09-23 精工爱普生株式会社 微机电系统装置及其制造方法
US9284185B2 (en) 2009-08-27 2016-03-15 Globalfoundries Inc. Integrated circuit switches, design structure and methods of fabricating the same
CN105645349A (zh) * 2014-12-04 2016-06-08 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105858586A (zh) * 2015-02-09 2016-08-17 精材科技股份有限公司 晶片封装体与其制备方法
CN106744650A (zh) * 2016-12-26 2017-05-31 苏州工业园区纳米产业技术研究院有限公司 Mems释放长度检测结构及其制备方法
CN106865489A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
CN111344856A (zh) * 2017-11-14 2020-06-26 三菱电机株式会社 半导体装置及其制造方法
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法
US10794886B2 (en) * 2016-05-30 2020-10-06 Kabushiki Kaisha Toshiba Gas detection device
CN113496964A (zh) * 2020-03-18 2021-10-12 日本航空电子工业株式会社 器件及器件的形成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
JP2011083881A (ja) * 2009-10-19 2011-04-28 Toshiba Corp Memsデバイスの製造方法、memsデバイス
JP5479227B2 (ja) * 2010-05-28 2014-04-23 株式会社東芝 半導体装置
JP5204171B2 (ja) * 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US8878071B2 (en) * 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
JP5760502B2 (ja) * 2011-02-25 2015-08-12 富士通株式会社 電子デバイスとその製造方法
JP2014057125A (ja) * 2012-09-11 2014-03-27 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2014155980A (ja) 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
JP2014184513A (ja) 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
JP2014200857A (ja) 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法
US9955949B2 (en) * 2013-08-23 2018-05-01 Canon Kabushiki Kaisha Method for manufacturing a capacitive transducer
JP5985451B2 (ja) * 2013-09-06 2016-09-06 株式会社東芝 Memsデバイス
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP2015174154A (ja) * 2014-03-13 2015-10-05 株式会社東芝 Memsデバイスおよびその製造方法
JP2015223689A (ja) * 2014-05-30 2015-12-14 株式会社東芝 電子部品及びその製造方法
US10384929B2 (en) * 2016-03-22 2019-08-20 Murata Manufacturing Co., Ltd. Impact element for a sensor device and a manufacturing method
JP6668286B2 (ja) * 2016-04-01 2020-03-18 スカイワークスフィルターソリューションズジャパン株式会社 電子部品及びその製造方法と電子装置及びその製造方法
JP6648637B2 (ja) * 2016-05-24 2020-02-14 Tdk株式会社 電子部品パッケージ
WO2018133940A1 (en) * 2017-01-19 2018-07-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic element
JP6990997B2 (ja) * 2017-06-06 2022-01-12 株式会社日立製作所 Memsデバイス
DE102018118701B3 (de) 2018-08-01 2019-10-17 RF360 Europe GmbH BAW-Resonator mit verbesserter Verbindung der oberen Elektrode
KR102165882B1 (ko) * 2018-12-28 2020-10-14 주식회사 제이피드림 박막 패키지 및 그의 형성방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123033A (ja) 1984-11-20 1986-06-10 Matsushita Electric Ind Co Ltd 保護膜構造体
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
AU5869994A (en) 1992-12-11 1994-07-04 Regents Of The University Of California, The Microelectromechanical signal processors
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
EP1534525B1 (en) * 2002-08-06 2009-04-01 Ricoh Company, Ltd. Electrostatic actuator formed by a semiconductor manufacturing process
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US6936494B2 (en) 2002-10-23 2005-08-30 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
AU2004216038A1 (en) * 2003-02-25 2004-09-10 Ic Mechanics, Inc. Micromachined assembly with a multi-layer cap defining cavity
US7492019B2 (en) 2003-03-07 2009-02-17 Ic Mechanics, Inc. Micromachined assembly with a multi-layer cap defining a cavity
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
JP4544880B2 (ja) 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
JP2005207959A (ja) 2004-01-26 2005-08-04 Mitsubishi Electric Corp 薄膜中空構造体
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
JP4020891B2 (ja) * 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
JP4534622B2 (ja) 2004-06-23 2010-09-01 ソニー株式会社 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP4426413B2 (ja) * 2004-09-24 2010-03-03 日本電信電話株式会社 半導体装置の製造方法
CN102306635B (zh) 2004-11-16 2015-09-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP4323435B2 (ja) * 2005-01-06 2009-09-02 日本電信電話株式会社 半導体装置の製造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US20070158769A1 (en) 2005-10-14 2007-07-12 Cardiomems, Inc. Integrated CMOS-MEMS technology for wired implantable sensors
JP4988217B2 (ja) 2006-02-03 2012-08-01 株式会社日立製作所 Mems構造体の製造方法
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスおよびmemsデバイスの製造方法
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスの製造方法
US7781267B2 (en) * 2006-05-19 2010-08-24 International Business Machines Corporation Enclosed nanotube structure and method for forming
JP5016884B2 (ja) * 2006-09-29 2012-09-05 株式会社日立製作所 半導体装置およびその製造方法
JP2008188711A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 半導体装置製造方法
TW200938479A (en) * 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
JP2010219377A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9284185B2 (en) 2009-08-27 2016-03-15 Globalfoundries Inc. Integrated circuit switches, design structure and methods of fabricating the same
CN104925737A (zh) * 2014-03-18 2015-09-23 精工爱普生株式会社 微机电系统装置及其制造方法
CN104925737B (zh) * 2014-03-18 2018-01-30 精工爱普生株式会社 微机电系统装置及其制造方法
CN105645349B (zh) * 2014-12-04 2017-09-22 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105645349A (zh) * 2014-12-04 2016-06-08 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105858586A (zh) * 2015-02-09 2016-08-17 精材科技股份有限公司 晶片封装体与其制备方法
US10794886B2 (en) * 2016-05-30 2020-10-06 Kabushiki Kaisha Toshiba Gas detection device
CN106744650A (zh) * 2016-12-26 2017-05-31 苏州工业园区纳米产业技术研究院有限公司 Mems释放长度检测结构及其制备方法
CN106865489A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
CN111344856A (zh) * 2017-11-14 2020-06-26 三菱电机株式会社 半导体装置及其制造方法
CN111344856B (zh) * 2017-11-14 2023-05-30 三菱电机株式会社 半导体装置及其制造方法
CN113496964A (zh) * 2020-03-18 2021-10-12 日本航空电子工业株式会社 器件及器件的形成方法
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法

Also Published As

Publication number Publication date
CN102336392B (zh) 2015-10-21
US20140353777A1 (en) 2014-12-04
JP4581011B2 (ja) 2010-11-17
KR101057905B1 (ko) 2011-08-19
CN101492149B (zh) 2011-11-02
US20130032386A1 (en) 2013-02-07
KR20090082148A (ko) 2009-07-29
CN102336392A (zh) 2012-02-01
US8829359B2 (en) 2014-09-09
US8309858B2 (en) 2012-11-13
JP2009196078A (ja) 2009-09-03
TW200945551A (en) 2009-11-01
TWI385784B (zh) 2013-02-11
US20090188709A1 (en) 2009-07-30
US9676608B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
CN101492149B (zh) 构建到半导体集成电路中的电器件
JP5133680B2 (ja) 微小電気機械システム用のパッケージングおよびその製造方法
JP5204171B2 (ja) 電気部品およびその製造方法
JP5329914B2 (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
US20140300249A1 (en) Mems device anchoring
JP2007222956A (ja) Memsデバイスおよびmemsデバイスの製造方法
JP2014184513A (ja) 電気部品およびその製造方法
JP2014155980A (ja) 電気部品およびその製造方法
US20160257560A1 (en) Mems device
JP6095308B2 (ja) 半導体装置とその製造方法
KR20110100161A (ko) 반도체 장치
US6846423B1 (en) Wafer-level seal for non-silicon-based devices
JP2006080149A (ja) 半導体装置の積層構造
JP2010123679A (ja) 中空封止体及び中空封止体の製造方法
JP2008221450A (ja) Memsパッケージの製造方法およびmemsパッケージ
WO2024142212A1 (ja) 半導体装置
CN113808915B (zh) 用于制造衬底的方法
JP2008093812A (ja) Mems・半導体複合回路及びmems素子
CN113808915A (zh) 用于制造衬底的方法
CN117766473A (zh) 一种半导体结构及其制造方法
US9284186B2 (en) Semiconductor device and method of manufacturing the same
CN113371669A (zh) 半导体结构及其制造方法
JP2002313601A (ja) 樹脂封止型電子部品
US20160272484A1 (en) Electronic device and method of manufacturing the same
JP2008307686A (ja) Mems・半導体複合回路及びmems素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111102

Termination date: 20170201

CF01 Termination of patent right due to non-payment of annual fee