CN104925737A - 微机电系统装置及其制造方法 - Google Patents

微机电系统装置及其制造方法 Download PDF

Info

Publication number
CN104925737A
CN104925737A CN201510119951.5A CN201510119951A CN104925737A CN 104925737 A CN104925737 A CN 104925737A CN 201510119951 A CN201510119951 A CN 201510119951A CN 104925737 A CN104925737 A CN 104925737A
Authority
CN
China
Prior art keywords
electrode
cap
semiconductor substrate
insulating barrier
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510119951.5A
Other languages
English (en)
Other versions
CN104925737B (zh
Inventor
吉泽隆彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104925737A publication Critical patent/CN104925737A/zh
Application granted granted Critical
Publication of CN104925737B publication Critical patent/CN104925737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0764—Forming the micromechanical structure in a groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种MEMS装置。该MEMS装置具备：半导体基板，其被形成有沟槽；功能元件，其被设置于半导体基板的沟槽内，且具有连接电极；结构体，其被设置于半导体基板的沟槽内，且在功能元件的周围形成空腔；盖部，其包括与连接电极电连接的导电体，且对空腔进行覆盖；绝缘层，其对盖部以及设置有半导体电路元件的半导体基板的主面进行覆盖；第一电极，其贯穿绝缘层并与导电体电连接；第二电极，其贯穿绝缘层并与半导体电路元件电连接；配线，其被设置于绝缘层的表面上，并对第一电极与第二电极进行电连接。

Description

微机电系统装置及其制造方法
技术领域
本发明涉及一种将谐振器、传感器、致动器等的功能元件、及/或电子电路集成于一个基板上的MEMS(Micro Electro Mechanical Systems：微机电系统)装置、以及这种MEMS装置的制造方法等。
背景技术
例如，在作为功能元件而具有静电电容型的谐振器的MEMS装置中，谐振器在真空状态下被密封于基板上所形成的空腔内。另外，为了防止尘埃或水分等的影响，即便是无需真空密闭的功能元件，也被密封于空腔内。
在将这种功能元件与半导体电路元件集成于一个半导体基板上的情况下，以往是通过在半导体基板上设置功能元件并采用绝缘膜等包围功能元件的周围，从而形成空腔的。因此，空腔成了在半导体基板上经由绝缘层而形成配线时的障碍。
在这种MEMS装置中，为了将功能元件与半导体电路元件电连接，而使用引线接合或TSV(Through Silicon Via：硅贯穿电极)等的特殊的工艺。或者，即便在能够使用标准的半导体晶片工艺进行连接的情况下，在引出将功能元件与半导体电路元件电连接的配线方面，也受到很大的限制。其结果为，使功能元件与半导体电路元件之间的电连接变得复杂，并导致MEMS装置的设计自由度的降低与成本的上升。
作为相关的技术，在专利文献1中公开有一种实现了如下结构的MEMS与半导体复合电路，所述结构易于对被设置在半导体基板上的层结构进行平坦化，并且不易受半导体元件部的元件结构与MEMS结构体的相互间的影响。在该MEMS与半导体复合电路中，在半导体基板的表层部上，形成有由用于实施MEMS结构体的相对于半导体基板的元件分离的表面凹部以及被配置于其内部的绝缘体构成的MEMS沟槽结构、和由被设置在用于实施半导体元件部的元件分离的元件边界部上的表面槽以及被配置于其内部的绝缘体构成的边界沟槽结构，并且MEMS沟槽结构内的绝缘体的表面被构成为低于半导体基板的基板表面，且在绝缘体的表面上形成有MEMS结构体。
另外，在专利文献2中，公开了一种在空腔内具有MEMS元件的电子装置。该电子装置具有：具有第一面和其相反侧的第二面的由半导体材料构成的基板、和具备固定电极与可动电极的MEMS元件，并且可动电极被形成于被封闭的空腔内，且能够在第一间隙位置与第二位置之间于相对于固定电极而或接近或远离的方向上进行移动。空腔通过在基板的第二面侧露出的基板内的蚀刻开口而被打开，电极在第一面侧与接触衬垫结合，并且在MEMS元件的电极与接触衬垫之间存在树脂层。基板在第二面侧具备蚀刻开口延伸的封装部，并且空腔至少局部地存在于可动电极与封装部之间。
在专利文献1以及专利文献2中公开了如下内容，即，在半导体基板上形成MEMS沟槽结构与空腔，并在空腔内设置MEMS元件。然而，由于MEMS元件在与基板的主面相比而较高的区域内延伸，因此包围MEMS元件的空腔的一部分被形成于与基板的主面相比而较高的区域内，从而成为在基板上经由绝缘层而形成配线时的障碍。
专利文献1：日本特开2008-100325号公报(第0004～0006段、图8)
专利文献2：日本特表2009-516346号公报(摘要、权利要求9、图1)
发明内容
因此，鉴于上述情况，本发明的目的之一为，在将功能元件与半导体电路元件集成于一个半导体基板上的MEMS装置中，即使在对功能元件进行收纳的空腔的上层上，也能够与半导体电路元件的上层相同地使用标准的半导体晶片工艺来配置配线层，从而提高MEMS装置的设计自由度。
为了解决上述课题，本发明的一个观点所涉及的MEMS装置具备：半导体基板，其在主面的第一区域中形成有沟槽，并且在主面的第二区域中形成有半导体电路元件的杂质扩散区域；功能元件，其被设置于半导体基板的沟槽内，且具有连接电极；结构体，其被设置于所述半导体基板的沟槽内，且在功能元件的周围形成空腔；盖部，其包括与连接电极电连接的导电体，且对空腔进行覆盖，并且该盖部中的导电体与该盖部的其他部分绝缘；绝缘层，其对盖部以及设置有半导体电路元件的半导体基板的主面进行覆盖；第一电极，其贯穿绝缘层并与导电体电连接；第二电极，其贯穿绝缘层并与半导体电路元件电连接；配线，其被设置于绝缘层的表面上，并对第一电极与第二电极进行电连接。
另外，本发明的一个观点所涉及的MEMS装置的制造方法具备：工序(a)，在半导体基板的主面的第一区域中形成沟槽；工序(b)，在半导体基板的沟槽内，形成具有连接电极的功能元件、以及在功能元件的周围形成空腔的结构体；工序(c)，在空腔内形成牺牲膜；工序(d)，形成第一盖部，所述第一盖部被形成有开口并对空腔的一部分进行覆盖；工序(e)，在半导体基板的主面的第二区域中形成半导体电路元件；工序(f)，通过脱模蚀刻而去除空腔内的牺牲膜；工序(g)，形成第二盖部，所述第二盖部在第一盖部的表面上，且包括与连接电极电连接的导电体，该第二盖部中的导电体与该第二盖部的其他部分绝缘；工序(h)，形成绝缘层，所述绝缘层对第一盖部及第二盖部、以及被形成有半导体电路元件的半导体基板的主面进行覆盖；工序(i)，形成第一电极以及第二电极，所述第一电极贯穿绝缘层并与导电体电连接，所述第二电极贯穿绝缘层并与半导体电路元件电连接；工序(j)，在绝缘层的表面上形成对第一电极与第二电极进行电连接的配线。
根据本发明的一个观点，在于主面的第一区域中形成有沟槽且于主面的第二区域中形成有半导体电路元件的杂质扩散区域的半导体基板的沟槽内形成空腔，并且在空腔内设置有功能元件，且在对空腔进行覆盖的盖部上设置有与功能元件的连接电极电连接的导电体。由此，能够使与导电体电连接的第一电极的上端的高度和与半导体电路元件电连接的第二电极的上端的高度一致。因此，即使在对功能元件进行收纳的空腔的上层上，也能够与半导体电路元件的上层相同地使用标准的半导体晶片工艺来配置配线层，从而提高了MEMS装置的设计自由度。
在此，优选为，绝缘层的表面通过CMP(化学机械研磨)而被加工。由此，绝缘层的表面被平坦化，从而易于在绝缘层上形成配线。另外，优选为，功能元件以及结构体在半导体基板的沟槽内被设置于与半导体基板的主面相比而较低的区域中。由此，由于空腔被形成于与半导体基板的主面相比而较低的区域中，因此能够将盖部的厚度设为足以确保空腔内为高真空的厚度。
附图说明
图1为表示本发明的一个实施方式所涉及的MEMS装置的主要部分的剖视图。
图2为本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。
图3为本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。
图4为本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。
图5为本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。
图6为本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，对相同的结构要素标注相同的参照符号，并省略重复的说明。
本发明的一个实施方式所涉及的MEMS装置为，将谐振器、传感器、致动器等的功能元件以及电子电路集成于一个基板上的装置。
在下文中，作为一个示例，对于作为功能元件而具有静电电容型的谐振器并且作为半导体电路元件而具有MOS场效应晶体管的MEMS装置进行说明。谐振器被封闭在形成于半导体基板的沟槽(表面凹部)内的空腔内。
图1为表示本发明的一个实施方式所涉及的MEMS装置的主要部分的剖视图。如图1所示，在该MEMS装置中，使用在主面(图中上表面)的第一区域(图中右侧)中形成有沟槽，并且在主面的第二区域(图中左侧)中形成有半导体电路元件的杂质扩散区域的半导体基板10。
在半导体基板10的沟槽内，设置有具有外部连接电极的谐振器、和在谐振器的周围形成空腔的结构体。例如，谐振器包括经由绝缘膜20而被设置于半导体基板10的沟槽的底面上的下部电极31、上部电极32、外部连接电极33以及34。在这些电极的周围设置有形成空腔的作为结构体的壁部35、和对壁部35进行加强的绝缘膜41。
例如，绝缘膜20包括二氧化硅(SiO2)绝缘膜21和氮化硅(SiN)绝缘膜22。下部电极31～壁部35通过掺杂了杂质而具有导电性的多晶硅等而被形成。另外，绝缘膜41通过二氧化硅(SiO2)等而被形成。
谐振器的上部电极32包括悬臂(悬臂梁)状的结构体，且结构体的一端被固定，结构体的另一端成为可动。外部连接电极33以及34例如具有棱柱或圆柱形状。外部连接电极33与下部电极31电连接，并且可以与下部电极31一体构成。外部连接电极34与上部电极32电连接，并且可以与上部电极32一体构成。
在半导体基板10的沟槽内，被壁部35包围的区域成为空腔。空腔内的空间被设为高真空区域。在被设置于空腔内的谐振器中，通过对下部电极31与上部电极32之间施加交流电压，从而利用静电力而激发上部电极32的机械式振动，并对因该机械式振动引起的下部电极31与上部电极32之间的静电电容的变化实施检测。
空腔通过包括第一盖部50与第二盖部60在内的盖部而被覆盖。第一盖部50例如包括氮化硅(SiN)等的绝缘膜51和具有导电性的多晶硅膜52。此外，也可以在多晶硅膜52的表面上设置氮化钛(TiN)或自对准硅化物等的膜。
多晶硅膜52的一部分被设置于外部连接电极33的主面(图中上表面)的预定的区域中，并与外部连接电极33电连接。另外，多晶硅膜52的另一部分被设置于外部连接电极34的主面(图中上表面)的预定的区域中，并与外部连接电极34电连接。
第一盖部50形成有开口(脱模孔)50a，并通过开口50a以外的部分来覆盖空腔。将空腔内设为减压状态(真空状态)，并在第一盖部50的表面上由铝(Al)等而形成第二盖部60。
第二盖部60包括：中间导电体61，其经由多晶硅膜52而与外部连接电极33电连接并且与第二盖部60的其他部分绝缘；中间导电体62，其经由多晶硅膜52而与外部连接电极34电连接并且与第二盖部60的其他部分绝缘；密封部63，其对第一盖部的开口50a进行密封。
在此，优选为，在谐振器的下部电极31～外部连接电极34以及谐振器的周围形成空腔的作为结构体的壁部35，在半导体基板10的沟槽内被设置于与半导体基板10的主面相比而较低的区域中。由此，由于空腔被形成于与半导体基板10的主面相比而较低的区域中，因此能够将盖部的厚度设为足以确保空腔内为高真空的厚度。
另一方面，在半导体基板10的主面的第二区域中设置有半导体电路元件。例如，在半导体基板10内设置有成为MOS场效应晶体管(MOSFET)的源极以及漏极的杂质扩散区域71以及72，并在半导体基板10上经由栅极绝缘膜而设置有栅电极73。
在盖部以及设置有半导体电路元件的半导体基板10上，通过二氧化硅(SiO2)或BPSG(Boron Phosphorus Silicon Glass：硼磷硅玻璃)等而设置有对半导体基板10的主面进行覆盖的第一绝缘层(层间绝缘膜)81。第一绝缘层81与绝缘膜51接触，从而使第二盖部60的中间导电体61以及62与密封部63绝缘。
在此，优选为，第一绝缘层81的表面通过CMP(Chemical MechanicalPolishing：化学机械研磨)而被加工。由此，使第一绝缘层81的表面被平坦化，从而易于在第一绝缘层81上形成配线。
在第一绝缘层81的第一区域内，设置有贯穿第一绝缘层81并分别与中间导电体61以及62电连接的钨(W)等的接触插头(电极)91以及92。另外，在第一绝缘层81的第二区域内，设置有贯穿第一绝缘层81并分别与杂质扩散区域71、72以及栅电极73电连接的钨(W)等的接触插头(电极)93～95。
在被设置于第一绝缘层81的表面上的铝(Al)等的第一配线层中，实施对于接触插头91～95的电连接。而且，根据需要，经由第二绝缘层82而设置有第二配线层、经由第三绝缘层83而设置有第三配线层。另外，在最上层的配线层的表面上设置有保护膜84。
例如，通过被设置于第一配线层上的配线101而使接触插头91与接触插头93被电连接。另外，通过被设置于第二配线层上的配线102并经由第一配线层而使接触插头92与接触插头94被电连接。由此，能够将谐振器的外部连接电极33以及34与半导体电路元件电连接。
根据本发明的一个实施方式，在于主面的第一区域中形成有沟槽且于主面的第二区域中形成有半导体电路元件的杂质扩散区域的半导体基板10的沟槽内形成有空腔，且在空腔内设置有功能元件，并且在对空腔进行覆盖的盖部上设置有分别与功能元件的外部连接电极33以及34电连接的中间导电体61以及62。
由此，能够使分别与中间导电体61以及62电连接的接触插头91以及92的上端的高度、和与半导体电路元件电连接的接触插头93～95的上端的高度一致。因此，即使在对功能元件进行收纳的空腔的上层上，也能够与半导体电路元件的上层相同地使用标准的半导体晶片工艺来配置配线层，从而提高了MEMS装置的设计自由度。
接下来，对于图1所示的MEMS装置的制造方法进行说明。
图2～图6为，本发明的一个实施方式所涉及的MEMS装置的制造工序的剖视图。首先，如图2(a)所示，例如，在由单晶硅等构成的半导体基板10的主面的一部分上，通过利用光刻法来设置抗蚀层11并实施干蚀刻，从而在半导体基板10的主面的第一区域中形成较深的沟槽(深沟槽)10a。之后，去除抗蚀层11。
接下来，如图2(b)所示，在半导体基板10的沟槽的底面上形成绝缘膜20。例如，绝缘膜20包括二氧化硅(SiO2)绝缘膜21和氮化硅(SiN)绝缘膜22。氮化硅(SiN)绝缘膜22能够耐受用于去除后文所述的空腔内的牺牲膜的湿蚀刻(脱模蚀刻)。
另外，在半导体基板10的沟槽的底面上经由绝缘膜20而形成掺杂杂质从而具有导电性的多晶硅等，通过使用了抗蚀剂的干蚀刻来进行图案形成，从而形成谐振器的下部电极31。而且，在下部电极31上形成间隙牺牲膜23之后，形成具有导电性的多晶硅等，并通过使用了抗蚀剂的干蚀刻来进行图案形成，从而形成谐振器的上部电极32、外部连接电极33以及34、壁部35。之后，间隙牺牲膜23通过湿蚀刻而被去除。
由此，在半导体基板10的沟槽内，形成了具有下部电极31、上部电极32、外部连接电极33以及34的谐振器、和在谐振器的周围形成空腔的作为结构体的壁部35。
接下来，在形成了谐振器等的半导体基板10的表面上，在通过等离子体CVD法堆积了二氧化硅(SiO2)等的绝缘膜之后，通过CMP(化学机械研磨)而对二氧化硅(SiO2)等的绝缘膜实施研磨，进而实施蚀刻。其结果为，如图3(a)所示，在半导体基板10的沟槽内，在壁部35的周围形成二氧化硅(SiO2)等的绝缘膜41，并且在空腔内作为牺牲膜而形成二氧化硅(SiO2)等的绝缘膜42。
接下来，在形成了绝缘膜41以及42等的半导体基板10的表面上形成氮化硅(SiN)等的绝缘膜之后，通过使用了抗蚀剂的干蚀刻而对氮化硅(SiN)等的绝缘膜实施图案形成。其结果为，如图3(b)所示，形成了对外部连接电极33及34的主面的一部分以及绝缘膜41及42的一部分进行覆盖的氮化硅(SiN)等的绝缘膜51。
另外，在形成了绝缘膜51等的半导体基板10的表面上形成具有导电性的多晶硅膜之后，通过使用了抗蚀剂的干蚀刻而对多晶硅膜实施图案形成。其结果为，如图3(b)所示，形成了包括绝缘膜51以及多晶硅膜52的第一盖部50。第一盖部50形成有开口50a，并通过开口50a以外的部分来覆盖空腔。
在此，多晶硅膜52的一部分被设置于外部连接电极33的主面的预定的区域中，且与外部连接电极33电连接。另外，多晶硅膜52的另一部分被设置于外部连接电极34的主面的预定的区域中，且与外部连接电极34电连接。
接下来，对形成有第一盖部50等的半导体基板10的表面实施绝缘膜的平坦化等。之后，如图4(a)所示，在半导体基板10的主面的第二区域中，作为半导体电路元件而例如形成有MOS场效应晶体管(MOSFET)。
即，在半导体基板10上经由栅极绝缘膜而形成有栅电极73，并在栅电极73的两侧的半导体基板10内形成有成为源极以及漏极的杂质扩散区域71以及72。另外，也可以在栅极绝缘膜以及栅电极73的侧壁上形成具有绝缘性的侧壁。而且，也可以在侧壁的周围的区域内形成具有预定的厚度的绝缘膜。
接下来，如图4(b)所示，在形成有MOS场效应晶体管等的半导体基板10的表面上通过光刻法来设置抗蚀层24，所述抗蚀层24在与第一盖部的开口50a相对应的位置处具有开口24a。而且，通过作为蚀刻液而使用氟酸等的湿蚀刻(脱模蚀刻)而将作为空腔内的牺牲膜的二氧化硅(SiO2)等的绝缘膜去除。之后，通过灰化等而将抗蚀剂24去除。
接下来，在真空腔室内，通过溅射(高真空成膜法)而将铝(Al)等密封材料堆积于第一盖部50的表面上，并通过使用了抗蚀剂的干蚀刻而对所堆积的密封材料实施图案形成。由此，如图5(a)所示，通过铝(Al)等的密封材料而在第一盖部50的表面上形成了第二盖部60。
第二盖部60包括：中间导电体61，其经由多晶硅膜52而与外部连接电极33的预定的区域电连接并且与第二盖部60的其他部分绝缘；中间导电体62，其经由多晶硅膜52而与外部连接电极34的预定的区域电连接并且与第二盖部60的其他部分绝缘；密封部63，其对第一盖部的开口50a进行密封。
接下来，如图5(b)所示，通过二氧化硅(SiO2)或BPSG等而形成第一绝缘层81，所述第一绝缘层81对第一盖部50、第二盖部60和被形成有半导体电路元件的半导体基板10的主面进行覆盖。第一绝缘层81与绝缘膜51接触，从而使第二盖部60的中间导电体61以及62与密封部63绝缘。而且，优选为，通过CMP(化学机械研磨)来对第一绝缘层81的表面进行加工。由此，第一绝缘层81的表面被平坦化，从而易于在第一绝缘层81上形成配线。
接下来，如图6(a)所示，同时形成贯穿第一绝缘层81并分别与中间导电体61以及62电连接的钨(W)等的接触插头91以及92、和贯穿第一绝缘层81并与半导体电路元件电连接的钨(W)等的接触插头93～95。
接下来，如图6(b)所示，在第一绝缘层81的表面上，通过铝(Al)等而形成第一配线层。在第一配线层中，实施对接触插头91～95的电连接。例如，通过被设置于第一配线层中的配线101而使接触插头91与接触插头93被电连接。
而且，如图1所示，根据需要，能够经由第二绝缘层82而形成第二配线层，并经由第三绝缘层83而形成第三配线层。例如，通过被设置于第二配线层上的配线102并经由第一配线层而使接触插头92与接触插头94被电连接。
由此，能够将谐振器的外部连接电极33以及34与半导体电路元件电连接。如此，即使在对谐振器进行收纳的空腔的上层上，也能够与半导体电路元件的上层相同地使用标准的半导体晶片工艺来配置与所需相对应的数量的配线层。之后，在最上层的配线层的表面上形成保护膜84。
虽然在上述的实施方式中，对作为功能元件而具备谐振器的MEMS装置进行了说明，但本发明并不限定于上文说明的实施方式。例如，本发明也能够利用于具备传感器与致动器等的功能元件的MEMS装置中，并且对于具有本技术领域一般知识的人员而言，能够在本发明的技术思想内进行多种变形。
符号说明
10…半导体基板、11…抗蚀层、20…绝缘膜、21…二氧化硅(SiO2)绝缘膜、22…氮化硅(SiN)绝缘膜、23…间隙牺牲膜、24…抗蚀层、31…下部电极、32…上部电极、33、34…外部连接电极、35…壁部、41、42…绝缘膜、50…第一盖部、51…绝缘膜、52…多晶硅膜、60…第二盖部、61、62…中间导电体、63…密封部、71、72…杂质扩散区域、73…栅电极、81～83…绝缘层、91～95…接触插头、101、102…配线。

Claims (4)

1.一种微机电系统装置，具备：
半导体基板，其在主面的第一区域中形成有沟槽，并且在主面的第二区域中形成有半导体电路元件的杂质扩散区域；
功能元件，其被设置于所述半导体基板的沟槽内，且具有连接电极；
结构体，其被设置于所述半导体基板的沟槽内，且在所述功能元件的周围形成空腔；
盖部，其包括与所述连接电极电连接的导电体，且对所述空腔进行覆盖，并且该盖部中的所述导电体与该盖部的其他部分绝缘；
绝缘层，其对所述盖部以及设置有所述半导体电路元件的所述半导体基板的主面进行覆盖；
第一电极，其贯穿所述绝缘层并与所述导电体电连接；
第二电极，其贯穿所述绝缘层并与所述半导体电路元件电连接；
配线，其被设置于所述绝缘层的表面上，并对所述第一电极与所述第二电极进行电连接。
2.如权利要求1所述的微机电系统装置，其中，
所述绝缘层的表面通过化学机械研磨而被加工。
3.如权利要求1或2所述的微机电系统装置，其中，
所述功能元件以及所述结构体在所述半导体基板的沟槽内被设置于与所述半导体基板的主面相比而较低的区域中。
4.一种微机电系统装置的制造方法，具备：
工序(a)，在半导体基板的主面的第一区域中形成沟槽；
工序(b)，在所述半导体基板的沟槽内，形成具有连接电极的功能元件、以及在所述功能元件的周围形成空腔的结构体；
工序(c)，在所述空腔内形成牺牲膜；
工序(d)，形成第一盖部，所述第一盖部被形成有开口并对所述空腔的一部分进行覆盖；
工序(e)，在所述半导体基板的主面的第二区域中形成半导体电路元件；
工序(f)，通过脱模蚀刻而去除所述空腔内的所述牺牲膜；
工序(g)，形成第二盖部，所述第二盖部在所述第一盖部的表面上，且包括与所述连接电极电连接的导电体，该第二盖部中的所述导电体与该第二盖部的其他部分绝缘；
工序(h)，形成绝缘层，所述绝缘层对所述第一盖部及第二盖部、以及被形成有所述半导体电路元件的所述半导体基板的主面进行覆盖；
工序(i)，形成第一电极以及第二电极，所述第一电极贯穿所述绝缘层并与所述导电体电连接，所述第二电极贯穿所述绝缘层并与所述半导体电路元件电连接；
工序(j)，在所述绝缘层的表面上形成对所述第一电极与所述第二电极进行电连接的配线。
CN201510119951.5A 2014-03-18 2015-03-18 微机电系统装置及其制造方法 Active CN104925737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-055345 2014-03-18
JP2014055345A JP6314568B2 (ja) 2014-03-18 2014-03-18 Ｍｅｍｓデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
CN104925737A true CN104925737A (zh) 2015-09-23
CN104925737B CN104925737B (zh) 2018-01-30

Family

ID=54113213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510119951.5A Active CN104925737B (zh) 2014-03-18 2015-03-18 微机电系统装置及其制造方法

Country Status (3)

Country Link
US (1) US9278850B2 (zh)
JP (1) JP6314568B2 (zh)
CN (1) CN104925737B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104944356A (zh) * 2014-03-24 2015-09-30 精工爱普生株式会社 微机电系统装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9776856B2 (en) 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
US20090108381A1 (en) * 2001-12-10 2009-04-30 International Business Machines Corporation Low temperature bi-CMOS compatible process for MEMS RF resonators and filters
CN101492149A (zh) * 2008-01-25 2009-07-29 株式会社东芝 构建到半导体集成电路中的电器件
CN101643193A (zh) * 2008-08-04 2010-02-10 罗伯特.博世有限公司 具有带有不同大气内压力的空腔的微机械装置
US20110163399A1 (en) * 2009-11-30 2011-07-07 Imec Method for Manufacturing Microelectronic Devices and Devices According to Such Methods
CN103248994A (zh) * 2012-02-06 2013-08-14 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法及芯片
CN104909329A (zh) * 2014-03-12 2015-09-16 精工爱普生株式会社 微机电系统设备及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5929497A (en) * 1998-06-11 1999-07-27 Delco Electronics Corporation Batch processed multi-lead vacuum packaging for integrated sensors and circuits
DE10017976A1 (de) * 2000-04-11 2001-10-18 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
TWI270968B (en) * 2002-04-11 2007-01-11 Koninkl Philips Electronics Nv Electronic device and method of manufacturing same
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
CN101309854A (zh) 2005-11-17 2008-11-19 皇家飞利浦电子股份有限公司 包括mems元件的电子器件
JP2008100325A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp Ｍｅｍｓ・半導体複合回路及びその製造方法
JP5233302B2 (ja) * 2008-02-07 2013-07-10 セイコーエプソン株式会社 電子装置、共振子、及び電子装置の製造方法
FR2924421B1 (fr) * 2007-12-04 2010-02-19 Commissariat Energie Atomique Dispositif a circuit integre et n/mems encapsule et procede de realisation.
JP2009272477A (ja) * 2008-05-08 2009-11-19 Rohm Co Ltd Ｍｅｍｓセンサおよびその製造方法
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108381A1 (en) * 2001-12-10 2009-04-30 International Business Machines Corporation Low temperature bi-CMOS compatible process for MEMS RF resonators and filters
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101492149A (zh) * 2008-01-25 2009-07-29 株式会社东芝 构建到半导体集成电路中的电器件
CN101643193A (zh) * 2008-08-04 2010-02-10 罗伯特.博世有限公司 具有带有不同大气内压力的空腔的微机械装置
US20110163399A1 (en) * 2009-11-30 2011-07-07 Imec Method for Manufacturing Microelectronic Devices and Devices According to Such Methods
CN103248994A (zh) * 2012-02-06 2013-08-14 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法及芯片
CN104909329A (zh) * 2014-03-12 2015-09-16 精工爱普生株式会社 微机电系统设备及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104944356A (zh) * 2014-03-24 2015-09-30 精工爱普生株式会社 微机电系统装置

Also Published As

Publication number Publication date
JP6314568B2 (ja) 2018-04-25
JP2015178136A (ja) 2015-10-08
US20150266719A1 (en) 2015-09-24
US9278850B2 (en) 2016-03-08
CN104925737B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
US10903316B2 (en) Radio frequency switches with air gap structures
US8053897B2 (en) Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components
TW201351565A (zh) 半導體裝置及其製造方法
CN103681354B (zh) 用于产生可控半导体元件的方法
US7525151B2 (en) Vertical DMOS device in integrated circuit
US8907382B2 (en) Semiconductor device and fabrication method thereof
KR20130135304A (ko) 대체 금속 게이트 공정에서 트랜지스터를 위한 무경계 콘택 형성
KR20140112773A (ko) 배선 구조물, 배선 구조물의 제조 방법 및 배선 구조물을 포함하는 반도체 장치의 제조 방법
CN107424993A (zh) 用于共用衬底的电路的隔离结构
CN112951762A (zh) 用于封闭气隙结构中的接缝的双电介质层
CN104944356A (zh) 微机电系统装置
CN104925737A (zh) 微机电系统装置及其制造方法
CN104909329B (zh) 微机电系统设备及其制造方法
US7825507B2 (en) Semiconductor assembly and method for forming seal ring
CN104944357A (zh) 微机电系统装置
US9365411B2 (en) MEMS device and method for manufacturing the same
CN103723674B (zh) Mems晶体管及其制造方法
US9388039B2 (en) MEMS device and method of manufacturing the same
KR102495516B1 (ko) 반도체 장치 및 그 제조 방법
US9048247B2 (en) Method for producing a metal structure in a semiconductor substrate
CN110473880B (zh) 半导体器件及其制造方法
US7528468B2 (en) Capacitor assembly with shielded connections and method for forming the same
US20090057911A1 (en) Method for manufacturing a semiconductor arrangement, use of a trench structure, and semiconductor arrangement
KR20080080795A (ko) 스페이서형 유전체막을 가지는 엠아이엠 커패시터 및 그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant