CN104909329B - 微机电系统设备及其制造方法 - Google Patents

微机电系统设备及其制造方法 Download PDF

Info

Publication number
CN104909329B
CN104909329B CN201510094983.4A CN201510094983A CN104909329B CN 104909329 B CN104909329 B CN 104909329B CN 201510094983 A CN201510094983 A CN 201510094983A CN 104909329 B CN104909329 B CN 104909329B
Authority
CN
China
Prior art keywords
dielectric film
cap
electric conductor
mems device
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510094983.4A
Other languages
English (en)
Other versions
CN104909329A (zh
Inventor
吉泽隆彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104909329A publication Critical patent/CN104909329A/zh
Application granted granted Critical
Publication of CN104909329B publication Critical patent/CN104909329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate

Abstract

本发明涉及一种微机电系统设备，具有：功能元件，其具有连接电极；构造体，其在功能元件的周围形成空腔；第2绝缘膜，其被设置于连接电极的第1面上的规定的区域的周围；第1盖部，其包括覆盖第2绝缘膜的第3绝缘膜，并设置有开口，且覆盖空腔的一部分；第2盖部，其被设置于第1盖部的表面上并包括与连接电极的该规定的区域电连接的第1导电体、和将第1盖部的开口封闭的封闭部；第4绝缘膜，其被设置于第2盖部的表面上，并与第2绝缘膜或者第3绝缘膜接触而使第1导电体与封闭部绝缘；第2导电体，其贯穿第4绝缘膜而与第1导电体电连接。

Description

微机电系统设备及其制造方法
技术领域
本发明涉及将共振器、传感器、作动器等功能元件、以及/或者电子电路集成于一个基板上的微机电系统(MEMS：Micro Electro Mechanical Systems)设备、以及这种MEMS设备的制造方法等。
背景技术
例如，在作为功能元件而具有静电电容式的共振器的MEMS设备中，共振器在形成于基板的空腔内以真空状态被密封。为此，在基板上设置包围共振器的周围的构造体从而形成空腔，并将空腔内设为真空状态，且在空腔上接合有盖部(罩盖层)。
以往，作为空腔的盖部，使用了通过等离子体CVD(Chemical Vapor Deposition)法堆积而成的氮化硅(P-SiN)等的绝缘物。然而，在使用氮化硅等绝缘物来作为空腔的盖部的情况下，无法实现在高性能的MEMS设备中所要求的高真空的空腔封闭。
另外，作为与功能元件的外部连接电极电连接的导电体的材料，兼用了作为与MOS场效应晶体管的杂质扩散区域等连接的布线的材料的铝(Al)。然而，在高性能的MOS场效应晶体管中，使用钨(W)的连接插头作为连接部件来代替使用铝(Al)的布线，从而无法将功能元件用的连接部件的材料兼用为高性能的MOS场效应晶体管用的连接部件的材料。
作为相关的技术，在专利文献1中，公开了一种在共通的基板上具有电子电路的MEM设备。在该MEM设备中，在基板上形成有空腔，作为空腔的盖部(罩盖层)的材料，使用了氮化硅(SiN)或者二氧化硅(SiO2)。
另外，在专利文献2中，公开了一种通过设置于半导体基板上的构造体而形成有空腔的MEMS传感器。在该MEMS传感器中，在硅衬底上经由氧化硅等的绝缘层而设置有空腔的壁部，在空腔的壁部上经由氧化硅等的绝缘层而支承有空腔的盖部(罩盖)的边缘部。在此，罩盖、接地用导电部以及电压施加用导电部由掺杂多晶硅构成，并被形成在同一层上。
在专利文献1中，由于作为空腔的盖部的材料而使用了氮化硅(SiN)或者二氧化硅(SiO2)，因此不易实现高真空的空腔封闭。另外，在专利文献2中，虽然作为空腔的盖部的材料而使用了具有导电性的多晶硅，但是需要在真空腔室内进行空腔的侧壁与盖部的对位、接合。另外，用于将功能元件的布线部与空腔的盖部绝缘分离的构造也较为重要。
专利文献1：美国专利第5798283号说明书(专栏7-8，图8-9)
专利文献2：日本特开2009-272477号公报(段落0020-0027，图1)
发明内容
因此，鉴于上述问题点，本发明的第1目的在于，在于空腔内设置有功能元件的MEMS设备中，使用比较简单的构造以及制造方法来实现在高性能的MEMS设备中所要求的高真空的空腔封闭。另外，本发明的第2目的在于，切实地使功能元件的布线部与空腔的盖部绝缘分离。而且，本发明的第3目的在于，使功能元件用的连接部件的材料兼用为高性能的半导体电路元件用的连接部件的材料。
为了解决以上课题，本发明的一个观点所涉及的MEMS设备具有：基板；功能元件，其直接或经由第1绝缘膜而被设置于所述基板的表面上，并具有连接电极；构造体，其被设置于基板或者第1绝缘膜的表面上，并在功能元件的周围形成空腔；第2绝缘膜，其被设置于连接电极的第1面上的规定的区域的周围；第1盖部，其包括在连接电极的第1面上覆盖第2绝缘膜的第3绝缘膜，且第1盖部上设置有开口，并覆盖空腔的一部分；第2盖部，其被设置在第1盖部的表面上，并包括与连接电极的该规定的区域电连接的第1导电体、和将第1盖部的开口封闭的封闭部；第4绝缘膜，其被设置于第2盖部的表面上，并与第2绝缘膜或者第3绝缘膜相接而使第1导电体与封闭部绝缘；第2导电体，其贯穿第4绝缘膜而与第1导电体电连接。
另外，本发明的一个观点所涉及的MEMS设备的制造方法具有如下工序：在基板的表面上，直接或者经由第1绝缘膜而形成具有连接电极的功能元件、以及构造体的工序(a)，其中，所述构造体在所述功能元件的周围形成空腔；在连接电极的第1面上的规定的区域的周围以及空腔内形成第2绝缘膜的工序(b)；形成第1盖部的工序(c)，其中，所述第1盖部包括在连接电极的第1面上覆盖第2绝缘膜的第3绝缘膜，且第1盖部上形成有开口并且覆盖空腔的一部分；通过脱模蚀刻来去除空腔内的所述第2绝缘膜的工序(d)；在真空腔室内，在第1盖部的表面上形成第2盖部的工序(e)，其中，所述第2盖部包括与连接电极的该规定的区域电连接的第1导电体、和将第1盖部的开口封闭的封闭部；在第2盖部的表面上形成第4绝缘膜的工序(f)，其中，所述第4绝缘膜与第2绝缘膜或者第3绝缘膜相接而使第1导电体与封闭部绝缘；形成贯穿第4绝缘膜而与第1导电体电连接的第2导电体的工序(g)。
根据本发明的一个观点，由于包括与功能元件的连接电极电连接的第1导电体与将第1盖部的开口封闭的封闭部的第2盖部被设置于第1盖部的表面上，因此，能够使用比较简单的构造以及制造方法来实现高性能的MEMS设备中所要求的高真空的空腔封闭。另外，将功能元件的连接电极电连接的第1导电体的材料与封闭部的材料兼用，能够减少MEMS设备的制造工序。
在此，也可以采用如下方式，即，第4绝缘膜贯穿第2盖部以及第3绝缘膜而与第2绝缘膜相接。由此，能够利用第2～第4绝缘膜而切实地使第1导电体与封闭部绝缘分离。
另外，也可以采用如下方式，即，基板为设置有半导体电路元件的半导体基板，且至少设置有贯穿第4绝缘膜而与半导体电路元件电连接的连接插头，与第1导电体电连接的第2导电体由与该连接插头相同的材料形成。由此，能够将功能元件用的连接部件的材料兼用为半导体电路元件用的连接部件的材料。
在此情况下，空腔可以被形成于半导体基板的沟槽内。由此，形成于半导体基板上的层构造被平坦化，从而布线层的形成变得容易。另外，通过使功能元件用的连接插头的上端的高度与半导体电路元件用的连接插头的上端的高度对齐，从而能够通过设置于同一层上的布线而对两者进行连接。
在以上方式中，也可以采用如下方式，即，第2绝缘膜以及第4绝缘膜由二氧化硅(SiO2)形成，第3绝缘膜由氮化硅(SiN)形成，第2盖部由铝(Al)形成。在此情况下，在脱模蚀刻工序中，能够通过对于蚀刻液具有高耐性的氮化硅的第3绝缘膜来保护二氧化硅的第2绝缘膜，并且防止由于来自二氧化硅的水蒸气等的气体的释放所导致的真空度降低。另外，铝作为实现高性能的MEMS设备中所要求的高真空的空腔封闭的封闭部的材料较为合适。
另外，连接插头也可以由钨(W)形成。在高性能的MOS场效应晶体管中，由于作为连接部件而使用了钨(W)的连接插头，因此如果利用钨(W)来形成与第1导电体电连接的第2导电体，则能够将功能元件用的连接部件的材料兼用为高性能的MOS场效应晶体管用的连接部件的材料。
附图说明
图1为表示本发明的一种实施方式所涉及的MEMS设备的主要部分的剖视图。
图2为本发明的一种实施方式所涉及的MEMS设备的制造工序的剖视图。
图3为本发明的一种实施方式所涉及的MEMS设备的制造工序的剖视图。
图4为放大表示主要的制造工序中的MEMS设备的一部分的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，对于相同的结构要素标注相同的参照符号，并省略重复的说明。
本发明的一种实施方式所涉及的MEMS设备是将共振器、传感器、作动器等功能元件以及/或者电子电路集成于一个基板上而形成的设备。
在后文中，作为一个例子，对于作为功能元件而具有静电电容式的共振器并且作为半导体电路元件而具有MOS场效应晶体管的MEMS设备进行说明。共振器例如被密封在形成于半导体基板的沟槽(表面凹部)内的空腔内。
图1为表示本发明的一种实施方式所涉及的MEMS设备的主要部分的剖视图。如图1所示，在该MEMS设备中，使用了在主面(图中上表面)的第1区域(图中右侧)内形成有沟槽，并且在主面的第2区域(图中左侧)内形成有半导体电路元件的杂质扩散区域的半导体基板10。
共振器包括在半导体基板10的沟槽的底面上经由绝缘膜20而设置的下部电极31、上部电极32以及外部连接电极33，作为在它们的周围形成空腔的构造体而设置有壁部34。例如，绝缘膜20包括二氧化硅(SiO2)的绝缘膜21、氮化硅(SiN)的绝缘膜22。此外，壁部34也可以直接设置于半导体基板10的沟槽的底面上。另外，在使用玻璃、陶瓷或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31～外部连接电极33直接设置于基板上。
另外，下部电极31～壁部34由掺杂有杂质并具有导电性的多晶硅等形成。共振器的上部电极32包括悬臂(cantilever)状的构造体，构造体的一端被固定，构造体的另一端成为可动。外部连接电极33与下部电极31电连接，也可以与下部电极31一体地构成。此外，在图1中，并未图示与上部电极32电连接的外部连接电极。
在半导体基板10的沟槽内，由壁部34包围的区域成为空腔。空腔内的空间为高真空区域。在设置于空腔内的共振器中，通过对下部电极31与上部电极32之间施加交流电压，从而利用静电力来激励上部电极32的机械式的振动，进而检测出由于该机械式的振动而引起的下部电极31与上部电极32之间的静电电容的变化。
外部连接电极33例如具有扁平的棱柱或者圆柱的形状，在外部连接电极33的第1面(图中上面)的规定的区域的周围设置有绝缘膜41。而且，在外部连接电极33的第1面上设置有覆盖绝缘膜41的绝缘膜51。
在此，绝缘膜41为易于将膜厚设为较厚的绝缘膜，绝缘膜51为，与绝缘膜41相比在后述的脱模蚀刻工序中对于蚀刻液的耐性较高的绝缘膜。例如，绝缘膜41可以由二氧化硅(SiO2)等形成，绝缘膜51可以由氮化硅(SiN)等形成。
绝缘膜51与具有导电性的多晶硅膜52一起构成了第1盖部50。此外，也可以在多晶硅膜52的表面上设置氮化钛(TiN)或者自对准硅化物等的膜。另外，多晶硅膜52的一部分被设置于外部连接电极33的第1面上的规定的区域内，并与外部连接电极33电连接。第1盖部50形成有开口(释放孔)50a，并通过开口50a以外的部分覆盖空腔。
将空腔内设为减压状态(真空状态)，在第1盖部50的表面上通过铝(Al)等的金属而形成有第2盖部60。此外，第1盖部50的表面是指，与第1盖部50的空腔侧的面成为表背关系的面。第2盖部60包括经由多晶硅膜52而与外部连接电极33的第1面的规定的区域电连接的中间导电体61、和将第1盖部的开口50a封闭的封闭部62。
如此，包括与共振器的外部连接电极33电连接的中间导电体61、与将第1盖部的开口50a封闭的封闭部62的第2盖部60被设置在第1盖部50的表面上，因此能够使用比较简单的构造以及制造方法来实现高性能的MEMS设备中所要求的高真空的空腔封闭。
在第2盖部60的表面上设置有二氧化硅(SiO2)或者BPSG(Boron PhosphorusSilicon Glass：硼磷硅玻璃)等的绝缘膜70。绝缘膜70与绝缘膜41或者51相接，并使中间导电体61与封闭部62绝缘。如图1所示，绝缘膜70也可以通过贯穿第2盖部60以及绝缘膜51而与绝缘膜41相接来构成绝缘分离部。由此，能够利用绝缘膜41、绝缘膜51以及绝缘膜70而使中间导电体61切实地与封闭部62绝缘分离。
绝缘膜70可以在形成半导体电路元件的半导体基板10的第2区域内延伸。在半导体基板10的第2区域内设置有半导体电路元件。例如，在半导体基板10内设置有成为MOS场效应晶体管(MOSFET)的源极和漏极的杂质扩散区域81和82，在半导体基板10上经由栅极绝缘膜而设置有栅电极83。另外，设置有至少贯通绝缘膜70而与杂质扩散区域81和82以及栅电极83电连接的钨(W)等的连接插头(电极)91等。
因此，在半导体基板10的第1区域内，贯穿绝缘膜70而与中间导电体61电连接的导电体可以由与连接插头91相同的材料形成。例如，设置有贯穿绝缘膜70而与中间导电体61电连接的钨(W)等的连接插头(电极)92。例如，利用设置于绝缘膜70的表面上的铝(Al)等的布线100而将连接插头91与连接插头92电连接。由此，能够将共振器的外部连接电极33与MOS场效应晶体管电连接。
如此，通过作为功能元件用的连接部件而使用由与半导体电路元件用的连接部件相同的材料形成的导电体，从而能够将功能元件用的连接部件的材料兼用为高性能的半导体电路元件用的连接部件的材料。另外，由于空腔被形成于半导体基板10的沟槽内，因此形成于半导体基板10上的层构造被平坦化，从而易于形成布线层。而且，能够使功能元件用的连接插头92的上端的高度与半导体电路元件用的连接插头91的上端的高度对齐，从而通过设置于同一层上的布线而对两者进行连接。
接下来，对图1所示的MEMS设备的制造方法进行说明。
图2以及图3为本发明的一种实施方式所涉及的MEMS设备的制造工序的剖视图。首先，如图2(a)所示，例如在由单晶硅等构成的半导体基板10的主面的一部分上通过光刻法尔设置抗蚀剂11并进行干式蚀刻，由此在半导体基板10的主面的第1区域内形成较深的沟槽(深沟槽)10a。然后，去除抗蚀剂11。
接下来，如图2(b)所示，在半导体基板10的沟槽的底面上形成绝缘膜20。例如，绝缘膜20包括二氧化硅(SiO2)的绝缘膜21、氮化硅(SiN)的绝缘膜22。氮化硅(SiN)的绝缘膜22能够承受后述的用于去除的空腔内的牺牲膜的湿式蚀刻(脱模蚀刻)。
另外，在半导体基板10的沟槽的底面上经由绝缘膜20而形成掺杂有杂质并具有导电性的多晶硅等，并通过使用抗蚀剂的干式蚀刻来进行图案形成，从而形成共振器的下部电极31。而且，在于下部电极31上形成间隙牺牲膜23之后，形成具有导电性的多晶硅等，并通过使用了抗蚀剂的干式蚀刻来进行图案形成，从而形成共振器的上部电极32、外部连接电极33和壁部34。然后，通过湿式蚀刻来去除间隙牺牲膜23。
由此，在半导体基板10的沟槽的底面上经由绝缘膜20而形成了具有外部连接电极的共振器、以及在共振器的周围形成空腔的构造体即壁部34。此外，壁部34也可以直接被设置于半导体基板10的沟槽的底面上。另外，在使用玻璃、陶瓷或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31～外部连接电极33直接设置于基板上。
接下来，在形成了共振器等的半导体基板10的表面上通过等离子体CVD法而堆积二氧化硅(SiO2)等的绝缘膜，然后通过CMP(Chemical Mechanical Polishing：化学机械研磨)来研磨二氧化硅(SiO2)等的绝缘膜，并通过蚀刻来进行图案形成。其结果如图2(c)所示，在外部连接电极33的表面的规定的区域33a的周围形成了二氧化硅(SiO2)等的绝缘膜41，并且在空腔内作为牺牲膜而形成了二氧化硅(SiO2)等的绝缘膜42。
接下来，在形成有绝缘膜41和42等的半导体基板10的表面上形成了氮化硅(SiN)等的绝缘膜后，通过使用抗蚀剂的干式蚀刻而对氮化硅(SiN)等绝缘膜进行图案形成。其结果如图3(a)所示，形成了氮化硅(SiN)等的绝缘膜51。绝缘膜51在外部连接电极33的第1面上覆盖绝缘膜41，并且覆盖空腔的一部分。
另外，在形成有绝缘膜51等的半导体基板10的表面上形成了具有导电性的多晶硅膜后，通过使用抗蚀剂的干式蚀刻而对多晶硅膜进行图案形成。其结果如图3(a)所示，形成了包括绝缘膜51以及多晶硅膜52的第1盖部50。第1盖部50上形成有开口50a，并通过开口50a以外的部分而覆盖空腔。在此，多晶硅膜52的一部分被设置于外部连接电极33的第1面上的规定的区域内，并与外部连接电极33电连接。
接下来，对于形成了第1盖部50等的半导体基板10的表面进行槽加工、二氧化硅(SiO2)等的绝缘膜的形成、绝缘膜的平坦化等。然后，如图3(b)所示，在半导体基板10的第2区域内，作为半导体电路元件而例如形成MOS场效应晶体管(MOSFET)。
即，在半导体基板10上经由栅极绝缘膜而形成了栅电极83，在栅电极83的两侧的半导体基板10内形成了成为源极和漏极的杂质扩散区域81和82。另外，也可以在栅极绝缘膜以及栅电极83的侧壁形成具有绝缘性的侧壁。而且，可以在侧壁的周围的区域形成具有规定的厚度的绝缘膜。
另外，在形成了MOS场效应晶体管等的半导体基板10的表面上，通过光刻法而设置了在与第1盖部的开口50a对应的位置处具有开口24a的抗蚀剂24。而且，通过作为蚀刻液而使用了氟酸等的湿式蚀刻(脱模蚀刻)来去除空腔内的牺牲膜。然后，通过MCP等来去除抗蚀剂24。
接下来，在真空腔室内，通过溅射(高真空成膜法)而将铝(Al)等的金属堆积于第1盖部50的表面上，并通过使用了抗蚀剂的干式蚀刻而对所堆积的金属层进行图案形成。由此，如图3(c)所示，在第1盖部50的表面上通过铝(Al)等的金属而形成了第2盖部60。
第2盖部60包括：经由多晶硅膜52而与外部连接电极33的规定的区域电连接的中间导电体61、将第1盖部的开口50a封闭的封闭部62。另外，通过使用了抗蚀剂的干式蚀刻而形成了贯穿第2盖部60以及绝缘膜51而到达绝缘膜41的开口60a。
接下来，如图1所示，在第2盖部60的表面上形成二氧化硅(SiO2)或者BPSG等的绝缘膜70。绝缘膜70与绝缘膜41或者51相接，并使第2盖部60的中间导电体61与封闭部62绝缘。如图1所示，也可以通过使绝缘膜70贯穿第2盖部60以及绝缘膜51而与绝缘膜41相接来构成绝缘分离部。
绝缘膜70可以在形成MOS场效应晶体管的半导体基板10的第2区域内延伸。在此情况下，贯穿绝缘膜70而与MOS场效应晶体管电连接的钨(W)等的连接插头91、以及贯穿绝缘膜70而与中间导电体61电连接的钨(W)等的连接插头92将同时被形成。然后，通过在绝缘膜70的表面上形成铝(Al)等的布线100，从而将连接插头91与连接插头92电连接。
图4为放大表示主要的制造工序中的MEMS设备的一部分的剖视图。图4(a)图示了脱模蚀刻工序的MEMS设备的一部分。以下，对绝缘膜41由二氧化硅(SiO2)形成且绝缘膜51由氮化硅(SiN)形成的情况进行说明。在此情况下，在脱模蚀刻工序中，可以使用氟酸来作为蚀刻液。氟酸会溶解并侵蚀二氧化硅(SiO2)，但不易溶解氮化硅(SiN)。
因此，如图4(a)所示，通过使蚀刻耐性较高的氮化硅(SiN)的绝缘膜51在外部连接电极33上覆盖二氧化硅(SiO2)的绝缘膜41，从而保护了绝缘膜41不受蚀刻液影响，并且能够防止由来自二氧化硅(SiO2)的水蒸气等气体的释放所导致的真空度降低。
另外，由于绝缘膜41具有保护外部连接电极33以及多晶硅膜52的作用，以避免外部连接电极33与多晶硅膜52的电连接由于脱模蚀刻而受损，因此需要设为相应的大小。因此，通过由绝缘膜51来保护绝缘膜41不受蚀刻液影响，从而能够缩小绝缘膜41的大小。
图4(b)图示了铝等的干式蚀刻工序中的MEMS设备的一部分。如图4(b)所示，通过干式蚀刻而形成了贯穿第2盖部60以及绝缘膜51而到达绝缘膜41的开口60a。在该干式蚀刻工序中，氮化硅(SiN)的绝缘膜51容易被蚀刻，而二氧化硅(SiO2)的绝缘膜41不易被蚀刻。因此，绝缘膜41能够防止干式蚀刻到达外部连接电极33的情况，从而能够保护外部连接电极33。
虽然在上述的实施方式中，对空腔形成在半导体基板的较深的沟槽内的MEMS设备进行了说明，但本发明并不局限于以上所说明的实施方式。例如，本发明在空腔被形成在基板的较浅的沟槽内或基板上的MEMS设备中也能够利用，本领域技术人员在本发明的技术思想范围内可进行多种改变。
符号说明：
10…半导体基板、11…抗蚀剂、20…绝缘膜、21…二氧化硅(SiO2)的绝缘膜、22…氮化硅(SiN)的绝缘膜、23…间隙牺牲膜、24…抗蚀剂、31…下部电极、32…上部电极、33…外部连接电极、34…壁部、41、42…绝缘膜、50…第1盖部、51…绝缘膜、52…多晶硅膜、60…第2盖部、61…中间导电体、62…封闭部、70…绝缘膜、81、82…杂质扩散区域、83…栅电极、91、92…连接插头、100…布线。

Claims (11)

1.一种微机电系统设备，具有：
基板；
功能元件，其直接或经由第1绝缘膜而被设置于所述基板的表面上，并具有连接电极；
构造体，其被设置于所述基板或者所述第1绝缘膜的表面上，并在所述功能元件的周围形成空腔；
第2绝缘膜，其被设置于所述连接电极的第1面上的规定的区域的周围；
第1盖部，其包括在所述连接电极的第1面上覆盖所述第2绝缘膜的第3绝缘膜，且所述第1盖部上设置有开口，并覆盖所述空腔的一部分；
第2盖部，其被设置在所述第1盖部的表面上，并包括与所述连接电极的该规定的区域电连接的第1导电体、和将所述第1盖部的开口封闭的封闭部；
第4绝缘膜，其被设置于所述第2盖部的表面上，并与所述第2绝缘膜或者第3绝缘膜相接而使所述第1导电体与所述封闭部绝缘；
第2导电体，其贯穿所述第4绝缘膜而与所述第1导电体电连接，
所述第1盖部还包括导电体膜，
形成在所述第1盖部上的开口被形成为，形成在所述第3绝缘膜上的开口大于形成在所述导电体膜上的开口。
2.根据权利要求1所述的微机电系统设备，其中，
所述第4绝缘膜贯穿所述第2盖部以及所述第3绝缘膜而与所述第2绝缘膜相接。
3.根据权利要求1或2所述的微机电系统设备，其中，
所述基板为设置有半导体电路元件的半导体基板，且设置有至少贯穿所述第4绝缘膜而与所述半导体电路元件电连接的连接插头，
与所述第1导电体电连接的第2导电体由与所述连接插头相同的材料形成。
4.根据权利要求3所述的微机电系统设备，其中，
所述空腔被形成在所述半导体基板的沟槽内。
5.根据权利要求1或2所述的微机电系统设备，其中，
所述第2绝缘膜以及第4绝缘膜由二氧化硅形成，
所述第3绝缘膜由氮化硅形成，
所述第2盖部由铝形成。
6.根据权利要求3所述微机电系统设备，其中，
所述第2绝缘膜以及第4绝缘膜由二氧化硅形成，
所述第3绝缘膜由氮化硅形成，
所述第2盖部由铝形成。
7.根据权利要求4所述微机电系统设备，其中，
所述第2绝缘膜以及第4绝缘膜由二氧化硅形成，
所述第3绝缘膜由氮化硅形成，
所述第2盖部由铝形成。
8.根据权利要求3所述的微机电系统设备，其中，
所述连接插头由钨形成。
9.一种微机电系统设备的制造方法，具有如下工序：
在基板的表面上，直接或者经由第1绝缘膜而形成具有连接电极的功能元件、以及构造体的工序(a)，其中，所述构造体在所述功能元件的周围形成空腔；
在所述连接电极的第1面上的规定的区域的周围以及所述空腔内形成第2绝缘膜的工序(b)；
形成第1盖部的工序(c)，其中，所述第1盖部包括在所述连接电极的第1面上覆盖所述第2绝缘膜的第3绝缘膜，且所述第1盖部上形成有开口并且覆盖所述空腔的一部分；
通过脱模蚀刻来去除所述空腔内的所述第2绝缘膜的工序(d)；
在真空腔室内，在所述第1盖部的表面上形成第2盖部的工序(e)，其中，所述第2盖部包括与所述连接电极的该规定的区域电连接的第1导电体、和将所述第1盖部的开口封闭的封闭部；
在所述第2盖部的表面上形成第4绝缘膜的工序(f)，其中，所述第4绝缘膜与所述第2绝缘膜或者第3绝缘膜相接而使所述第1导电体与所述封闭部绝缘；
形成贯穿所述第4绝缘膜而与所述第1导电体电连接的第2导电体的工序(g)。
10.根据权利要求9所述的微机电系统设备的制造方法，其中，
工序(c)包括形成所述第1盖部的开口的步骤，所述第1盖部包括所述第3绝缘膜及导电体膜，并且所述第1盖部的开口被形成为，形成在所述第3绝缘膜上的开口大于形成在所述导电体膜上的开口。
11.根据权利要求9或10所述的微机电系统设备的制造方法，其中，
工序(b)包括利用二氧化硅而形成所述第2绝缘膜的步骤，
工序(c)包括利用氮化硅而形成所述第3绝缘膜的步骤；
工序(e)包括利用铝而形成所述第2盖部的步骤，
工序(f)包括利用二氧化硅而形成所述第4绝缘膜的步骤。
CN201510094983.4A 2014-03-12 2015-03-03 微机电系统设备及其制造方法 Active CN104909329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-048448 2014-03-12
JP2014048448A JP2015171740A (ja) 2014-03-12 2014-03-12 Ｍｅｍｓデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
CN104909329A CN104909329A (zh) 2015-09-16
CN104909329B true CN104909329B (zh) 2018-03-06

Family

ID=54068172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510094983.4A Active CN104909329B (zh) 2014-03-12 2015-03-03 微机电系统设备及其制造方法

Country Status (3)

Country Link
US (1) US9499394B2 (zh)
JP (1) JP2015171740A (zh)
CN (1) CN104909329B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314568B2 (ja) * 2014-03-18 2018-04-25 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
JP6331552B2 (ja) * 2014-03-25 2018-05-30 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
CN109541319B (zh) * 2018-10-10 2023-09-01 金华职业技术学院 一种液体介电常数测量方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
CN1848472A (zh) * 2005-04-06 2006-10-18 株式会社东芝 采用mems技术的半导体器件
CN103248994A (zh) * 2012-02-06 2013-08-14 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法及芯片
CN103373698A (zh) * 2012-04-26 2013-10-30 张家港丽恒光微电子科技有限公司 制作mems惯性传感器的方法及mems惯性传感器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4772302B2 (ja) * 2003-09-29 2011-09-14 パナソニック株式会社 微小電気機械システムおよびその製造方法
US7585744B2 (en) * 2003-12-08 2009-09-08 Freescale Semiconductor, Inc. Method of forming a seal for a semiconductor device
JP2008188711A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 半導体装置製造方法
JP2009272477A (ja) * 2008-05-08 2009-11-19 Rohm Co Ltd Ｍｅｍｓセンサおよびその製造方法
WO2010052682A2 (en) * 2008-11-10 2010-05-14 Nxp B.V. Mems with poly-silicon cap layer
JP5630243B2 (ja) * 2010-11-30 2014-11-26 セイコーエプソン株式会社 電子装置、電子機器及び電子装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
CN1848472A (zh) * 2005-04-06 2006-10-18 株式会社东芝 采用mems技术的半导体器件
CN103248994A (zh) * 2012-02-06 2013-08-14 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法及芯片
CN103373698A (zh) * 2012-04-26 2013-10-30 张家港丽恒光微电子科技有限公司 制作mems惯性传感器的方法及mems惯性传感器

Also Published As

Publication number Publication date
CN104909329A (zh) 2015-09-16
JP2015171740A (ja) 2015-10-01
US9499394B2 (en) 2016-11-22
US20150259193A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN107452712A (zh) 半导体结构
CN104909329B (zh) 微机电系统设备及其制造方法
KR20130135304A (ko) 대체 금속 게이트 공정에서 트랜지스터를 위한 무경계 콘택 형성
EP1969634A2 (en) Vertical dmos device in integrated circuit
CN104925737B (zh) 微机电系统装置及其制造方法
WO2013110533A1 (en) Semiconductor device with internal substrate contact and method of production
US11189559B2 (en) Semiconductor device and fabrication method thereof
CN104944356A (zh) 微机电系统装置
CN102201409A (zh) 具有钨间隔层的功率mosfet器件及其制造方法
TWI414044B (zh) 半導體製程、半導體元件及具有半導體元件之封裝結構
JP6331551B2 (ja) Ｍｅｍｓデバイス
CN104817052A (zh) 微机电系统元件及其制造方法
US9388039B2 (en) MEMS device and method of manufacturing the same
US8674443B2 (en) Substrate provided with a semi-conducting area associated with two counter-electrodes and device comprising one such substrate
CN110120340B (zh) 半导体元件及其制造方法
CN209487515U (zh) 功率晶体管装置
CN110473826A (zh) 半导体结构的制造方法
JP6269113B2 (ja) Ｍｅｍｓ素子及びその製造方法
JP2015145037A (ja) Ｍｅｍｓ素子及びその製造方法
CN100477122C (zh) 高压器件的场平板结构及其制造方法
JP2014060308A (ja) 半導体装置、及びその製造方法
JP2015145036A (ja) Ｍｅｍｓ素子及びその製造方法
KR20020021272A (ko) 반도체소자의 금속배선 형성방법
JPWO2014049827A1 (ja) 半導体装置の製造方法、及び、半導体装置
KR20090000373A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant