CN110473826A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN110473826A
CN110473826A CN201810436667.4A CN201810436667A CN110473826A CN 110473826 A CN110473826 A CN 110473826A CN 201810436667 A CN201810436667 A CN 201810436667A CN 110473826 A CN110473826 A CN 110473826A
Authority
CN
China
Prior art keywords
layer
conductor
substrate
manufacturing
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810436667.4A
Other languages
English (en)
Other versions
CN110473826B (zh
Inventor
吴以赢
张建军
张苗
智晓愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201810436667.4A priority Critical patent/CN110473826B/zh
Publication of CN110473826A publication Critical patent/CN110473826A/zh
Application granted granted Critical
Publication of CN110473826B publication Critical patent/CN110473826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体结构的制造方法，包括以下步骤。提供SOI衬底。SOI衬底包括衬底层、绝缘层与半导体层。绝缘层设置于衬底层上。半导体层设置于绝缘层上。在SOI衬底上形成半导体元件。形成覆盖半导体元件的介电层。在介电层与SOI衬底中形成暴露出衬底层的第一开口。在第一开口的表面上形成衬介电层。在第一开口中的衬介电层上形成第一导体层。部分衬介电层位于第一导体层与衬底层之间。形成覆盖介电层与第一导体层的阻障层。在阻障层与介电层中形成暴露出半导体元件的第二开口。在第二开口中形成第二导体层。第二导体层电连接至半导体元件。半导体结构的制造方法可防止用于移除SOI衬底的衬底层的制作工艺对第一导体层造成损害。

Description

半导体结构的制造方法
技术领域
本发明涉及一种半导体制作工艺，且特别是涉及一种半导体结构的制造方法。
背景技术
在目前使用绝缘体上有半导体(semiconductor on insulator，SOI)衬底的半导体制作工艺中，在形成用以连接正面电路与背面电路的导体层(如，接触窗)之后，会先移除SOI衬底的衬底层，再形成背面电路。然而，用于移除SOI衬底的衬底层的制作工艺经常会对所暴露出的导体层造成损害。
举例来说，在以湿式蚀刻法移除SOI衬底的衬底层之后，会暴露出用以连接正面电路与背面电路的导体层。此时，湿式蚀刻剂(如，氢氧化四甲基铵(TMAH))会与导体层的材料产生电化学反应(electrochemistry reaction)，进而造成导体层的材料损失。
发明内容
本发明提出一种半导体结构的制造方法，其可防止用于移除SOI衬底的衬底层的制作工艺对所暴露出的导体层造成损害。
本发明提供一种半导体结构的制造方法，包括以下步骤。提供SOI衬底。SOI衬底包括衬底层、绝缘层与半导体层。绝缘层设置于衬底层上。半导体层设置于绝缘层上。在SOI衬底上形成半导体元件。形成覆盖半导体元件的介电层。在介电层与SOI衬底中形成暴露出衬底层的第一开口。在第一开口的表面上形成衬介电层。在第一开口中的衬介电层上形成第一导体层。部分衬介电层位于第一导体层与衬底层之间。形成覆盖介电层与第一导体层的阻障层。在阻障层与介电层中形成暴露出半导体元件的第二开口。在第二开口中形成第二导体层。第二导体层电连接至半导体元件。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，衬介电层可封住第一开口的底部。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一导体层的形成方法可包括以下步骤。形成填入第一开口的导体材料层。移除第一开口外部的导体材料层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，在移除第一开口外部的导体材料层的制作工艺中，可同时移除第一开口外部的衬介电层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一开口外部的导体材料层的移除方法例如是化学机械研磨法。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二导体层的形成方法可包括以下步骤。形成填入第二开口的导体材料层。移除第二开口外部的导体材料层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，在移除第二开口外部的导体材料层的制作工艺中，可同时移除所述阻障层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二开口外部的导体材料层的移除方法例如是化学机械研磨法。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括移除衬底层，以暴露出部分衬介电层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括移除暴露出的部分衬介电层，以暴露出第一导体层的底部。
基于上述，在本发明所提出的半导体结构的制造方法中，由于部分衬介电层位于第一导体层与SOI衬底的衬底层之间，因此在后续用于移除SOI衬底的衬底层的制作工艺中，可通过衬介电层来保护第一导体层，以避免第一导体层受损。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1I为本发明一实施例的半导体结构的制造流程剖视图。
符号说明
100：SOI衬底
102：衬底层
104：绝缘层
106：半导体层
108：隔离结构
110：半导体元件
112：栅极
114、122：介电层
116、118：掺杂区
120：间隙壁
124、134：开口
126：衬介电层
128、136：导体材料层
128a、136a：导体层
130：阻障层
132：硬掩模层
具体实施方式
图1A至图1I为本发明一实施例的半导体结构的制造流程剖视图。
请参照图1A，提供SOI衬底100。SOI衬底100可具有相对的第一面S1与第二面S2。SOI衬底100包括衬底层102、绝缘层104与半导体层106。衬底层102的材料例如是半导体材料，如硅。绝缘层104设置于衬底层102上。绝缘层104的材料例如是氧化硅。半导体层106设置于绝缘层104上。半导体层106的材料例如是硅。此外，在SOI衬底100中可形成有隔离结构108。隔离结构108例如是浅沟槽隔离结构。隔离结构108的材料例如是氧化硅。
在SOI衬底100上形成半导体元件110。半导体元件110可位于隔离结构108之间的主动区中。在此实施例中，半导体元件110是以金属氧化物半导体晶体管为例，但本发明并不以此为限。举例来说，半导体元件110可包括栅极112、介电层114、掺杂区116与掺杂区118，且还可包括间隙壁120。栅极112设置在半导体层106上。栅极112的材料例如是导体材料，如掺杂多晶硅。介电层114设置于栅极112与半导体层106之间，可用以作为栅介电层。介电层114的材料例如是氧化硅。掺杂区116与掺杂区118设置在栅极112两侧的半导体层106中，可分别作为源极与漏极。间隙壁120设置在栅极112的侧壁上。间隙壁120可为单层结构或多层结构。间隙壁120的材料例如是氮化硅、氧化硅或其组合。
形成覆盖半导体元件110的介电层122。介电层122的材料例如是氧化硅。介电层122的形成方法例如是化学气相沉积法。
在介电层122与SOI衬底100中形成暴露出衬底层102的开口124。开口124的形成方法例如是对介电层122与SOI衬底100进行光刻蚀刻制作工艺。此外，在形成开口124的制作工艺中，还可进行过蚀刻制作工艺，以确保能够暴露出衬底层102。在过蚀刻制作工艺中，可能会移除部分衬底层102，但本发明并不以此为限。
在开口124的表面上形成衬介电层126。衬介电层126可共形地形成在开口124的表面与介电层122的表面上。衬介电层126可封住开口124的底部。衬介电层126的材料例如是氧化硅。衬介电层126的形成方法例如是化学气相沉积法。
请参照图1B，形成填入开口124的导体材料层128。导体材料层128可为单层结构或多层结构。导体材料层128的材料例如是钨(W)、氮化钛(TiN)或其组合。举例来说，导体材料层128可为氮化钛层与钨层的多层结构(TiN/W)或单层结构的钨层。导体材料层128的形成方法例如是物理气相沉积法或化学气相沉积法。
请参照图1C，移除开口124外部的导体材料层128，而在开口124中的衬介电层126上形成导体层128a。部分衬介电层126位于导体层128a与衬底层102之间，以保护导体层128a的底部，且将导体层128a与衬底层102隔离。此外，在移除开口124外部的导体材料层128的制作工艺中，可同时移除开口124外部的衬介电层126。开口124外部的导体材料层128的移除方法例如是化学机械研磨法。
请参照图1D，形成覆盖介电层122与导体层128a的阻障层130，以保护导体层128a的顶部。阻障层130的材料例如是氧化硅。阻障层130的形成方法例如是化学气相沉积法。
另外，可在阻障层130上形成硬掩模层132。硬掩模层132例如是先进图案化薄膜(advanced patterning film，APF)。先进图案化薄膜的材料例如是含碳材料，如非晶碳。
请参照图1E，在阻障层130与介电层122中形成暴露出半导体元件110的开口134。开口134可分别暴露出半导体元件110的栅极112、掺杂区116与掺杂区118。
开口134的形成方法举例说明如下，但本发明并不以此为限。首先，通过光刻蚀刻制作工艺对硬掩模层132进行图案化。接着，以经图案化后的硬掩模层132作为掩模，对阻障层130与介电层122进行蚀刻制作工艺。在此实施例中，在对阻障层130与介电层122进行的蚀刻制作工艺中，会同时移除作为掩模的硬掩模层132，且会同时移除部分阻障层130，但本发明并不以此为限。在此步骤中，阻障层130可用以保护导体层128a的顶部，由此可防止导体层128a在形成开口134的蚀刻制作工艺中受到伤害。
请参照图1F，形成填入开口134的导体材料层136。导体材料层136可为单层结构或多层结构。导体材料层136的材料例如是钨(W)、氮化钛(TiN)或其组合。举例来说，导体材料层136可为氮化钛层与钨层的多层结构(TiN/W)或单层结构的钨层。导体材料层136的形成方法例如是物理气相沉积法或化学气相沉积法。
请参照图1G，移除开口134外部的导体材料层136，而在在开口134中形成导体层136a。导体层136a电连接至半导体元件110。举例来说，导体层136a可分别电连接至半导体元件110的栅极112、掺杂区116与掺杂区118。此外，在移除开口134外部的导体材料层136的制作工艺中，可同时移除所述阻障层130。开口134外部的导体材料层136的移除方法例如是化学机械研磨法。
在此实施例中，位于SOI衬底100的第一面S1上的电路结构是以包括半导体元件110、导体层128a与导体层136a为例进行说明，但本发明并不以此为限。所属技术领域具有通常知识者依据电路结构设计，还可在SOI衬底100的第一面S1上形成其他内连线结构或其他半导体元件。
请参照图1H，移除衬底层102，以暴露出部分衬介电层126。衬底层102的移除方法例如是湿式蚀刻法。湿式蚀刻法所使用的湿式蚀刻剂例如是氢氧化四甲基铵(TMAH)。在此步骤中，衬介电层126可用以保护导体层128a的底部，由此可防止导体层128a在移除衬底层102的蚀刻制作工艺中受到伤害。
请参照图1I，移除暴露出的部分衬介电层126，以暴露出导体层128a的底部。部分衬介电层126的移除方法例如是干式蚀刻法或湿式蚀刻法。
此外，在后续制作工艺中，所述技术领域具有通常知识者还可依据产品需求在SOI衬底100的第二面S2上制作所需的电路结构。
基于上述实施例可知，在上述半导体结构的制造方法中，由于部分衬介电层126位于导体层128a与SOI衬底100的衬底层102之间，因此在后续用于移除SOI衬底100的衬底层102的制作工艺中，可通过衬介电层126来保护导体层128a，以避免导体层128a受损。
综上所述，由于部分衬介电层形成在导体层与SOI衬底的衬底层之间，因此可避免后续用于移除SOI衬底的衬底层的制作工艺对导体层造成损害。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种半导体结构的制造方法，包括：
提供绝缘体上有半导体衬底，其中所述绝缘体上有半导体衬底包括：
衬底层；
绝缘层，设置于所述衬底层上；以及
半导体层，设置于所述绝缘层上；
在所述绝缘体上有半导体衬底上形成半导体元件；
形成覆盖所述半导体元件的介电层；
在所述介电层与所述绝缘体上有半导体衬底中形成暴露出所述衬底层的第一开口；
在所述第一开口的表面上形成衬介电层；
在所述第一开口中的所述衬介电层上形成第一导体层，其中部分所述衬介电层位于所述第一导体层与所述衬底层之间；
形成覆盖所述介电层与所述第一导体层的阻障层；
在所述阻障层与所述介电层中形成暴露出所述半导体元件的第二开口；以及
在所述第二开口中形成第二导体层，其中所述第二导体层电连接至所述半导体元件。
2.根据权利要求1所述的半导体结构的制造方法，其中所述衬介电层封住所述第一开口的底部。
3.根据权利要求1所述的半导体结构的制造方法，其中所述第一导体层的形成方法包括：
形成填入所述第一开口的导体材料层；以及
移除所述第一开口外部的导体材料层。
4.根据权利要求3所述的半导体结构的制造方法，其中在移除所述第一开口外部的所述导体材料层的制作工艺中，同时移除所述第一开口外部的所述衬介电层。
5.根据权利要求3所述的半导体结构的制造方法，其中所述第一开口外部的所述导体材料层的移除方法包括化学机械研磨法。
6.根据权利要求1所述的半导体结构的制造方法，其中所述第二导体层的形成方法包括：
形成填入所述第二开口的导体材料层；以及
移除所述第二开口外部的导体材料层。
7.根据权利要求6所述的半导体结构的制造方法，其中在移除所述第二开口外部的所述导体材料层的制作工艺中，同时移除所述阻障层。
8.根据权利要求6所述的半导体结构的制造方法，其中所述第二开口外部的所述导体材料层的移除方法包括化学机械研磨法。
9.根据权利要求1所述的半导体结构的制造方法，还包括移除所述衬底层，以暴露出部分所述衬介电层。
10.根据权利要求9所述的半导体结构的制造方法，还包括移除暴露出的部分所述衬介电层，以暴露出所述第一导体层的底部。
CN201810436667.4A 2018-05-09 2018-05-09 半导体结构的制造方法 Active CN110473826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810436667.4A CN110473826B (zh) 2018-05-09 2018-05-09 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810436667.4A CN110473826B (zh) 2018-05-09 2018-05-09 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN110473826A true CN110473826A (zh) 2019-11-19
CN110473826B CN110473826B (zh) 2022-08-19

Family

ID=68503521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810436667.4A Active CN110473826B (zh) 2018-05-09 2018-05-09 半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN110473826B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143526A (zh) * 2013-05-09 2014-11-12 盛美半导体设备（上海）有限公司 穿透硅通孔结构制作方法
CN106601753A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143526A (zh) * 2013-05-09 2014-11-12 盛美半导体设备（上海）有限公司 穿透硅通孔结构制作方法
CN106601753A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN110473826B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US8415750B2 (en) Semiconductor device and method of fabricating the same
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN107039335B (zh) 半导体结构的形成方法
TWI599834B (zh) 畫素結構及其製造方法
JP2000077625A5 (zh)
JP5117906B2 (ja) ナノワイヤトランジスタおよびその製造方法
CN104600024A (zh) 半导体装置及其制造方法
JP2012089772A (ja) 半導体装置の製造方法
CN104979173B (zh) 半导体结构及其形成方法
CN104909329B (zh) 微机电系统设备及其制造方法
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
US20230402288A1 (en) Method of removing step height on gate structure
JP4891864B2 (ja) ビット線コンタクトプラグを形成する方法
CN110473826A (zh) 半导体结构的制造方法
WO2023000481A1 (zh) 半导体结构、半导体结构的形成方法及存储器
CN104347489A (zh) 导电插塞的形成方法
JP5228295B2 (ja) 半導体装置の製造方法
CN107346743B (zh) 半导体结构及其制造方法
JP2007035728A (ja) 半導体装置及びその製造方法
CN105161414B (zh) 栅极硬掩模层的去除方法
CN104241129A (zh) 金属栅极晶体管的形成方法
JP2001144174A (ja) 誘電体分離基板の製造方法
JP2009212364A (ja) 半導体装置およびその製造方法
CN105720039B (zh) 互连结构及其形成方法
CN114156228A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant