CN104241129A - 金属栅极晶体管的形成方法 - Google Patents

金属栅极晶体管的形成方法 Download PDF

Info

Publication number
CN104241129A
CN104241129A CN201310231961.9A CN201310231961A CN104241129A CN 104241129 A CN104241129 A CN 104241129A CN 201310231961 A CN201310231961 A CN 201310231961A CN 104241129 A CN104241129 A CN 104241129A
Authority
CN
China
Prior art keywords
metal gate
dielectric layer
interlayer dielectric
gate stack
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310231961.9A
Other languages
English (en)
Other versions
CN104241129B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310231961.9A priority Critical patent/CN104241129B/zh
Publication of CN104241129A publication Critical patent/CN104241129A/zh
Application granted granted Critical
Publication of CN104241129B publication Critical patent/CN104241129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种金属栅极晶体管的形成方法，包括：提供衬底；在衬底正面上形成伪栅极；在衬底正面上形成第一层间介质层，进行平坦化直至露出伪栅极；去除伪栅极以形成沟槽；形成金属栅极叠层，覆盖第一层间介质层并填充沟槽，进行平坦化以在沟槽内形成金属栅极；形成金属栅极之后，对衬底正面进行边缘清洁处理，以使衬底侧壁至预定距离的环形区域上的金属栅极叠层被去除。由于增加了对衬底正面进行边缘清洁处理的步骤，使得衬底侧壁至预定距离的环形区域上的金属栅极叠层有被去除，且形成第二层间介质层之后，第二层间介质层能够牢靠地附着在衬底上，因此消除了第二层间介质层的边缘部分和金属栅极叠层剥离的问题，进而能够提高晶体管的性能。

Description

金属栅极晶体管的形成方法
技术领域
本发明属于半导体技术领域，特别是涉及一种金属栅极晶体管的形成方法。
背景技术
随着半导体技术的发展，多晶硅晶体管由于漏电流大、功耗大等问题，已经不能满足小尺寸半导体工艺的要求。因此，提出了金属栅极晶体管。现有一种金属栅极晶体管的形成方法包括：
如图1所示，提供衬底1，在衬底1正面上形成伪栅极2；如图2所示，在衬底1正面上形成第一层间介质层3，对第一层间介质层3进行化学机械研磨直至露出伪栅极2；如图3所示，去除伪栅极2（结合图2所示）以形成沟槽（未标识）之后，形成金属栅极叠层4，金属栅极叠层4覆盖第一层间介质层3并填充沟槽；如图4所示，对金属栅极叠层4进行化学机械研磨直至露出第一层间介质层3，以在沟槽内形成金属栅极5；如图5所示，在第一层间介质层3及金属栅极5上形成第二层间介质层6。
但是，在实际应用中发现，利用现有金属栅极晶体管形成方法所形成的金属栅极晶体管性能不佳。因此，亟需提供一种改进的金属栅极晶体管形成方法来解决以上问题。
发明内容
本发明要问题是：利用现有金属栅极晶体管形成方法所形成的金属栅极晶体管性能不佳。
为解决上述问题，本发明提供了一种改进的金属栅极晶体管的形成方法，包括：
提供衬底；
在所述衬底正面上形成伪栅极；
在所述衬底正面上形成第一层间介质层，对所述第一层间介质层进行平坦化直至露出所述伪栅极；
去除所述伪栅极以形成沟槽；
形成金属栅极叠层，覆盖所述第一层间介质层并填充所述沟槽，对所述金属栅极叠层进行平坦化以在所述沟槽内形成金属栅极；
形成所述金属栅极之后，对所述衬底正面进行边缘清洁处理，以使所述衬底侧壁至预定距离的环形区域上的金属栅极叠层被去除；
对所述衬底正面进行边缘清洁处理包括：形成光刻胶层，覆盖所述衬底正面和金属栅极；对所述光刻胶层进行洗边处理，以去除所述光刻胶层的边缘部分、并露出所述环形区域上的金属栅极叠层；以洗边处理后的所述光刻胶层为掩模，去除所述环形区域上的金属栅极叠层；去除所述环形区域上的金属栅极叠层之后，去除洗边处理后的所述光刻胶层。
可选的，去除所述环形区域上的金属栅极叠层的方法为：湿法刻蚀。
可选的，所述湿法刻蚀所采用的刻蚀剂为：氢氟酸溶液。
可选的，所述氢氟酸溶液的质量百分比浓度为1%至49%。
可选的，所述湿法刻蚀的工艺参数包括：刻蚀时间为2至4min，刻蚀剂的流速为1至2L/min，刻蚀温度为室温。
可选的，所述洗边处理为WEE处理或EBR处理。
可选的，去除洗边处理后的所述光刻胶层的方法为：湿法刻蚀。
可选的，所述湿法刻蚀所采用的刻蚀剂为：N-甲基-2-四氢吡咯酮。
可选的，所述预定距离大于等于3mm。
可选的，所述金属栅极叠层包括功函数层和位于功函数层上方的金属栅极层。
可选的，所述金属栅极层的材料为Al或W。
与现有技术相比，本发明的技术方案具有以下优点：
由于增加了对衬底正面进行边缘清洁处理的步骤，使得衬底侧壁至预定距离的环形区域上的金属栅极叠层有被去除，之后在第一层间介质层上形成第二层间介质层时，第二层间介质层能够牢靠地附着在衬底上，消除了第二层间介质层的边缘部分和金属栅极叠层剥离的问题，防止了第二层间介质层和金属栅极叠层会脱落，进而能够提高金属栅极晶体管的性能。
附图说明
图1至图6是现有金属栅极晶体管形成方法中金属栅极晶体管在制作过程中的剖面结构示意图；
图7至图14是本发明的实施例中金属栅极晶体管在制作过程中的剖面结构示意图。
具体实施方式
技术术语解释：衬底正面边缘为距离衬底侧壁X mm的环形区域，其中，X大于零。
发明人经过努力钻研，发现造成现有技术中金属栅极晶体管性能不佳的原因为：
结合图1和图2所示，在衬底1正面上形成第一层间介质层3之前，由于前序多道半导体工艺步骤的影响，衬底1的正面边缘会被刻蚀以致凹陷下去，因此，如图2所示，形成第一层间介质层3之后，第一层间介质层3的边缘也会凹陷下去，且第一层间介质层3的边缘低于伪栅极2的上表面；如图3所示，形成金属栅极叠层4之后，金属栅极叠层4的边缘会凹陷下去，且部分金属栅极叠层4低于伪栅极2的上表面；如图4所示，对金属栅极叠层4进行化学机械研磨之后，大部分金属栅极叠层4会被研磨掉，但是，低于伪栅极2上表面的金属栅极叠层4部分不会被研磨掉，因而会继续残留在第一层间介质层3上方；如图5所示，在第一层间介质层3及金属栅极5上形成第二层间介质层6之后，第二层间介质层6的边缘部分与第一层间介质层3的边缘部分之间会夹杂有金属栅极叠层4。
如图5所示，由于第一层间介质层3及第二层间介质层6与金属栅极叠层4之间的黏附效果很差，导致第一层间介质层3的边缘部分、第二层间介质层6的边缘部分及金属栅极叠层4会彼此剥离开来。如图6所示，剥裂开来的边缘部分的第二层间介质层6及金属栅极叠层4，很容易一点一点地从衬底1上脱落下来，脱落下来的第二层间介质层6、金属栅极叠层4（图6中用虚线表示）的碎屑会飞溅到衬底1正面，相当于在衬底1正面上引入了不必要的杂质，从而影响了金属栅极晶体管的性能。
例如，继续参照图6所示，形成第二层间介质层6之后，利用干法刻蚀在第二层间介质层6内形成接触孔（未标识），接着利用离子化的物理气相沉积工艺形成覆盖第二层间介质层6、填充接触孔的Ti/TiN黏合层7。由于干法刻蚀及离子化的物理气相沉积工艺中均会存在大量高速运动的高能量离子，使得具有第一层间介质层3、金属栅极5、第二层间介质层6及金属栅极叠层4的衬底1会暴露在大量高速运动的高能量离子环境下，在高能量离子的轰击作用下，第二层间介质层6的边缘部分及金属栅极叠层4的碎屑，会飞溅到衬底正面，甚至进入接触孔内，使得在后续工艺中，接触孔内既填充有钨，还填充有第二层间介质层6及金属栅极叠层4的碎屑，或者接触孔内钨的正常填充受影响。
为了解决现有金属栅极晶体管形成方法所存在的以上问题，本发明提供了一种改进的金属栅极晶体管形成方法，该方法增加了对衬底正面进行边缘清洁处理的步骤，使得衬底侧壁至预定距离的环形区域上的金属栅极叠层有被去除，之后在第一层间介质层上形成第二层间介质层时，第二层间介质层能够牢靠地附着在衬底上，因此消除了第二层间介质层的边缘部分和金属栅极叠层剥离的问题，防止了第二层间介质层和金属栅极叠层会脱落，进而能够提高金属栅极晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图7所示，提供衬底100，在衬底100正面上形成伪栅极110。
在本实施例中，形成伪栅极110之后，还包括：在伪栅极110周围形成侧墙120，以及在伪栅极110两侧的衬底100内形成源极130和漏极140。侧墙120、源极130和漏极140的具体形成方法可以参考现有技术，在此不再赘述。
在本实施例中，衬底100为硅衬底，伪栅极110的材料为多晶硅。在具体实施例中，伪栅极110的形成方法包括：在衬底100正面上形成多晶硅层；在所述多晶硅层上形成图形化光刻胶层；以所述图形化光刻胶层为掩模对该多晶硅层进行刻蚀，以形成伪栅极110；然后，去除该图形化光刻胶层。
如前所述，在形成第一层间介质层之前由于前序多道半导体工艺步骤的影响，衬底100的正面边缘会被刻蚀以致凹陷下去。
如图8所示，在衬底100正面上形成第一层间介质层150，对第一层间介质层150进行平坦化直至露出伪栅极110。
由于衬底100的正面边缘凹陷下去，因此，第一层间介质层150的边缘会凹陷下去，且第一层间介质层150的边缘低于伪栅极110上表面。
在本实施例中，第一层间介质层150的材料为氧化硅。在其他实施例中，第一层间介质层150也可以选择其它合适的介电材料。在本实施例中，所述平坦化工艺为化学机械研磨。在其他实施例中，也可以选择其他合适的平坦化工艺。
第一层间介质层150的具体形成方法可以参考现有技术，在此不再赘述。
如图9所示，去除伪栅极110（结合图8所示），以形成沟槽（未标识）。接着，形成金属栅极叠层160，金属栅极叠层160覆盖第一层间介质层150并填充所述沟槽。
由于第一介质层150的边缘有凹陷下去，形成金属栅极叠层160之后，金属栅极叠层160的边缘也会凹陷下去，且部分金属栅极叠层160低于伪栅极110的上表面。在本实施例中，利用湿法刻蚀去除伪栅极110。
金属栅极叠层160包括功函数层和位于功函数层上方的金属栅极层，在本实施例中，所述金属栅极层的材料为Al或W，功函数层的具体材料可以参考现有技术，在此不再赘述。
如图10所示，对金属栅极叠层160进行平坦化以在所述沟槽内形成金属栅极161。
结合图9所示，平坦化工艺之后，大部分金属栅极叠层160会被去除掉，但是，低于伪栅极110上表面的金属栅极叠层160部分不会被去除掉，因而会继续残留在第一层间介质层150上方。当露出第一层间介质层150时，所述平坦化工艺停止。在本实施例中，所述平坦化工艺为化学机械研磨。
接着，对衬底100正面进行边缘清洁处理，以使衬底侧壁至预定距离的环形区域上的金属栅极叠层160被去除，具体方法包括：
如图11所示，形成光刻胶层170，光刻胶层170覆盖衬底100正面及金属栅极161；对光刻胶层170进行洗边处理，以去除光刻胶层170的边缘部分（图11中用虚线表示）、并露出所述环形区域上的金属栅极叠层160；以洗边处理后的光刻胶层170为掩模，去除所述环形区域上的金属栅极叠层160（图11中用虚线表示）；去除所述环形区域上的金属栅极叠层160之后，如图12所示，去除洗边处理后的光刻胶层170（结合图11所示）。
在本实施例中，是利用EBR（edge bead removal）处理的方法来进行所述洗边处理。在其他实施例中，也可以利用WEE（wafer edge expose）处理的方法来进行所述洗边处理。EBR处理和WEE处理均可以设定光刻胶层的去除宽度。与EBR处理所设定的光刻胶层去除宽度相比，WEE处理可以设定更小的光刻胶层去除宽度。所谓EBR处理是指：利用化学溶剂将边缘的光刻胶去除；所谓WEE处理是指：对边缘的光刻胶进行曝光，然后进行显影使曝光过的光刻胶溶解。
在本实施例中，预定距离为3mm，即衬底侧壁至3mm的环形区域上的光刻胶层170被去除，衬底侧壁至3mm的环形区域上的金属栅极叠层160被去除。
在本实施例中，去除所述环形区域上的金属栅极叠层160的方法为：湿法刻蚀。在本实施例中，湿法刻蚀所采用的刻蚀剂为氢氟酸溶液，由于氢氟酸溶液具有较强的腐蚀能力，能够有效地去除金属栅极叠层160。所述氢氟酸溶液的质量百分比浓度为1%至49%。当氢氟酸溶液的浓度越大时，其去除金属栅极叠层160的能力越强。
在具体实施例中，湿法刻蚀去除金属栅极叠层160的工艺参数包括：刻蚀时间为2至4min，刻蚀剂的流速为1至2L/min，刻蚀温度为室温。在具体实施例中，可以在单晶片清洗机台上进行所述湿法刻蚀步骤。
在具体实施例中，去除洗边处理后的光刻胶层170的方法为：湿法刻蚀。所述湿法刻蚀所采用的刻蚀剂为：N-甲基-2-四氢吡咯酮（化学式为N-Methyl-2-Pyrrolidinone，简称NMP）。
在具体实施例中，可以在单晶片清洗机台上进行湿法刻蚀去除光刻胶层170的步骤，且该湿法刻蚀的工艺参数包括：刻蚀时间为1至3min，刻蚀温度为60至70℃，刻蚀剂的流速为1至2L/min。
如图13所示，在第一层间介质层150及金属栅极161上形成第二层间介质层180。
在本实施例中，第二层间介质层170的材料为氧化硅。在其他实施例中，第二层间介质层170也可以选择其它合适的介电材料。第二层间介质层170的具体形成方法可以参考现有技术，在此不再赘述。
由于去除了衬底侧壁至预定距离的环形区域上的金属栅极叠层160，第二层间介质层170的边缘部分与第一层间介质层150的边缘部分直接接触，而第二层间介质层170与第一层间介质层150均是介电材料，两者之间的黏附效果较好，使得第二层间介质层170的边缘部分能够牢靠地附着在衬底100上。因此消除了第二层间介质层170的边缘部分和金属栅极叠层160剥离的问题，防止了第二层间介质层170和金属栅极叠层160会脱落，进而能够提高金属栅极晶体管的性能。
在其他实施例中，形成金属栅极叠层之前，会先形成覆盖第一层间介质层、并填充在沟槽内的高K介质层，在这种情况下，进行平坦化以形成金属栅极之后，金属栅极叠层与第一层间介质层的边缘部分之间会夹杂有高K介质层，经过衬底的正面边缘清洁处理之后，第一层间介质层的边缘部分上方可能还残留有高K介质层，使得形成第二层间介质层之后，第二层间介质层的边缘部分与第一层间介质层的边缘部分之间夹杂有高K介质层，但由于第二层间介质层和高K介质层均是介电材料，两者之间的黏附效果较好，使得第二层间介质层的边缘部分依然能够牢靠地附着在衬底上。
在本实施例中，形成第二层间介质层170之后，还包括：如图14所示，在第二层间介质层170及第一层间介质层150内形成接触孔（未标识）；形成覆盖在第二层间介质层170上、并填充在接触孔内的黏附层180和钨层190，以形成导电插塞。
导电插塞的具体形成方法可以参考现有技术，在此不再赘述。
需说明的是，在实际制作过程中，残留的金属栅极叠层160可能会超出衬底侧壁至3mm的环形区域，可以仅将衬底侧壁至3mm环形区域上的金属栅极叠层160去除，也可以将残留的金属栅极叠层160均去除，也就是说，本发明中的所述预定距离可以大于3mm。但，只要去除衬底侧壁至0-3mm环形区域上的金属栅极叠层160即可达到防止第二层间介质层170和金属栅极叠层160剥离的目的。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种金属栅极晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底正面上形成伪栅极；
在所述衬底正面上形成第一层间介质层，对所述第一层间介质层进行平坦化直至露出所述伪栅极；
去除所述伪栅极以形成沟槽；
形成金属栅极叠层，覆盖所述第一层间介质层并填充所述沟槽，对所述金属栅极叠层进行平坦化以在所述沟槽内形成金属栅极；
形成所述金属栅极之后，对所述衬底正面进行边缘清洁处理，以使所述衬底侧壁至预定距离的环形区域上的金属栅极叠层被去除；
对所述衬底正面进行边缘清洁处理包括：形成光刻胶层，覆盖所述衬底正面和金属栅极；对所述光刻胶层进行洗边处理，以去除所述光刻胶层的边缘部分、并露出所述环形区域上的金属栅极叠层；以洗边处理后的所述光刻胶层为掩模，去除所述环形区域上的金属栅极叠层；去除所述环形区域上的金属栅极叠层之后，去除洗边处理后的所述光刻胶层。
2.根据权利要求1所述的形成方法，其特征在于，去除所述环形区域上的金属栅极叠层的方法为：湿法刻蚀。
3.根据权利要求2所述的形成方法，其特征在于，所述湿法刻蚀所采用的刻蚀剂为：氢氟酸溶液。
4.根据权利要求3所述的形成方法，其特征在于，所述氢氟酸溶液的质量百分比浓度为1%至49%。
5.根据权利要求4所述的形成方法，其特征在于，所述湿法刻蚀的工艺参数包括：刻蚀时间为2至4min，刻蚀剂的流速为1至2L/min，刻蚀温度为室温。
6.根据权利要求1所述的形成方法，其特征在于，所述洗边处理为WEE处理或EBR处理。
7.根据权利要求1所述的形成方法，其特征在于，去除洗边处理后的所述光刻胶层的方法为：湿法刻蚀。
8.根据权利要求7所述的形成方法，其特征在于，所述湿法刻蚀所采用的刻蚀剂为：N-甲基-2-四氢吡咯酮。
9.根据权利要求1所述的形成方法，其特征在于，所述预定距离大于等于3mm。
10.根据权利要求1所述的形成方法，其特征在于，所述金属栅极叠层包括功函数层和位于功函数层上方的金属栅极层。
11.根据权利要求10所述的形成方法，其特征在于，所述金属栅极层的材料为Al或W。
CN201310231961.9A 2013-06-09 2013-06-09 金属栅极晶体管的形成方法 Active CN104241129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310231961.9A CN104241129B (zh) 2013-06-09 2013-06-09 金属栅极晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310231961.9A CN104241129B (zh) 2013-06-09 2013-06-09 金属栅极晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104241129A true CN104241129A (zh) 2014-12-24
CN104241129B CN104241129B (zh) 2017-12-01

Family

ID=52228982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310231961.9A Active CN104241129B (zh) 2013-06-09 2013-06-09 金属栅极晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104241129B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504983A (zh) * 2015-09-06 2017-03-15 中国科学院微电子研究所 半导体器件制造方法
CN111115563A (zh) * 2019-12-23 2020-05-08 湖南大学 一种全干法功能材料剥离的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610078A (zh) * 2003-10-22 2005-04-27 联华电子股份有限公司 消除晶片边缘剥离的方法
CN102479693A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 形成栅极的方法
CN102737976A (zh) * 2011-03-31 2012-10-17 台湾积体电路制造股份有限公司 在去除栅极结构中的伪层期间减少介电损耗的等离子体掺杂

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610078A (zh) * 2003-10-22 2005-04-27 联华电子股份有限公司 消除晶片边缘剥离的方法
CN102479693A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 形成栅极的方法
CN102737976A (zh) * 2011-03-31 2012-10-17 台湾积体电路制造股份有限公司 在去除栅极结构中的伪层期间减少介电损耗的等离子体掺杂

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504983A (zh) * 2015-09-06 2017-03-15 中国科学院微电子研究所 半导体器件制造方法
CN106504983B (zh) * 2015-09-06 2020-12-22 中国科学院微电子研究所 半导体器件制造方法
CN111115563A (zh) * 2019-12-23 2020-05-08 湖南大学 一种全干法功能材料剥离的方法

Also Published As

Publication number Publication date
CN104241129B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN105190853B (zh) 通过选择性循环蚀刻形成的finFET隔离
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
CN102044426B (zh) 半导体装置及其制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN105280498A (zh) 半导体结构的形成方法
CN104241131A (zh) 金属栅极晶体管的形成方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
CN107039335B (zh) 半导体结构的形成方法
CN104217954A (zh) 晶体管的形成方法
CN104900520A (zh) 半导体器件的形成方法
CN102569144B (zh) 一种通孔刻蚀方法
CN103839791A (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN104241129A (zh) 金属栅极晶体管的形成方法
CN103137559B (zh) 伪多晶硅的移除方法及cmos金属栅极的制作方法
CN109585290B (zh) 半导体器件及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
TWI697031B (zh) 圖案化方法
CN105742183A (zh) 半导体结构的形成方法
CN105742229A (zh) 半导体结构的形成方法
CN104701242A (zh) 接触孔的刻蚀方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
CN100378956C (zh) 栅介电层的制造方法
KR20100072514A (ko) 반도체 소자의 제조 방법
CN110034069B (zh) 半导体结构及其形成方法
KR100950758B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant