CN104600024A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104600024A
CN104600024A CN201410558636.8A CN201410558636A CN104600024A CN 104600024 A CN104600024 A CN 104600024A CN 201410558636 A CN201410558636 A CN 201410558636A CN 104600024 A CN104600024 A CN 104600024A
Authority
CN
China
Prior art keywords
hole
film
interarea
perforate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410558636.8A
Other languages
English (en)
Other versions
CN104600024B (zh
Inventor
野村昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN104600024A publication Critical patent/CN104600024A/zh
Application granted granted Critical
Publication of CN104600024B publication Critical patent/CN104600024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具备设置于基板的贯通电极的且可靠性高的半导体装置及其制造方法。形成从半导体基板(10)的主面(13)到设置有导电层(16)的主面(11)贯通半导体基板的贯通孔(20)，形成从贯通孔(20)的底部经由贯通孔的侧面而延伸到主面(13)的绝缘膜(22)，至少在贯通孔的侧面的绝缘膜(22)上以及主面(13)上的绝缘膜(22)上涂覆有机部件(24)，除去有机部件(24)中的气泡以及有机部件(24)与绝缘膜(22)之间的气泡，在有机部件(24)形成开孔(25)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及具备硅贯通电极(TSV：Through Silicon Via：硅通孔技术)的半导体装置及其制造方法。
背景技术
提出有各种具备经由贯通硅基板等半导体基板的贯通孔设置电极的构造的半导体装置或者其制造方法。
专利文献1：日本特开2005-19521号公报
专利文献2：日本特开2006-237594号公报
本发明者致力研究具备TSV的半导体装置及其制造方法的结果，发现了存在在设置于硅基板的贯通孔形成的绝缘膜的绝缘性变差，且由于该情况，半导体装置的可靠性变低的问题。
发明内容
本发明的主要的目的在于，提供具备设置于基板的贯通电极的且可靠性高的半导体装置及其制造方法。
根据本发明的一方式，提供有一种半导体装置的制造方法，其特征在于，具备：
在具有一主面、与上述一主面相反一侧的另一主面、以及设置于上述另一主面侧的导电层的半导体基板，形成从上述半导体基板的上述一主面到上述另一主面贯通上述半导体基板的贯通孔的工序；
形成从上述贯通孔的上述另一主面侧的底部经由上述贯通孔的侧面而延伸到上述一主面的绝缘膜的工序；
至少在上述贯通孔的侧面的上述绝缘膜上以及上述一主面上的上述绝缘膜上涂覆有机部件的工序；
除去上述有机部件中的气泡以及上述有机部件与上述绝缘膜之间的气泡的工序；以及
在上述有机部件形成开孔的工序。
根据本发明的另一方式，提供一种半导体装置，其特征在于，具备：
半导体基板，其具有一主面、与上述一主面相反一侧的另一主面、设置于上述另一主面侧的第一导电层、以及从上述一主面到上述另一主面贯通的贯通孔；
绝缘膜，其从上述贯通孔的上述另一主面侧的底部经由上述贯通孔的侧面而延伸到上述一主面；
有机绝缘膜，其形成于在述绝缘膜上；以及
第二导电层，其形成为从上述贯通孔的上述底部沿着上述贯通孔的侧面到上述一主面，
其中，上述第二导电层在上述第二主面中的膜厚比在上述贯通孔内的膜厚更厚。
根据本发明，提供有具备设置于基板的贯通电极的且可靠性高的半导体装置及其制造方法。
附图说明
图1-1是用于对本发明的优选的第一实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图1-2是用于对本发明的优选的第一实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图1-3是用于对本发明的优选的第一实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图1-4是用于对本发明的优选的第一实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图1-5是用于对本发明的优选的第一实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图2是图1-2(E)的A部的局部放大简要纵剖视图。
图3是图1-2(E)的B部的局部放大简要纵剖视图。
图4是图1-3(F)的C部的局部放大简要纵剖视图。
图5是图1-3(F)的D部的局部放大简要纵剖视图。
图6是图1-4(I)的E部的局部放大简要纵剖视图。
图7是图1-5(K)的F部的局部放大简要纵剖视图。
图8-1是用于对本发明的优选的第二实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图8-2是用于对本发明的优选的第二实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图8-3是用于对本发明的优选的第二实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图8-4是用于对本发明的优选的第二实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图8-5是用于对本发明的优选的第二实施方式的半导体装置的制造方法进行说明的简要纵剖视图。
图9-1是用于对比较例的半导体装置的制造方法进行说明的简要纵剖视图。
图9-2是用于对比较例的半导体装置的制造方法进行说明的简要纵剖视图。
图9-3是用于对比较例的半导体装置的制造方法进行说明的简要纵剖视图。
图9-4是用于对比较例的半导体装置的制造方法进行说明的简要纵剖视图。
图9-5是用于对比较例的半导体装置的制造方法进行说明的简要纵剖视图。
图10是图9-2(D)的G部的局部放大简要纵剖视图。
图11是图9-2(D)的H部的局部放大简要纵剖视图。
图12是图9-2(E)的I部的局部放大简要纵剖视图。
图13是图9-2(E)的J部的局部放大简要纵剖视图。
图14是图9-3(F)的K部的局部放大简要纵剖视图。
图15是图9-3(F)的L部的局部放大简要纵剖视图。
图16是图9-3(G)的M部的局部放大简要纵剖视图。
图17是图9-3(G)的N部的局部放大简要纵剖视图。
图18是图9-4(I)的O部的局部放大简要纵剖视图。
图19是图9-4(I)的P部的局部放大简要纵剖视图。
图20是图9-5(J)的Q部的局部放大简要纵剖视图。
图21是图9-5(J)的R部的局部放大简要纵剖视图。
附图标记的说明：10…半导体硅基板；11…主面；12…氧化硅膜；13…主面；14…TiN膜；16…Al膜；20…贯通孔；22…CVD氧化膜；24…有机绝缘膜；25…开孔；26…金属种晶层(seed metal layer)；28…干膜；30…Cu镀层；32…焊料保护层。
具体实施方式
以下，参照附图对本发明的优选的实施方式进行说明。
(第一实施方式)
参照图1-5(K)，本发明的优选的第一实施方式的半导体装置1具备半导体硅基板10、氧化硅膜12、TiN膜14、Al膜16、贯通孔20、CVD氧化膜22、有机绝缘膜24、金属种晶层26、Cu镀层30、以及焊料保护层32。
氧化硅膜12设置在硅基板10的主面11上。TiN膜14设置在氧化硅膜12上。Al膜16设置在TiN膜14上。
贯通孔20被设置成从与硅基板10的主面11相反一侧的主面13到主面11贯通硅基板10，并且贯通氧化硅膜12以及TiN膜14，且在底部露出Al膜16。
CVD氧化膜22设置在贯通孔20的侧面21以及硅基板10的主面13上。
有机绝缘膜24设置在贯通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及在贯通孔20的底部露出的Al膜16上。
金属种晶层26设置在贯通孔20的侧面21上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24上、主面13上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、以及在有机绝缘膜24的开孔25露出的Al膜16上。
Cu镀层30设置在贯通孔20的侧面21的有机绝缘膜24上的金属种晶层26上、贯通孔20的底部的有机绝缘膜24上的金属种晶层26上以及主面13上的有机绝缘膜24上的金属种晶层26上、贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、以及在有机绝缘膜24的开孔25露出的Al膜16上的金属种晶层26上。主面13上的Cu镀层30的膜厚比贯通孔20的侧面21或者底部的Cu镀层30的膜厚更厚。Cu镀层30以及金属种晶层26构成硅贯通电极。
焊料保护层32设置在硅基板10的主面13上的有机绝缘膜24上、主面13上的Cu镀层30上、以及贯通孔20内的Cu镀层30的开孔31内。
此外，MOS晶体管等的半导体元件等的电路元件(未图示)形成于硅基板10的主面11，被氧化硅膜12覆盖。Al膜16作为连接半导体装置1的设备垫片等使用。
接下来，参照图1-1～1-5对本发明的优选的第一实施方式的半导体装置1的制造方法进行说明。
在硅基板10的主面11形成MOS晶体管等的半导体元件等的电路元件(未图示)。
参照图1-1(A)，接下来，在硅基板10的主面11上形成氧化硅膜12，在氧化硅膜12上形成TiN膜14，在TiN膜14上形成Al膜16。此外，为了防止Al的迁移而设置TiN膜14。
参照图1-1(B)，接下来，在与硅基板10的主面11相反一侧的主面13上形成保护膜18，在保护膜18选择性地形成开孔19。其后，将保护膜18作为掩模对硅基板10进行蚀刻，形成从硅基板10的主面13到主面11贯通硅基板10的贯通孔20。
参照图1-1(C)，接下来，还对氧化硅膜12以及TiN膜14进行蚀刻，使Al膜16在贯通孔20的底部露出。
参照图1-2(D)，接下来，在贯通孔20的侧面21、底部以及硅基板10的主面13上形成CVD氧化膜22。此外，作为一个例子，CVD氧化膜22也可以在200℃以下形成。
参照图1-2(E)，接下来，对CVD氧化膜22进行蚀刻，使Al膜16在贯通孔20的底部露出。
参照图1-3(F)，接下来，在贯通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及在贯通孔20的底部露出的Al膜16上形成有机绝缘膜24。
为了形成有机绝缘膜24，首先，使硅基板10的主面11成为下侧，从主面13侧涂覆有机绝缘膜溶液，在贯通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及在贯通孔20的底部露出的Al膜16上形成有机绝缘膜24。利用旋转涂胶等进行有机绝缘膜溶液的涂覆。其后，将涂覆了有机绝缘膜溶液的硅基板10放入真空容器内，对真空容器内进行气洗，在真空状态下，除去有机绝缘膜24内部的微泡等气泡或者在贯通孔20内涂覆的有机绝缘膜24和Al膜16、CVD氧化膜22之间存在的空气泡等气泡。
此外，有机绝缘膜24内部的微泡等气泡也可能在涂覆前的有机绝缘膜溶液的状态下除去，但在有机绝缘膜24和Al膜16、CVD氧化膜22之间存在的空气泡等气泡在有机绝缘膜溶液的涂覆时产生，所以在涂覆了有机绝缘膜溶液之后除去。
本实施方式的有机绝缘膜24使用感光性的有机绝缘膜。在真空状态下除去了气泡之后，进行有机绝缘膜24的前烘。
参照图1-3(G)，接下来，在贯通孔20的底部的有机绝缘膜24形成露出Al膜16的开孔25。有机绝缘膜24是感光性的有机绝缘膜，所以使用光掩模，使有机绝缘膜24选择性地曝光，其后进行显影，形成开孔25。
参照图1-4(H)，接下来，利用溅射法，在贯通孔20的侧面21上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24上、主面13上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、以及在有机绝缘膜24的开孔25露出的Al膜16上形成金属种晶层26。以最初溅射Ti，其后溅射Cu的方式形成金属种晶层26。
参照图1-4(I)，接下来，形成干膜28，在干膜28选择性地形成开孔29。开孔29被形成为露出贯通孔20，并露出贯通孔20周边的金属种晶层26。此外，若使用液状保护膜代替干膜28，则液状保护膜积存在贯通孔20内，从贯通孔20内除去液状保护膜较困难，所以使用干膜28。
参照图1-5(J)，接下来，将干膜28作为掩模，在贯通孔20的侧面21的有机绝缘膜24上的金属种晶层26上、贯通孔20的底部的有机绝缘膜24上的金属种晶层26上、主面13上的有机绝缘膜24上的金属种晶层26上、设置在贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、以及在有机绝缘膜24的开孔25露出的Al膜16上的金属种晶层26上形成Cu镀层30。利用使用了金属种晶层26的电镀进行Cu镀层30。在电镀中，主面13上比贯通孔20内更容易流通电流，所以主面13上的Cu镀层30的膜厚比贯通孔20的侧面21或者底部的Cu镀层30的膜厚更厚。
参照图1-5(K)，接下来，除去干膜28，其后，除去未被Cu镀层覆盖30的金属种晶层26。其后，在硅基板10的主面13上的有机绝缘膜24上、主面13上的Cu镀层30上、以及贯通孔20内的Cu镀层30的开孔31内形成焊料保护层32。
(比较例)
接下来，参照图9-1～9-5对比较例的半导体装置3的制造方法进行说明。
首先，在硅基板10的主面11形成MOS晶体管等的半导体元件等的电路元件(未图示)。
参照图9-1(A)，接下来，在硅基板10的主面11上形成氧化硅膜12，在氧化硅膜12上形成TiN膜14，在TiN膜14上形成Al膜16。
参照图9-1(B)，接下来，在与硅基板10的主面11相反一侧的主面13上形成保护膜18，在保护膜18选择性地形成开孔19。其后，将保护膜18作为掩模对硅基板10进行蚀刻，形成从硅基板10的主面13到主面11贯通硅基板10的贯通孔20。
参照图9-1(C)，接下来，还对氧化硅膜12以及TiN膜14进行蚀刻，使Al膜16在贯通孔20的底部露出。
参照图9-2(D)，接下来，在贯通孔20的侧面21、底部以及硅基板10的主面13上形成CVD氧化膜22。
参照图9-2(E)，接下来，对CVD氧化膜22进行蚀刻，使Al膜16在贯通孔20的底部露出。
参照图9-3(F)，接下来，利用溅射法，在贯通孔20的侧面21上的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及在贯通孔20的底部露出的Al膜16上形成金属种晶层26。以最初溅射Ti，其后溅射Cu的方式形成金属种晶层26。
参照图9-3(G)，接下来，形成干膜28，在干膜28选择性地形成开孔29。开孔29被形成为露出贯通孔20，并露出贯通孔20周边的金属种晶层26。
参照图9-4(H)，接下来，将干膜28作为掩模，在贯通孔20的侧面21的CVD氧化膜22上的金属种晶层26上、和在贯通孔20的底部露出的Al膜16上的金属种晶层26上形成Cu镀层30。使用了金属种晶层26的电镀进行Cu镀层30利用。
参照图9-4(I)，接下来，除去干膜28，其后，除去未被Cu镀层30覆盖的金属种晶层26。
参照图9-4(J)，接下来，其后，在硅基板10的主面13上的CVD氧化膜22上、主面13上的Cu镀层30上、以及贯通孔20内的Cu镀层30的开孔31内形成焊料保护层32。
(第一实施方式和比较例的比较)
若在硅基板10的主面13上、贯通孔20的侧面21、以及底部形成CVD氧化膜22(参照图1-2(D)、图9-2(D)、图11)，则由于使用于CVD的原料气体的回绕的影响等，与形成于贯通孔20的底部的CVD氧化膜22相比，形成于硅基板10的主面13上的CVD氧化膜22的一方的膜厚变厚，另外，在贯通孔20的底部的角部产生凹陷221(参照图11)。另外，在形成CVD氧化膜22时，在硅基板10的主面13上等也有颗粒221被掺入到CVD氧化膜22的情况(参照图10)。
若利用干式蚀刻对该CVD氧化膜22进行蚀刻(参照图1-2(E)、图9-2(E))，则形成于贯通孔20的底部的CVD氧化膜22被除去，Al膜16露出。在蚀刻时，为了除去反应生成物，进行煅烧和有机剥离清洗。此时，由于清洗液而造成的Al膜16的底切产生，也有CVD氧化膜22的凹陷221等的影响，在贯通孔20的底部的角部的下部的Al膜16产生凹陷161(参照图3、图13)。
另外，CVD氧化膜22的表面形成有由于干式蚀刻而成的损伤层23(参照图12、图13)。硅基板10的主面13上的CVD氧化膜22也变薄，也存在颗粒221与CVD氧化膜22表面的损伤层23接触(参照图2、图12)，或者从CVD氧化膜22突出的情况。
利用溅射在贯通孔20内均匀地形成金属种晶层26较困难。如比较例那样，若利用溅射形成金属种晶层26，则存在在贯通孔20的底部的角部产生的Al膜16的凹陷161产生未溅射部分261或者针孔的情况(参照图15)。
其后，若在金属种晶层26上形成干膜28，并在干膜28选择性地形成开孔29(参照图9-3(G))，则干膜28的显影液34经由未溅射部分261(参照图15)或者针孔侵入Al膜16而侵蚀Al膜16，如图17所示，形成Al侵蚀凹部162。
而且，其后，如图9-4(H)所示，使干膜28成为掩模在金属种晶层26上形成Cu镀层30。此时，如图19所示，在Al侵蚀凹部162不形成Cu镀层30，成为Al空洞部163。
其后，如图9-5(J)所示，形成焊料保护层32。若施加其后的工序的焊锡球形成时的热回流或者半导体装置3的安装时的安装热回流、外部应力、热应力等，则如图21所示，将Al空洞部163作为起点在CVD氧化膜22产生裂缝221，其结果，泄露故障的可能性变高，使可靠性降低。
另外，对于硅基板10的主面13上，若在干式蚀刻之后利用溅射形成金属种晶层26，则由于干式蚀刻而形成的损伤层23上形成有金属种晶层26(参照图14)，其后，金属种晶层26被暴露于干膜28的显影液34(参照图16)，其后，在金属种晶层26上形成有Cu镀层30(参照图18)。
参照图20，存在硅基板10的主面13上的CVD氧化膜22变薄，且颗粒221经由CVD氧化膜22表面的损伤层23或者金属种晶层26与Cu镀层30接触，或者颗粒221从CVD氧化膜22突出，经由金属种晶层26与Cu镀层30接触的情况。该情况下，由于颗粒221而在硅基板10与Cu镀层30之间产生泄露。
另外，硅基板10的贯通孔20侧的角部102上的CVD氧化膜22等在干式蚀刻时容易变薄，这样的容易变薄的部分中，容易产生泄露路径222。然后，经由泄露路径222在硅基板10与Cu镀层30之间产生泄露。
并且，在使用CVD氧化膜22作为具备硅贯通电极(TSV)的半导体装置的绝缘膜的情况下，考虑设备或者使用材料的温度限制的情况的成膜温度成为200℃以下。在这样的低温下成膜的CVD氧化膜22可靠性不充分。
与此相对的，在发明的优选的第一实施方式中，利用干式蚀刻对CVD氧化膜22进行蚀刻(参照图1-2(E)、图2、图3)后，贯通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及在贯通孔20的底部露出的Al膜16上形成有机绝缘膜24(参照图1-3(F)、图4、图5)。
干式蚀刻时在贯通孔20的底部的角部的下部的Al膜16产生的凹陷161(参照图3)被有机绝缘膜24覆盖(参照图5)，所以之后在有机绝缘膜24上形成的金属种晶层26上形成干膜28，在干膜28选择性地形成开孔29(参照图1-4(I))时，能够防止干膜28的显影液34侵入凹陷161来侵蚀Al膜16(参照图6)。
另外，通过利用干式蚀刻对CVD氧化膜22进行蚀刻(参照图1-2(E)、图2)而变薄的硅基板10的主面13上的CVD氧化膜22或者硅基板10的贯通孔20侧的角部102上的CVD氧化膜22被有机绝缘膜24覆盖(参照图1-3(F)、图4)。
因此，其后，即使在有机绝缘膜24上形成的金属种晶层26上形成Cu镀层30(参照图1-5(K)、图7)，CVD氧化膜22也被有机绝缘膜24覆盖，所以能够防止颗粒221经由CVD氧化膜22表面的损伤层23或者金属种晶层26与Cu镀层30接触，或者从CVD氧化膜22突出的颗粒221经由金属种晶层26与Cu镀层30接触，其结果，能够防止由于颗粒221而在硅基板10和Cu镀层30之间产生泄露。
另外，即使硅基板10的贯通孔20侧的角部102上的CVD氧化膜22在干式蚀刻时变薄而产生泄露路径222，CVD氧化膜22也被有机绝缘膜24覆盖，所以能够防止经由泄露路径222在硅基板10和Cu镀层30之间产生泄露。
并且，在CVD氧化膜22的成膜温度是200℃以下，成膜的CVD氧化膜22可靠性不充分的情况下，CVD氧化膜22也被有机绝缘膜24覆盖，所以能够通过有机绝缘膜24得到充分的可靠性。
另外，在形成有机绝缘膜24时，涂覆有机绝缘膜溶液之后，进行气洗，进而在真空状态下，除去有机绝缘膜24内部的微泡等气泡或者在贯通孔20内涂覆的有机绝缘膜24和Al膜16、CVD氧化膜22之间存在的空气泡等气泡。若气泡在有机绝缘膜24中或者有机绝缘膜24和Al膜16、CVD氧化膜22之间存在，则存在气泡由于在形成有机绝缘膜24之后进行的热处理等破裂，并失去绝缘性的可能性，但在本实施方式中，因为在真空状态下除去气泡，所以能够防止或者抑制气泡由于热处理等破裂并失去绝缘性的问题。
(第二实施方式)
参照图8-5(K)，本发明的优选的第二实施方式的半导体装置2具备半导体硅基板10、氧化硅膜12、TiN膜14、Al膜16、贯通孔20、CVD氧化膜22、有机绝缘膜24、金属种晶层26、Cu镀层30、以及焊料保护层32。
氧化硅膜12设置在硅基板10的主面11上。TiN膜14设置在氧化硅膜12上。Al膜16设置在TiN膜14上。
贯通孔20被设置成从与硅基板10的主面11相反一侧的主面13到主面11贯通硅基板10，并且贯通氧化硅膜12以及TiN膜14，且在底部露出Al膜16。
CVD氧化膜22设置在贯通孔20的侧面21上、硅基板10的主面13上、以及在贯通孔20的底部露出的Al膜16上。
有机绝缘膜24设置在贯通孔20的侧面21上的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及贯通孔20的底部的CVD氧化膜22上。
金属种晶层26设置在贯通孔20的侧面21上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24上、主面13上的有机绝缘膜24上、在贯通孔20的底部的有机绝缘膜24的开孔25以及CVD氧化膜22的开孔23露出的Al膜16上。
Cu镀层30设置在贯通孔20的侧面21的有机绝缘膜24上的金属种晶层26上、贯通孔20的底部的有机绝缘膜24上的金属种晶层26上、主面13上的有机绝缘膜24上的金属种晶层26上、设置在贯通孔20的底部的有机绝缘膜24的开孔25、以及CVD氧化膜22的开孔23的金属种晶层26上。Cu镀层30以及金属种晶层26构成硅贯通电极。主面13上的Cu镀层30的膜厚比贯通孔20的侧面21或者底部的Cu镀层30的膜厚更厚。
焊料保护层32设置在硅基板10的主面13上的有机绝缘膜24上、主面13上的Cu镀层30上、以及贯通孔20内的Cu镀层30的开孔31内。
此外，MOS晶体管等的半导体元件等的电路元件(未图示)形成于硅基板10的主面11，被氧化硅膜12覆盖。Al膜16作为连接半导体装置1的设备垫片等使用。
接下来，参照图8-1～8-5对本发明的优选的第二实施方式的半导体装置2的制造方法进行说明。
首先，在硅基板10的主面11形成MOS晶体管等的半导体元件等的电路元件(未图示)。
参照图8-1(A)，接下来，在硅基板10的主面11上形成氧化硅膜12，在氧化硅膜12上形成TiN膜14，在TiN膜14上形成Al膜16。此外，为了防止Al的迁移而设置TiN膜14。
参照图8-1(B)，接下来，在与硅基板10的主面11相反一侧的主面13上形成保护膜18，在保护膜18选择性地形成开孔19。其后，将保护膜18作为掩模对硅基板10进行蚀刻，形成从硅基板10的主面13到主面11贯通硅基板10的贯通孔20。
参照图8-1(C)，接下来，还对氧化硅膜12以及TiN膜14进行蚀刻，使Al膜16在贯通孔20的底部露出。
参照图8-2(D)，接下来，在贯通孔20的侧面21、底部以及硅基板10的主面13上形成CVD氧化膜22。
参照图8-2(E)，接下来，在贯通孔20的侧面21上的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及贯通孔20的底部的CVD氧化膜22上形成有机绝缘膜24。
为了形成有机绝缘膜24，首先，使硅基板10的主面11成为下侧，从主面13侧涂覆有机绝缘膜溶液，在贯通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜22上、以及贯通孔20的底部的CVD氧化膜22上形成有机绝缘膜24。利用旋转涂胶等进行有机绝缘膜溶液的涂覆。其后，将涂覆了有机绝缘膜溶液的硅基板10放入真空容器内，对真空容器内进行气洗，在真空状态下，除去有机绝缘膜24内部的微泡等气泡或者在贯通孔20内涂覆的有机绝缘膜24和CVD氧化膜22之间存在的空气泡等气泡。
此外，有机绝缘膜24内部的微泡等气泡也能够在涂覆前的有机绝缘膜溶液的状态下除去，但在有机绝缘膜24和CVD氧化膜22之间存在的空气泡等气泡在有机绝缘膜溶液的涂覆时产生，所以在涂覆有机绝缘膜溶液之后除去。
本实施方式的有机绝缘膜24使用感光性的有机绝缘膜。在真空状态下除去气泡之后进行有机绝缘膜24的前烘。
参照图8-3(F)，接下来，在贯通孔20的底部的有机绝缘膜24形成露出CVD氧化膜22的开孔25。有机绝缘膜24是感光性的有机绝缘膜，所以使用光掩模，将有机绝缘膜24选择性地曝光，其后显影，形成开孔25。
参照图8-3(G)，接下来，使形成开孔25的有机绝缘膜24成为掩模进行干式蚀刻，在有机绝缘膜24的开孔25的正下面的CVD氧化膜22形成开孔23。
参照图8-4(H)，接下来，利用溅射法，在贯通孔20的侧面21上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24上、主面13上的有机绝缘膜24上、贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、CVD氧化膜22的开孔23的侧壁上、在有机绝缘膜24的开孔25、以及CVD氧化膜22的开孔23露出的Al膜16上形成金属种晶层26。以最初溅射Ti，其后溅射Cu的方式形成金属种晶层26。
参照图8-4(I)，接下来，形成干膜28，在干膜28选择性地形成开孔29。开孔29被形成为露出贯通孔20，并露出贯通孔20周边的金属种晶层26。
参照图8-5(J)，接下来，将干膜28作为掩模，在贯通孔20内的侧壁21上的金属种晶层26上、主面13上且干膜28的开孔29内的金属种晶层26上、贯通孔20的底部的有机绝缘膜24的开孔25的侧壁上、CVD氧化膜22的开孔23的侧壁上、在有机绝缘膜24的开孔25、以及CVD氧化膜22的开孔23露出的Al膜16上的金属种晶层26上形成Cu镀层30。利用使用了金属种晶层26的电镀进行Cu镀层30。电镀中，主面13上比贯通孔20内更容易流通电流，所以主面13上的Cu镀层30的膜厚比贯通孔20的侧面21或者底部的Cu镀层30的膜厚更厚。
参照图8-5(K)，接下来，除去干膜28，其后，除去未被Cu镀层30覆盖的金属种晶层26。其后，在硅基板10的主面13上的有机绝缘膜24上、主面13上的Cu镀层30上、以及贯通孔20内的Cu镀层30的开孔31内形成焊料保护层32。
本发明的优选的第二实施方式中，在贯通孔20的侧面21、底部以及硅基板10的主面13上形成了CVD氧化膜22(参照图8-2(D))后，在CVD氧化膜22上形成有机绝缘膜24(参照图8-2(E))，其后，在有机绝缘膜24形成露出CVD氧化膜22的开孔25(参照图8-3(F))，其后，使形成了开孔25的有机绝缘膜24成为掩模，在有机绝缘膜24的开孔25的正下面的CVD氧化膜22形成露出Al膜16的开孔23(参照图8-3(G))。
这样，成为CVD氧化膜22和有机绝缘膜24的双层构造，所以CVD氧化膜22的薄膜化成为可能。因为CVD氧化膜22成本高，所以通过薄膜化来实现降低成本。另外，如果能够薄膜化则CVD成膜装置的处理能力提高其相应的程度。
另外，虽然如第一实施方式那样露出Al膜16，但因为不进行对CVD氧化膜22进行干式蚀刻的蚀刻，所以能够形成没有蚀刻损伤的CVD氧化膜22，能够形成可靠性更高的绝缘膜。另外，因为不进行对CVD氧化膜22进行干式蚀刻的蚀刻，所以能够防止如第一实施方式那样在干式蚀刻的蚀刻时在贯通孔20的底部的角部的下部的Al膜16产生凹陷161(参照图3)。
CVD氧化膜22被有机绝缘膜24覆盖，所以能够防止颗粒221经由CVD氧化膜22表面的金属种晶层26与Cu镀层30接触，或者从CVD氧化膜22突出的颗粒221经由金属种晶层26与Cu镀层30接触，其结果，能够防止由于颗粒221而在硅基板10和Cu镀层30之间产生泄露。
并且，在CVD氧化膜22的成膜温度为200℃以下，成膜后的CVD氧化膜22可靠性不充分的情况下，CVD氧化膜22也被有机绝缘膜24覆盖，所以能够通过有机绝缘膜24得到充分的可靠性。
另外，在形成有机绝缘膜24时，涂覆有机绝缘膜溶液之后，进行气洗，在真空状态下，除去有机绝缘膜24内部的微泡等气泡或者在贯通孔20内涂覆的有机绝缘膜24和Al膜16、CVD氧化膜22之间存在的空气泡等气泡。若气泡在有机绝缘膜24中或者有机绝缘膜24和Al膜16、CVD氧化膜22之间存在，则存在气泡由于形成有机绝缘膜24之后进行的热处理等破裂，失去绝缘性的可能性，但在本实施方式中，在真空状态下除去气泡，所以能够防止或者抑制气泡由于热处理等破裂并失去绝缘性的情况。
此外，上述第一以及第二实施方式中，有机绝缘膜24内部的气泡或者在有机绝缘膜24和Al膜16、CVD氧化膜22之间存在的气泡，虽然在真空状态下除去了，但通过在真空状态下，还使用超声波给予涂覆了有机绝缘膜溶液的硅基板10振动，从而与在真空状态下除去气泡的方法相比，能够更有效地除去气泡。
以上，对本发明的各种的典型的实施方式进行了说明，但本发明并不局限于这些实施方式。因此，本发明的范围仅被权力要求书限定。

Claims (11)

1.一种半导体装置的制造方法，其特征在于，具备：
在具有一主面、与所述一主面相反一侧的另一主面、以及设置于所述另一主面侧的导电层的半导体基板，形成从所述半导体基板的所述一主面到所述另一主面贯通所述半导体基板的贯通孔的工序；
形成从所述贯通孔的所述另一主面侧的底部经由所述贯通孔的侧面而延伸到所述一主面的绝缘膜的工序；
至少在所述贯通孔的侧面的所述绝缘膜上以及所述一主面上的所述绝缘膜上涂覆有机部件的工序；
除去所述有机部件中的气泡以及所述有机部件与所述绝缘膜之间的气泡的工序；以及
在所述有机部件形成开孔的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述除去气泡的工序是在真空状态下除去气泡的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述除去气泡的工序是在真空状态下使用超声波来除去气泡的工序。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，
还具备将形成有所述开孔的所述有机部件作为掩模在所述绝缘膜形成开孔的工序。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，
还具备将在所述一主面选择性地形成的干膜作为掩模在所述有机部件上形成第二导电层的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在所述形成第二导电层的工序中，形成所述一主面中的膜厚比所述贯通孔内的膜厚更厚的所述第二导电层。
7.根据权利要求1～3以及5中任一项所述的半导体装置的制造方法，其特征在于，
还具备在所述绝缘膜形成第二开孔的工序，所述第二开孔在所述贯通孔的所述底部露出所述导电层，
所述形成贯通孔的工序是形成露出所述导电层的所述贯通孔的工序，
所述形成绝缘膜的工序是形成从在所述贯通孔的所述另一主面侧的底部露出的所述导电层上经由所述贯通孔的侧面而延伸到所述一主面的所述绝缘膜的工序，
所述涂覆有机部件的工序是在所述贯通孔的所述底部露出的所述导电层上、所述贯通孔的侧面的所述绝缘膜上、以及所述一主面上的所述绝缘膜上涂覆有机部件的工序，
所述在有机部件形成开孔的工序是在所述有机部件形成所述开孔的工序，所述开孔在所述贯通孔的所述底部露出所述导电层。
8.根据权利要求1～3以及5中任一项所述的半导体装置的制造方法，其特征在于，
还具备在所述绝缘膜形成露出所述导电层的第二开孔的工序，
所述形成贯通孔的工序是形成露出所述导电层的所述贯通孔的工序，
所述形成绝缘膜的工序是形成从在所述贯通孔的所述另一主面侧的底部露出的所述导电层上经由所述贯通孔的侧面而延伸到所述一主面的所述绝缘膜的工序，
所述在有机部件形成开孔的工序是在所述有机部件形成露出所述绝缘膜的所述开孔的工序，
所述在绝缘膜形成露出所述导电层的第二开孔的工序是将形成有露出所述绝缘膜的所述开孔的所述有机部件成为掩模，在所述绝缘膜形成露出所述导电层的第二开孔的工序。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述贯通孔的底部的所述有机部件为圆弧形状。
10.一种半导体装置，其特征在于，具备：
半导体基板，其具有一主面、与所述一主面相对置的另一主面；
设置于所述另一主面的第一导电层；
从所述一主面到所述另一主面贯通且露出所述第一导电层的贯通孔；
绝缘膜，其从所述贯通孔的所述另一主面侧的底部经由所述贯通孔的侧面而延伸到所述一主面；
有机绝缘膜，其形成在所述绝缘膜上；以及
第二导电层，其从所述贯通孔的所述底部沿着所述贯通孔的侧面延伸到所述一主面且在贯通孔内覆盖所述有机绝缘膜，
所述第二导电层在所述一主面中的膜厚比在所述贯通孔内的膜厚更厚。
11.根据权利要求10所述的半导体装置，其特征在于，
在所述贯通孔的底部的所述有机绝缘膜为圆弧形状。
CN201410558636.8A 2013-10-30 2014-10-20 半导体装置及其制造方法 Active CN104600024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013225826A JP6309243B2 (ja) 2013-10-30 2013-10-30 半導体装置およびその製造方法
JP2013-225826 2013-10-30

Publications (2)

Publication Number Publication Date
CN104600024A true CN104600024A (zh) 2015-05-06
CN104600024B CN104600024B (zh) 2019-12-24

Family

ID=52994452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410558636.8A Active CN104600024B (zh) 2013-10-30 2014-10-20 半导体装置及其制造方法

Country Status (3)

Country Link
US (3) US9659841B2 (zh)
JP (1) JP6309243B2 (zh)
CN (1) CN104600024B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
JP6808460B2 (ja) 2016-11-29 2021-01-06 キヤノン株式会社 半導体装置及びその製造方法
JP7034105B2 (ja) * 2019-01-18 2022-03-11 三菱電機株式会社 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
JP2022108493A (ja) * 2021-01-13 2022-07-26 ソニーグループ株式会社 半導体装置、電子機器、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
CN102473639A (zh) * 2010-03-09 2012-05-23 松下电器产业株式会社 半导体装置的制造方法及半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112344A (ja) * 1981-12-25 1983-07-04 Nec Corp 基板塗布膜の熱処理方法
JP3970210B2 (ja) 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置の製造方法
JP2005150354A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
TWI313914B (en) 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP2008300718A (ja) * 2007-06-01 2008-12-11 Toshiba Corp 半導体装置および半導体装置の製造方法
FR2934037B1 (fr) * 2008-07-16 2014-09-05 Commissariat Energie Atomique Aide au chargement d'une chaudiere a combustible solide couplee a un systeme d'accumulation
US20110200937A1 (en) 2008-10-20 2011-08-18 Sumitomo Bakelite Co., Ltd. Positive photosensitive resin composition for spray coating and method for producing through electrode using the same
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
CN102473639A (zh) * 2010-03-09 2012-05-23 松下电器产业株式会社 半导体装置的制造方法及半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法
US10269748B2 (en) 2015-05-29 2019-04-23 Toshiba Memory Corporation Semiconductor device and manufacturing method of semiconductor device
CN106206535B (zh) * 2015-05-29 2020-04-10 东芝存储器株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2015088618A (ja) 2015-05-07
US20170221817A1 (en) 2017-08-03
US20150115412A1 (en) 2015-04-30
US9659841B2 (en) 2017-05-23
US10043743B2 (en) 2018-08-07
JP6309243B2 (ja) 2018-04-11
CN104600024B (zh) 2019-12-24
US10580732B2 (en) 2020-03-03
US20180315705A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN104600024A (zh) 半导体装置及其制造方法
CN104008996A (zh) 于金属接触和互连件间具覆盖层的集成电路及其制造方法
US20170229380A1 (en) Semiconductor device
CN205645810U (zh) 集成电子器件
US20100164065A1 (en) Capacitor of semiconductor device and method for manufacturing the same
CN103247601B (zh) 铜互连结构及其制造方法
JP2007035728A (ja) 半導体装置及びその製造方法
WO2010001541A1 (ja) インダクタ及びその製造方法
JP2008016553A (ja) 半導体装置の製造方法
US9349635B2 (en) Integrated circuits and methods of forming the same with multi-level electrical connection
TWI701768B (zh) 內連線結構的製造方法
JP2013110156A (ja) 半導体素子及びその製造方法
TWI802629B (zh) 用於製造微機械層結構之方法以及微機械層結構
JP2008028141A (ja) 半導体装置の製造方法
CN105845619A (zh) 一种层间介质层的形成方法及半导体器件的形成方法
US20080090411A1 (en) Method of manufacturing a semiconductor device
CN110473826A (zh) 半导体结构的制造方法
CN104835800B (zh) 一种集成电路的熔丝结构及其制造方法
KR100979245B1 (ko) 반도체 소자의 제조방법
JP2005236054A (ja) 半導体装置の製造方法
US7575998B2 (en) Semiconductor device and metal line fabrication method of the same
KR101010848B1 (ko) 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선
KR100500936B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2010251640A (ja) 半導体装置の製造方法および半導体装置
CN110890620A (zh) 集成于芯片的天线结构及制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220708

Address after: Ontario

Patentee after: Achilles technologies

Address before: Kanagawa

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230914

Address after: Taiwan, Hsinchu, China Science Industry Park, Hsinchu Road, force six, No. eight

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Ontario

Patentee before: Achilles technologies

TR01 Transfer of patent right