JP7034105B2 - 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 - Google Patents

電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7034105B2
JP7034105B2 JP2019006510A JP2019006510A JP7034105B2 JP 7034105 B2 JP7034105 B2 JP 7034105B2 JP 2019006510 A JP2019006510 A JP 2019006510A JP 2019006510 A JP2019006510 A JP 2019006510A JP 7034105 B2 JP7034105 B2 JP 7034105B2
Authority
JP
Japan
Prior art keywords
metal paste
paste layer
power semiconductor
semiconductor device
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019006510A
Other languages
English (en)
Other versions
JP2020115520A (ja
Inventor
啓輔 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019006510A priority Critical patent/JP7034105B2/ja
Priority to US16/672,126 priority patent/US11121116B2/en
Priority to DE102020200299.1A priority patent/DE102020200299A1/de
Priority to CN202010031002.2A priority patent/CN111463140B/zh
Publication of JP2020115520A publication Critical patent/JP2020115520A/ja
Priority to US17/359,233 priority patent/US11894337B2/en
Application granted granted Critical
Publication of JP7034105B2 publication Critical patent/JP7034105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75264—Means for applying energy, e.g. heating means by induction heating, i.e. coils
    • H01L2224/75265—Means for applying energy, e.g. heating means by induction heating, i.e. coils in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75264—Means for applying energy, e.g. heating means by induction heating, i.e. coils
    • H01L2224/75266—Means for applying energy, e.g. heating means by induction heating, i.e. coils in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H01L2224/75347—Piezoelectric transducers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8084—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力用半導体装置の製造方法、電力用半導体装置および電力変換装置に関するものである。
特開平５－２８３４４９号公報は、ベアチップのはんだ付方法を開示している。この方法によれば、まず、リフロー工程においてベアチップとヒートスプレッダーとがはんだ付けされる。次に検査工程が行われる。次に気泡除去工程が行われる。具体的には、超音波振動機が取付けられたホットプレート台で微振動を加えながら、はんだが再度溶融される。上記公報によれば、上記気泡除去工程が行われることによって、はんだの気泡が除去されることで、ベアチップが発生する熱の放熱性が向上する、と主張されている。
特開２０１８－０２６４１７号公報によれば、ＳｉＣからなる半導体チップがＳｉからなる半導体チップに比べて剛性が高いことから、高温動作時に、はんだ接合部に大きな熱ひずみが発生し、劣化が生じる、という問題が指摘されている。さらに、この問題を勘案して、接合部の材料として、はんだに代えて、Ａｇ（銀）等の金属焼結体を用いることが開示されている。この接合部の形成工程では、有機溶媒と、その中に拡散されたＡｇ粒子とを有するペースト状の接合材が、基板上に印刷される。次に、有機溶媒が揮発させられる。次に、接合材の上に半導体チップが載せられる。次に、半導体チップが、基板の方向へ加圧されながら加熱される。これにより接合材が焼結させられる。上記公報によれば、はんだと比較して亀裂が生じにくいＡｇ焼結材料を用いることによって、亀裂に起因しての放熱性能の悪化を防止することができる、と主張されている。
特開平５－２８３４４９号公報 特開２０１８－０２６４１７号公報
近年、電力用半導体装置について、パワー密度および動作可能温度をより高めることが要請されている。特に、半導体材料として、炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体が適用される場合、そのような要請がより強い。上記要請にともなって、電力用半導体装置中の半導体チップ（半導体素子）からの熱を放散させる放熱性能の向上も求められている。これに関連して、半導体素子を接合する接合層には、高い熱伝導性が求められる。
上記特開平５－２８３４４９号公報の技術によれば、接合層としてのはんだ層中の気泡を除去するための超音波が、ヒートスプレッダ（放熱部材）を介して印加される。よって、はんだ層への効果的な超音波照射が行いにくいことから、接合層を十分に緻密化しにくいことがある。よって、接合層の熱伝導性が不十分となり得る。その結果、電力用半導体装置の放熱性能が不十分となり得る。
上記特開２０１８－０２６４１７号公報の技術によれば、Ａｇ粒子を含む接合材が加熱される際に、半導体チップへ印加される圧力を高くするほど、接合材の焼結によって形成される接合層を緻密化することができる。しかしながら、高い圧力の印加は半導体素子へダメージを与え得る。よって接合層を十分に緻密化しにくいことがある。よって、接合層の熱伝導性が不十分となり得る。その結果、電力用半導体装置の放熱性能が不十分となり得る。
本発明は以上のような課題を解決するためになされたものであり、その目的は、電力用半導体装置の放熱性能を高めることができる、電力用半導体装置の製造方法、電力用半導体装置および電力変換装置を提供することである。
本発明の電力用半導体装置の製造方法は、以下の工程を有している。複数の第１の金属粒子を含む第１の金属ペースト層と、第１の金属ペースト層を貫通する少なくとも１つの第１の貫通部材と、を含む中間構造を介して、電力用半導体素子と支持部材とが積層される。第１の金属ペースト層を貫通する少なくとも１つの第１の貫通部材に取り付けられた少なくとも１つの第１の振動子が振動させられる。複数の第１の金属粒子が焼結または融解するように第１の金属ペースト層が加熱される。
本発明によれば、第１の金属ペースト層を貫通する少なくとも１つの第１の貫通部材に取り付けられた少なくとも１つの第１の振動子が振動させられることによって、第１の金属ペースト層が振動させられる。これにより、第１の金属ペーストから得られる接合層の品質が高められる。よって、電力用半導体素子からの接合層を介しての熱伝導が促進される。よって、電力用半導体装置の放熱性能を高めることができる。
本発明の実施の形態１に係る電力用半導体装置の構成を概略的に示す平面図である。 図１の線ＩＩ－ＩＩに沿う概略断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法の一工程を概略的に示す平面図である。 図３の線ＩＶ－ＩＶに沿う概略断面図である。 図４の一部拡大図である。 図５の線ＶＩ－ＶＩに沿う概略断面図である。 図６の構成の第１の変形例を示す図である。 図６の構成の第２の変形例を示す図である。 図６の構成の第３の変形例を示す図である。 図６の構成の第４の変形例を示す図である。 図１の構成の変形例を示す図である。 本発明の実施の形態２に係る電力用半導体装置の構成を概略的に示す平面図である。 図１２の線ＸＩＩＩ－ＸＩＩＩに沿う概略断面図である。 本発明の実施の形態２に係る電力用半導体装置の製造方法の一工程を概略的に示す平面図である。 図１４の線ＸＶ－ＸＶに沿う概略断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 図１７の工程の第１の変形例を示す図である。 図１７の工程の第２の変形例を示す図である。 本発明の実施の形態５に係る電力用半導体装置の構成を概略的に示す平面図である。 図２０の線ＸＸＩ－ＸＸＩに沿う概略断面図である。 本発明の実施の形態５に係る電力用半導体装置の製造方法の一工程を概略的に示す平面図である。 図２２の線ＸＸＩＩＩ－ＸＸＩＩＩに沿う概略断面図である。 本発明の実施の形態６に係る電力用半導体装置の製造方法の一工程を概略的に示す平面図である。 本発明の実施の形態７に係る電力変換装置が適用された電力変換システムの構成を概略的に示すブロック図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
＜実施の形態１＞
（構成）
図１は、本実施の形態１に係るパワーモジュール８１（電力用半導体装置）の構成を概略的に示す平面図である。図２は、図１の線ＩＩ－ＩＩに沿う概略断面図である。
パワーモジュール８１は、回路基板１０（本実施の形態１における支持部材）と、中間構造７１Ａと、電力用半導体チップ７０（電力用半導体素子）とを有している。中間構造７１Ａは回路基板１０上に設けられている。中間構造７１Ａは、接合層４１と、貫通部材３１（第１の貫通部材）とを有している。接合層４１は金属を含む。貫通部材３１は接合層４１を貫通している。電力用半導体チップ７０は中間構造７１Ａ上に設けられている。電力用半導体チップ７０は、中間構造７１Ａによって回路基板１０に接合されている。
電力用半導体チップ７０は、その機能として、例えば、ＭＯＳＦＥＴ（金属・酸化物・半導体・電界効果トランジスタ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（ショットキーバリアダイオード：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ｐｎ接合ダイオード、もしくはｐｉｎダイオード、またはこれらの２つ以上の組み合わせを有している。電力用半導体チップ７０は、ＳｉＣまたはＧａＮなどのワイドバンドギャップ半導体からなる半導体層を有していてよい。
接合層４１は、本実施の形態においては、金属粒子の焼結体からなり、具体的にはＡｇ粒子の焼結体からなる。焼結体からなる接合層は、はんだからなる接合層（すなわち、融解した金属が固化することによって形成された接合層）に比して、優れた強度および熱伝導性を有しており、電力用半導体チップ７０にワイドバンドギャップ半導体が用いられる場合に特に適している。
貫通部材３１は、接合層４１から突出した第１および第２の端部（図２における左端部および右端部）を有していてよい。貫通部材３１は金属からなり、例えば、金（Ａｕ）、銀（Ａｇ）または銅（Ｃｕ）からなる。貫通部材３１は、非焼結体であってよく、例えば鋳造品である。あるいは、貫通部材３１は焼結体であってもよく、その場合、貫通部材３１の焼結密度は接合層４１の焼結密度よりも高いことが好ましい。貫通部材３１の材料組成は、接合層４１の材料組成と異なっていてよい。
回路基板１０は、絶縁板１３と、金属回路パターン１１と、金属回路パターン１２とを有している。金属回路パターン１１には接合層４１が接合されている。絶縁板１３はセラミックまたは樹脂からなる。金属回路パターン１１または金属回路パターン１２には、金属ワイヤ（図示せず）が接続されていてもよい。金属ワイヤは、例えば、Ａｌ（アルミニウム）またはＣｕからなる。回路基板１０上の電力用半導体チップ７０は、封止材（図示せず）によって保護されていてよい。封止材は、例えば、ケースと、その内部に収められたゲルとを有している。
（製造方法）
図３は、本実施の形態１に係るパワーモジュール８１の製造方法の一工程を概略的に示す平面図である。図４は、図３の線ＩＶ－ＩＶに沿う概略断面図である。図５は、図４の一部拡大図である。図６は、図５の線ＶＩ－ＶＩに沿う概略断面図である。
中間構造７１Ｂ（図４）を介して、電力用半導体チップ７０と回路基板１０とが積層される。中間構造７１Ｂは、金属ペースト層２１（第１の金属ペースト層）と、貫通部材３１（第１の貫通部材）とを含む。貫通部材３１は金属ペースト層２１を貫通している。貫通部材３１は、金属ペースト層２１から突出した第１および第２の端部（図４における左端部および右端部）を有していてよい。
金属ペースト層２１は、複数の金属粒子（複数の第１の金属粒子）を含み、本実施の形態においては複数のＡｇ粒子を含む。金属ペースト層２１中で複数のＡｇ粒子は有機溶媒中に分散されている。金属ペースト層２１は樹脂を含んでいてよい。金属ペースト層２１の厚みは、例えば５００μｍ程度である。
電力用半導体チップ７０と回路基板１０とが積層される際、貫通部材３１は、電力用半導体チップ７０の対角線方向に沿って配置されることが好ましい。貫通部材３１は、金属ペースト層２１を介して電力用半導体チップ７０と回路基板１０とを積層した後に金属ペースト層２１中に挿入されてよい。あるいは、電力用半導体チップ７０と回路基板１０とのいずれかの上に貫通部材３１が配置され、次に、第１の貫通部材上に金属ペースト層２１が塗布され、次に、金属ペースト層２１および貫通部材３１を介して電力用半導体チップ７０と回路基板１０とが積層されてもよい。金属ペースト層２１の塗布は、例えばシリンジを用いて行われる。
次に、上記積層体が加熱炉８００に搬入される。次に、加熱炉８００に設けられたヒータ８０１およびヒータ８０２を用いて、金属ペースト層２１が加熱される。加熱工程は、初期工程と、それに続く高温工程とを有する。初期工程においては、金属ペースト層２１が第１の温度以下の範囲で加熱される。第１の温度は、金属ペースト層２１中のＡｇ粒子の焼結反応が顕著に進行しない程度に低い温度である。高温工程においては、金属ペースト層２１が第１の温度よりも高い第２の温度まで加熱される。第２の温度は、金属ペースト層２１中のＡｇ粒子の焼結反応が有意に進行する程度に高い温度であり、かつ、Ａｇ粒子の融点よりも低い温度である。
加熱工程の初期工程においては、焼結反応に先立って、金属ペースト層２１中の有機溶媒が蒸発し、その結果、ボイドが形成される。このとき、中間構造７１Ｂを介して電力用半導体チップ７０および回路基板１０を互いに押し付ける圧力を外部から印加したとすると、金属ペースト層２１からの上記ボイドの除去が促進される。しかしながらこの圧力に起因して、電力用半導体チップ７０にダメージが加わり得る。そこで本実施の形態においては、金属ペースト層２１の加熱が、外部からの圧力印加なしに行われる。
上記のようにボイドが形成された後に、金属ペースト層２１を貫通する貫通部材３１に取り付けられた振動子５１（第１の振動子）が振動させられる。これにより、貫通部材３１が振動する。その結果、金属ペースト層２１からボイドが、振動の伝搬方向ＰＲ（図５）、すなわち貫通部材３１から離れる方向、へ押し出される。よって、金属ペースト層２１中のボイド量が低減される。
なお、振動が開始されるタイミングは、ボイドが形成される前であってもよい。また貫通部材３１へ振動子５１を取り付けるタイミングは、貫通部材３１が金属ペースト層２１を貫通させられる前および後のいずれであってもよい。振動子５１は、電気信号が印加されることによって振動する素子であり、例えば圧電素子である。具体的には、信号発生器６１によって生成された電気信号が振動子５１に印加される。この電気信号は、貫通部材３１を通る電流経路を用いて印加されてよい。具体的には、電気信号の印加のための２つの端子を有する振動子５１が用いられる場合に、信号発生器６１へ一方の端子が電線を介して接続され、他方の端子が貫通部材３１および電線を介して接続されてよい。
貫通部材３１の振動方向ＡＰ（図５）は、本実施の形態においては、厚み方向（図４における縦方向）である。振動子５１は、貫通部材３１の振幅が金属ペースト層２１の厚み以下となるように振動させられることが好ましい。なお振動方向は厚み方向に限定されるわけではなく、面内方向（図４における、紙面に垂直な方向）であってもよい。
中間構造７１Ｂを介しての電力用半導体チップ７０と回路基板１０との積層は、好ましくは、積層方向（図４における縦方向、言い換えれば厚み方向）における貫通部材３１の一方側（図４における上側）および他方側（図４における下側）の各々が金属ペースト層２１に面するように行われる。より好ましくは、積層方向において金属ペースト層２１の中央に貫通部材３１が配置される。
振動子５１の振動は、加熱工程の高温工程（金属ペースト層２１を第１の温度よりも高い第２の温度まで加熱する工程）の前に停止されることが好ましい。第１の温度は、金属ペースト層２１の焼結温度よりも低いことが好ましい。焼結温度は、金属ペースト層２１の材料に依存するが、例えば１５０℃程度である。
加熱工程の初期工程の後、加熱工程の高温工程が行われる。高温工程において、金属ペースト層２１中のＡｇ粒子が十分に焼結させられる。このときの温度は、Ａｇ粒子の焼結温度以上であり、かつ、Ａｇ粒子の融点よりも低い。必要に応じて、焼結反応を促進するために加熱炉８００内の雰囲気に酸素を含めてもよい。マイクロＡｇ粒子と称される材料は、このような酸素含有を要する。一方、ナノＡｇ粒子と称される材料は、常温でも活性であり、このような酸素含有を必要としない。
（効果）
本実施の形態によれば、金属ペースト層２１を貫通する貫通部材３１に取り付けられた振動子５１（図４）が振動させられることによって、金属ペースト層２１が振動させられる。これにより、金属ペースト層２１中のボイドが抜けやすくなる。よって、金属ペースト層２１から得られる接合層４１が、より緻密となる。よって接合層４１の品質が高められる。具体的には、接合層４１自体の強度が高められる。また、接合層４１と接合層４１に接している部材との間の接合強度が高められる。また、接合層４１の厚みが小さくなる。これにより、接合層４１の熱抵抗が低減される。よって、パワーモジュール８１の放熱性能を高めることができる。また、接合層４１の内部応力が均一化されることによって、接合層４１中での亀裂の発生を抑制することができる。
金属ペースト層２１の加熱工程において、Ａｇ粒子の融点よりも低い温度でＡｇ粒子が焼結させられる。これにより、金属ペースト層２１を加熱する工程の温度を抑えつつ、金属ペースト層２１の材料として、より高い融点を有するものを用いることができる。加熱温度を抑えることによって、熱応力下での接合強度の劣化を抑えることができる。また、金属ペースト層２１の材料が低融点を有するものに限定される場合に比して、より高い融点を有する材料が使用可能であることによって、より高い熱伝導性を有する材料を選択することができる。
振動子５１の振動は、加熱工程の高温工程の前に停止されることが好ましい。これにより、高温工程における焼結反応が振動によって阻害されることが防止される。
金属ペースト層２１の加熱工程は、中間構造７１Ｂを介して電力用半導体チップ７０および回路基板１０を互いに押し付ける圧力を外部から印加することなく行われる。これにより、圧力印加に起因して電力用半導体チップ７０にダメージが生じることを防止することができる。なお、このダメージが避けられる範囲内で圧力が印加されてもよく、その場合、金属ペースト層２１から得られる接合層４１をより緻密とすることができる。
振動子５１へ電気信号が、貫通部材３１を通る電流経路を用いて印加されてよい。その場合、振動子５１に電気信号を印加するための電流経路を容易に確保することができる。
貫通部材３１は、金属ペースト層２１から突出した第１および第２の端部（図４における左端部および右端部）を有していてよい。言い換えれば、貫通部材３１は、接合層４１から突出した第１および第２の端部（図２における左端部および右端部）を有していてよい。その場合、貫通部材３１への振動子５１の取付が容易となる。また貫通部材３１と電線との接続が容易となる。
貫通部材３１は金属からなる。これにより貫通部材３１は、高い電気伝導性および熱伝導性を有する。貫通部材３１が、Ａｕ、ＡｇまたはＣｕからなる場合、貫通部材３１と金属ペースト層２１のＡｇ粒子との間での拡散接合が容易に生じる。これにより、貫通部材３１とＡｇ粒子との間に接点が形成される。その結果、接合層４１と貫通部材３１との間の接合強度を高めることができる。
振動子５１は、貫通部材３１の振幅が金属ペースト層２１の厚み以下となるように振動させられることが好ましい。その場合、過剰な振動に起因して金属ペースト層２１またはそれから形成される接合層４１が剥離することが防止される。
中間構造７１Ｂを介しての電力用半導体チップ７０と回路基板１０との積層は、好ましくは、積層方向（図４における縦方向、言い換えれば厚み方向）における貫通部材３１の一方側（図４における上側）および他方側（図４における下側）の各々が金属ペースト層２１に面するように行われることが好ましい。これにより、金属ペースト層２１内部で貫通部材３１の上側および下側の各々へ振動を付与することができる。よって、金属ペースト層２１中のボイドを、より均一に除去することができる。
電力用半導体チップ７０と回路基板１０とが積層される際、貫通部材３１（図３）は、電力用半導体チップ７０の対角線方向に沿って配置されることが好ましい。その場合、金属ペースト層２１中のボイドが金属ペースト層２１から追い出されるために必要な移動距離が小さくなる。よって、金属ペースト層２１からボイドが抜けやすくなる。
（変形例）
上記本実施の形態１においては、図６に示されているように、貫通部材３１の、延在方向に垂直な断面形状は、円筒形状である。これにより、貫通部材３１からその周囲の金属ペースト層２１中へ、振動が均等に放射されやすい。またこの断面形状は、中空形状を有していない密な形状である。これにより、中空部分に起因しての強度の低下および熱抵抗の増大を避けることができる。しかしながら、貫通部材３１の断面形状はこれに限定されるものではない。図７～図１０のそれぞれは、貫通部材３１（図６）の変形例としての貫通部材３１ａ～３１ｄを示す図である。
図７を参照して、貫通部材３１ａは円筒形状を有しており、かつ中空形状を有している。貫通部材３１ａの一方端に振動が印加されると、他方端に向かって、中空領域中の気体の振動が伝搬する。これにより、貫通部材３１中での振動の伝搬が促進される。また円筒形状を有することによって、貫通部材３１ａからその周囲の金属ペースト層２１中へ振動が均等に放射されやすい。また、パワーモジュール８１（図２）が使用される際に、中空領域を冷媒が通ることによって中間構造７１Ａを冷却することができる。
図８を参照して、貫通部材３１ｂは正方形状を有している。図９を参照して、貫通部材３１ｃは長方形状を有している。
図１０を参照して、貫通部材３１ｄは中空形状を有している。また貫通部材３１ｄはハニカム形状を有しており、よって、６つの頂点を有している。これら多くの頂点が振動することによって、金属ペースト層２１中の多くの方向に向かって、強い振動を伝搬させることができる。ハニカム形状の辺のうち金属ペースト層２１の面内方向（図１０における横方向）に沿った辺が相対的に長くされると、金属ペースト層２１中の振動伝搬をより良好とすることができる。
図１１は、図１の構成の変形例を示す図である。上記図１（本実施の形態１）においては１つの貫通部材３１が用いられるが、本変形例においては複数の貫通部材３１が用いられる。その場合、あるひとつの貫通部材３１から遠くに位置するボイドであっても、他の貫通部材３１の近くには位置し得る。よってボイドをより確実に追い出すことができる。
上記の本実施の形態１およびその変形例においては、金属ペースト層２１中に分散されている金属粒子がＡｇ粒子である場合について説明したが、Ａｇ粒子に代わって他の金属粒子が用いられてもよく、例えばＣｕ粒子が用いられてよい。
また上記においては、接合層４１を形成するための金属ペースト層２１の加熱が、融点未満の温度で行われる。これに代わって、加熱が融点以上の温度で行われてもよい。言い換えれば、複数の金属粒子が焼結する代わりに融解し、その後固化してもよい。その場合、接合層４１は、非焼結体からなり、典型的には、はんだからなる。特に、電力用半導体チップ７０が、非ワイドバンドギャップ半導体（典型的にはＳｉ）からなる半導体層を有している場合は、ワイドバンドギャップ半導体からなる半導体層を有している場合に比して、接合層４１の強度および熱伝導性に求められる基準がやや低いことから、焼結体ではなくはんだからなる接合層４１を用いることが許容される場合が多い。
また上記においては電力用半導体チップ７０（図２）が中間構造７１Ａを介して回路基板１０上に積層されるが、電力用半導体チップ７０は、回路基板１０以外の支持部材上に積層されてもよい。言い換えれば、電力用半導体チップ７０（図４）が中間構造７１Ｂを介して、回路基板１０以外の支持部材上に積層されていてもよい。
＜実施の形態２＞
（構成）
図１２は、本実施の形態２に係るパワーモジュール９１（電力用半導体装置）の構成を概略的に示す平面図である。図１３は、図１２の線ＸＩＩＩ－ＸＩＩＩに沿う概略断面図である。
パワーモジュール９１は、放熱部材７９（本実施の形態２における支持部材）と、中間構造７２Ａと、電力用半導体チップ７０とを有している。中間構造７２Ａは放熱部材７９上に設けられている。電力用半導体チップ７０は中間構造７２Ａ上に設けられている。電力用半導体チップ７０は、中間構造７２Ａによって放熱部材７９に接合されている。中間構造７２Ａは、接合層４１と、貫通部材３１と、接合層４２と、貫通部材３２（第２の貫通部材）と、回路基板１０とを有している。接合層４１および接合層４２のそれぞれは、回路基板１０の金属回路パターン１１および金属回路パターン１２に接合されている。
接合層４２および貫通部材３２の材料は、実施の形態１およびその変形例において説明した接合層４１および貫通部材３１の材料と同様であってよい。貫通部材３２の形状は、実施の形態１およびその変形例において説明した貫通部材３１の形状と同様であってよい。接合層４２に対する貫通部材３２の配置は、実施の形態１およびその変形例において説明した、接合層４１に対する貫通部材３１の配置と同様であってよい。また、複数の貫通部材３１（図１１参照）が用いられてもよく、複数の貫通部材３２が用いられてもよい。
（製造方法）
図１４は、本実施の形態２に係るパワーモジュール９１の製造方法の一工程を概略的に示す平面図である。図１５は、図１４の線ＸＶ－ＸＶに沿う概略断面図である。
電力用半導体チップ７０と放熱部材７９とが中間構造７２Ｂ（図１５）を介して積層される。中間構造７２Ｂは、回路基板１０と、金属ペースト層２１と、貫通部材３１と、金属ペースト層２２（第２の金属ペースト層）と、貫通部材３２とを含む。回路基板１０は、電力用半導体チップ７０に金属ペースト層２１を介して積層される。金属ペースト層２２は、支持部材としての放熱部材７９と、回路基板１０との間に配置されており、複数の金属粒子（複数の第２の金属粒子）を含む。貫通部材３２は金属ペースト層２２を貫通している。金属ペースト層２２の材料は、実施の形態１およびその変形例において説明した金属ペースト層２１の材料と同様であってよい。金属ペースト層２２に対する貫通部材３２の配置は、実施の形態１およびその変形例において説明した、金属ペースト層２１に対する貫通部材３１の配置と同様であってよい。
次に、上記積層体が加熱炉８００に搬入される。次に、加熱炉８００に設けられたヒータ８０１およびヒータ８０２を用いて、金属ペースト層２１および金属ペースト層２２が加熱される。加熱工程は、実施の形態１で説明したように、初期工程と、それに続く高温工程とを有する。初期工程においては、金属ペースト層２１および金属ペースト層２２が第１の温度以下の範囲で加熱される。高温工程においては、金属ペースト層２１および金属ペースト層２２が第１の温度よりも高い第２の温度まで加熱される。第２の温度はＡｇ粒子の融点よりも低い。
加熱工程の初期工程においては、焼結反応に先立って、金属ペースト層２１および金属ペースト層２２中の有機溶媒が蒸発し、その結果、ボイドが形成される。このとき、中間構造７２Ｂを介して電力用半導体チップ７０および放熱部材７９を互いに押し付ける圧力を外部から印加したとすると、金属ペースト層２１および金属ペースト層２２からの上記ボイドの除去が促進される。しかしながらこの圧力に起因して、電力用半導体チップ７０にダメージが加わり得る。そこで本実施の形態においては、金属ペースト層２１および金属ペースト層２２の加熱が、外部からの圧力印加なしに行われる。なお、このダメージが避けられる範囲内で圧力が印加されてもよい。
上記のようにボイドが形成された後に、金属ペースト層２１を貫通する貫通部材３１に取り付けられた振動子５１と、金属ペースト層２２を貫通する貫通部材３２に取り付けられた振動子５２（第２の振動子）とが振動させられる。本実施の形態２においては、振動子５１と振動子５２とが電気的に並列に接続されることによって、これらの振動が１つの信号発生器６１からの電気信号によって発生させられる。振動の結果、金属ペースト層２１および金属ペースト層２２からボイドが押し出される。よって、金属ペースト層２１および金属ペースト層２２中のボイド量が低減される。
なお、振動が開始されるタイミングは、ボイドが形成される前であってもよい。また、振動子５１の振動と、それに起因しての貫通部材３１の振動とは、実施の形態１で説明したものと同様であってよい。また振動子５２の振動と、それに起因しての貫通部材３２の振動とは、実施の形態１で説明した、振動子５１の振動と、それに起因しての貫通部材３１の振動と同様であってよい。
上記加熱工程は、金属ペースト層２１中の金属粒子、および金属ペースト層２２中の金属粒子が焼結するまで行われる。加熱工程のタイミングと振動工程のタイミングとの間の関係は、実施の形態１における加熱工程のタイミングと振動工程のタイミングとの関係と同様であってよい。また加熱工程の条件も、実施の形態１におけるものと同様であってよい。
なお上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、金属ペースト層２２を貫通する貫通部材３２に取り付けられた振動子５２が振動させられることによって、金属ペースト層２２が振動させられる。これにより、金属ペースト層２２中のボイドが抜けやすくなる。よって、金属ペースト層２２から得られる接合層４２が、より緻密となる。よって、接合層４２の品質が高められる。具体的には、接合層４２自体の強度が高められる。また、接合層４２と接合層４２に接している部材との間の接合強度が高められる。また、接合層４２の厚みが小さくなる。これにより、接合層４２の熱抵抗が低減される。よって、パワーモジュール９１の放熱性能を高めることができる。また、接合層４２の内部応力が均一化されることによって、接合層４２中での亀裂の発生を抑制することができる。また、実施の形態１で説明した効果と同様の効果が得られる。
（変形例）
上記本実施の形態２においては、接合層４１および接合層４２を形成するための金属ペースト層２１および金属ペースト層２２の加熱が、融点未満の温度で行われる。これに代わって、実施の形態１の変形例と同様に、加熱が融点以上の温度で行われてもよい。言い換えれば、複数の金属粒子が焼結する代わりに融解し、その後固化してもよい。その場合、接合層４１および接合層４２は、非焼結体からなり、典型的には、はんだからなる。特に、電力用半導体チップ７０が、非ワイドバンドギャップ半導体（典型的にはＳｉ）からなる半導体層を有している場合は、ワイドバンドギャップ半導体からなる半導体層を有している場合に比して、接合層４１および接合層４２の強度および熱伝導性に求められる基準がやや低いことから、はんだからなる接合層４１および接合層４２を用いることが許容される場合が多い。
完成されたパワーモジュール８１（図１および図２：実施の形態１）が、金属ペースト層２２および貫通部材３２を有する中間構造を介して放熱部材７９上に積層されてもよい。その場合であっても、本実施の形態２と同様の工程によって、金属ペースト層２２から接合層４２が形成され得る。
貫通部材３１が省略されてもよい。その場合であっても、貫通部材３２からの振動が金属ペースト層２１へ伝搬することによって金属ペースト層２１中のボイドを低減する効果が、ある程度得られる場合がある。貫通部材３１に代わって貫通部材３２が省略されてもよい。
＜実施の形態３＞
本実施の形態３においては、パワーモジュール９１（図１３および図１４）の、上記実施の形態２とは異なる製造方法について説明する。図１６は、本実施の形態３に係るパワーモジュール９１の製造方法の一工程を概略的に示す断面図である。本実施の形態においては、振動子５１および振動子５２のそれぞれが、信号発生器６１および信号発生器６２によって駆動される。これにより、振動子５１が振動させられる期間と、振動子５２が振動させられる期間とを、少なくとも部分的に異ならしめることができる。さらに、振動の強度、周波数、または波形などを異ならしめることもできる。なお上記以外の構成については、上述した実施の形態２またはその変形例の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態（図１６）によれば、貫通部材３１と貫通部材３２とが共通の信号発生器６１（図１５）によって同時に駆動される場合に比して、金属ペースト層２１および金属ペースト層２２への振動印加の方法を多様化することができる。よって、金属ペースト層２１および金属ペースト層２２から得られる接合層４１および接合層４２を、より緻密化することができる。
＜実施の形態４＞
本実施の形態４においては、パワーモジュール９１（図１３および図１４）の、上記実施の形態２および３とは異なる製造方法について説明する。図１７は、本実施の形態４に係るパワーモジュール９１の製造方法の一工程を概略的に示す断面図である。
本実施の形態においては、貫通部材３１に取り付けられた複数の振動子（第１の振動子）として、振動子５１ａ（第１端部振動子）と、振動子５１ｂ（第２端部振動子）とが用いられる。振動子５１ａおよび振動子５１ｂのそれぞれは、貫通部材３１の第１の端部および第２の端部（図１７における左端部および右端部）に取り付けられる。これにより、振動子５１ａと振動子５１ｂとが貫通部材３１によって電気的に直列に接続された第１の直列構造が構成される。
同様に、貫通部材３２に取り付けられた複数の振動子（第２の振動子）として、振動子５２ａと、振動子５２ｂとが用いられる。振動子５２ａおよび振動子５２ｂのそれぞれは、貫通部材３２の一方端部および他方端部（図１７における左端部および右端部）に取り付けられる。これにより、振動子５２ａと振動子５２ｂとは貫通部材３２によって電気的に直列に接続される。これにより、振動子５２ａと振動子５２ｂとが貫通部材３２によって電気的に直列に接続された第２の直列構造が構成される。
本実施の形態においては、上記第１および第２の直列構造が並列に接続された並列構造が構成される。この並列構造へ信号発生器６１から電気信号が印加されることにより、振動子５１ａ、振動子５１ｂ、振動子５２ａおよび振動子５２ｂが振動させられる。
なお上記以外の構成については、上述した実施の形態２またはその変形例の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、貫通部材３１の両側に振動子が取り付けられるので、金属ペースト層２１へ、より十分な振動を付与することができる。また貫通部材３２の両側に振動子が取り付けられるので、金属ペースト層２２へ、より十分な振動を付与することができる。また、上述した直列構造および並列構造により、振動子５１ａ、振動子５１ｂ、振動子５２ａおよび振動子５２ｂへ電気信号を共通の信号発生器６１によって付与することができる。
図１８は、図１７の工程の第１の変形例を示す図である。本変形例においては、上述した第１および第２の直列構造のそれぞれに、信号発生器６１および信号発生器６２によって電気信号が印加される。本変形例によれば、上記本実施の形態に比して、金属ペースト層２１および金属ペースト層２２への振動印加の方法を多様化することができる。よって、金属ペースト層２１および金属ペースト層２２から得られる接合層４１および接合層４２を、より緻密化することができる。本発明者の検討によれば、この変形例を用いて、貫通部材３１のみを振動させる期間と、貫通部材３２のみを振動させる期間と、貫通部材３１および貫通部材３２の両方を振動させる期間とを組み合わせることによって、上記本実施の形態に比して、ボイドの低減効果をおおよそ３倍程度に高めることができた。
図１９は、図１７の工程の第２の変形例を示す図である。本変形例においては、振動子５１ａ、振動子５１ｂ、振動子５２ａおよび振動子５２ｂのそれぞれに、信号発生器６１ａ、信号発生器６１ｂ、信号発生器６２ａおよび信号発生器６２ｂによって電気信号が印加される。本変形例によれば、少なくとも一時的に振動子５１ａと振動子５１ｂとのうち一方のみを振動させることができる。また、少なくとも一時的に振動子５２ａと振動子５２ｂとのうち一方のみを振動させることができる。この第２の変形例によれば、上記本実施の形態および上記第１の変形例に比して、金属ペースト層２１および金属ペースト層２２への振動印加の方法を、より多様化することができる。よって、金属ペースト層２１および金属ペースト層２２から得られる接合層４１および接合層４２を、より緻密化することができる。
＜実施の形態５＞
（構成）
図２０は、本実施の形態５に係るパワーモジュール９６（電力用半導体装置）の構成を概略的に示す平面図である。図２１は、図２０の線ＸＸＩ－ＸＸＩに沿う概略断面図である。パワーモジュール９６の中間構造７６Ａ（図２１）は、パワーモジュール９１（図１３：実施の形態２）の中間構造７２Ａと異なり、貫通部材３１および貫通部材３２を有していない。これ以外の構成については、前述したパワーモジュール９１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（製造方法）
図２２は、本実施の形態５に係るパワーモジュール９６の製造方法の一工程を概略的に示す平面図である。図２３は、図２２の線ＸＸＩＩＩ－ＸＸＩＩＩに沿う概略断面図である。
電力用半導体チップ７０と放熱部材７９（本実施の形態５における支持部材）とが中間構造７６Ｂ（図２３）を介して積層される。中間構造７６Ｂは、中間構造７２Ｂ（図１５：実施の形態２）と異なり、貫通部材３１および貫通部材３２を有していない。これ以外の構成については、前述した中間構造７２Ｂの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
次に、上記積層体が加熱炉８００に搬入される。次に、加熱炉８００に設けられたヒータ８０１およびヒータ８０２を用いて、金属ペースト層２１および金属ペースト層２２が加熱される。加熱工程は、実施の形態１で説明したように、初期工程と、それに続く高温工程とを有する。初期工程においては、金属ペースト層２１および金属ペースト層２２が第１の温度以下の範囲で加熱される。高温工程においては、金属ペースト層２１および金属ペースト層２２が第１の温度よりも高い第２の温度まで加熱される。第２の温度はＡｇ粒子の融点よりも低い。
加熱工程の初期工程においては、焼結反応に先立って、金属ペースト層２１および金属ペースト層２２中の有機溶媒が蒸発し、その結果、ボイドが形成される。このとき、中間構造７６Ｂを介して電力用半導体チップ７０および放熱部材７９を互いに押し付ける圧力を外部から印加したとすると、金属ペースト層２１および金属ペースト層２２からの上記ボイドの除去が促進される。しかしながらこの圧力に起因して、電力用半導体チップ７０にダメージが加わり得る。そこで本実施の形態においては、金属ペースト層２１および金属ペースト層２２の加熱が、外部からの圧力印加なしに行われる。なお、このダメージが避けられる範囲内で圧力が印加されてもよい。
上記のようにボイドが形成された後に、加熱炉８００内に設けられたスピーカー５６へ信号発生器６６から電気信号が印加される。これにより、金属ペースト層２１および金属ペースト層２２へスピーカー５６から音波が発せられる音波照射工程が行われる。スピーカー５６は、中間構造７６Ｂを介した電力用半導体チップ７０と放熱部材７９との積層体の外部に配置される。好ましくは、スピーカー５６は、面内方向（図２３における横方向）において積層体から離れて配置され、その場合、スピーカー５６と積層体との間において、加熱炉８００中の雰囲気を媒体として、音波が伝搬する。
音波照射工程によって、金属ペースト層２１および金属ペースト層２２からボイドが押し出される。よって、金属ペースト層２１および金属ペースト層２２中のボイド量が低減される。なお、音波の発生が開始されるタイミングは、ボイドが形成される前であってもよい。
上記加熱工程は、金属ペースト層２１中の金属粒子、および金属ペースト層２２中の金属粒子が焼結するまで行われる。加熱工程のタイミングと、音波照射工程のタイミングとの間の関係は、実施の形態２における加熱工程および振動工程と同様であってよい。また加熱工程の条件も、実施の形態２におけるものと同様であってよい。
本実施の形態によれば、スピーカー５６からの音波によって、金属ペースト層２１および金属ペースト層２２が振動させられる。これにより、金属ペースト層２１および金属ペースト層２２中のボイドが抜けやすくなる。よって、金属ペースト層２１および金属ペースト層２２から得られる接合層４１および接合層４２が、より緻密となる。よって、接合層４１および接合層４２の品質が高められる。具体的には、接合層４１および接合層４２自体の強度が高められる。また、接合層４１および接合層４２の各々とそれに接している部材との間の接合強度が高められる。また、接合層４１および接合層４２の厚みが小さくなる。これにより、接合層４１および接合層４２の熱抵抗が低減される。よって、パワーモジュール９６の放熱性能を高めることができる。また、接合層４１および接合層４２の内部応力が均一化されることによって、接合層中での亀裂の発生を抑制することができる。
（変形例）
上記本実施の形態５においては、接合層４１および接合層４２を形成するための金属ペースト層２１および金属ペースト層２２の加熱が、融点未満の温度で行われる。これに代わって、実施の形態２の変形例と同様に、加熱が融点以上の温度で行われてもよい。言い換えれば、複数の金属粒子が焼結する代わりに融解し、その後固化してもよい。その場合、接合層４１および接合層４２は、非焼結体からなり、典型的には、はんだからなる。特に、電力用半導体チップ７０が、非ワイドバンドギャップ半導体（典型的にはＳｉ）からなる半導体層を有している場合は、ワイドバンドギャップ半導体からなる半導体層を有している場合に比して、接合層４１および接合層４２の強度および熱伝導性に求められる基準がやや低いことから、はんだからなる接合層４１および接合層４２を用いることが許容される場合が多い。
また上記本実施の形態５においては、複数の金属ペースト層（金属ペースト層２１および金属ペースト層２２）を用いてパワーモジュール９６が製造される場合について説明したが、同様の方法によって、１つの金属ペースト層を用いてパワーモジュールが製造されてもよい。それにより、例えば、パワーモジュール８１（図２：実施の形態１）と同様のものが、貫通部材３１を省略しつつ得られる。
＜実施の形態６＞
本実施の形態３においては、パワーモジュール９６（図２０および図２１）の、上記実施の形態５とは異なる製造方法について説明する。図２４は、本実施の形態６に係るパワーモジュール９６の製造方法の一工程を概略的に示す平面図である。
本実施の形態においては、音波照射工程において、１つのスピーカー５６（図２２：実施の形態５）ではなく、複数のスピーカーが用いられる。具体的には、信号発生器６６～６９のそれぞれによって電気信号が印加される４つのスピーカー５６～５９が用いられる。面内方向において、金属ペースト層２１または金属ペースト層２２の中心位置を基準として、スピーカー５６は中心位置を基準として第１の方向（図２４における右方向）に配置され、スピーカー５７は中心位置を基準として、第１の方向と異なる第２の方向（図２４における下方向）に配置され、スピーカー５８は中心位置を基準として、第１および第２の方向と異なる第３の方向（図２４における左方向）に配置され、スピーカー５９は中心位置を基準として、第１～第３の方向と異なる第４の方向（図２４における上方向）に配置される。
音波照射工程において少なくとも一時的に、スピーカー５６～５９のうちのひとつ（第１のスピーカー）と、スピーカー５６～５９のうちの他のひとつ（第２のスピーカー）とのうち、一方のみが音波を発生する。このように、少なくとも１つのスピーカーを一時的に休止させることによって、全スピーカーを稼働させる場合に比して、ボイドの除去効率を高めることができる。少なくとも１つのスピーカーを一時的に休止しての音波照射としては、例えば、スピーカー５６のみからの音波照射、スピーカー５７のみからの音波照射、スピーカー５８のみからの音波照射、スピーカー５９のみからの音波照射、スピーカー５６および５７のみからの音波照射、スピーカー５８および５９のみからの音波照射、などがあり得る。これら音波照射を適切に組み合わせることによって、実施の形態５に比して、ボイドの低減効果を数倍に高めることができる。
＜実施の形態７＞
本実施の形態は、上述した実施の形態１～６に係るパワーモジュール（電力用半導体装置）を電力変換装置に適用したものである。実施の形態１～６に係る半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態７として、三相のインバータに実施の形態１～６に係る電力用半導体装置を適用した場合について説明する。
図２５は、本実施の形態７に係る電力変換装置２００が適用された電力変換システム５００の構成を概略的に示すブロック図である。電力変換システム５００は、電源１００と、電力変換装置２００と、負荷３００とを有している。電力変換装置２００は、主変換回路２０１と、制御回路２０３とを有している。主変換回路２０１は、入力される電力を変換して出力する。主変換回路２０１はパワーモジュール２０２（電力用半導体装置）を有している。制御回路２０３は、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能である。例えば、電源１００は、直流系統、太陽電池、または蓄電池で構成される。あるいは電源１００は、交流系統に接続された整流回路、またはＡＣ／ＤＣコンバータで構成される。あるいは電源１００は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成される。
電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータである。電力変換装置２００は、電源１００から供給された直流電力を交流電力に変換し、当該交流電力を負荷３００に供給する。電力変換装置２００は、図２５に示すように、直流電力を交流電力に変換し当該交流電力を出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを有している。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００としての電動機は、特定の用途に限られるものではなく、各種電気機器に搭載され得る。電動機は、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けのものである。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子および還流ダイオード（図示せず）有している。主変換回路２０１は、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、当該交流電力を負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードとの少なくともいずれかは、上述した実施の形態１～６のいずれかに相当するパワーモジュール２０２によって構成されている。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続されており上下アームを構成している。各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成している。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続されている。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を有している。駆動回路は、パワーモジュール２０２に内蔵されていてもよいし、パワーモジュール２０２とは別に設けられていてもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、当該駆動信号を主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路は、後述する制御回路２０３からの制御信号に従って、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子がオン状態に維持される場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子がオフ状態に維持される場合、駆動信号はスイッチング素子の閾値電圧未満の電圧信号（オフ信号）である。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて、主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路２０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によって主変換回路２０１を制御する。そして制御回路２０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が有する駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を、駆動信号として出力する。
本実施の形態に係る電力変換装置２００では、主変換回路２０１のスイッチング素子および還流ダイオードの少なくともいずれかとして、実施の形態１～６に係るパワーモジュールが適用される。これにより、主変換回路２０１の放熱性能が高められる。よって、主変換回路２０１の劣化が抑制されるので、電力変換装置２００の寿命を向上することができる。
本実施の形態では、２レベルの三相インバータに実施の形態１～６に係る電力用半導体装置を適用する例を説明したが、実施の形態１～６に係る電力用半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置について説明したが、電力変換装置は３レベルまたはマルチレベルのものであってもよい。また、単相負荷に電力を供給する場合には、単相のインバータに、実施の形態１～６に係る電力用半導体装置を適用することができる。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに、実施の形態１～６に係る電力用半導体装置が適用することができる。
また、実施の形態１～６に係る電力用半導体装置が適用された電力変換装置の負荷は、電動機に限定されるものではない。例えば、電力変換装置は、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムの電源装置として用いることができる。あるいは、電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１０ 回路基板（実施の形態１における支持部材）、１１，１２ 金属回路パターン、１３ 絶縁板、２１ 第１の金属ペースト層、２２ 第２の金属ペースト層、３１，３１ａ～３１ｄ 第１の貫通部材、３２ 第２の貫通部材、４１，４２ 接合層、５１，５１ａ，５１ｂ 第１の振動子、５２，５２ａ，５２ｂ 第２の振動子、５６～５９ スピーカー、６１，６１ａ，６１ｂ，６２，６２ａ，６２ｂ，６６～６９ 信号発生器、７０ 電力用半導体チップ（電力用半導体素子）、７１Ａ，７１Ｂ，７２Ａ，７２Ｂ，７６Ａ，７６Ｂ 中間構造、７９ 放熱部材（実施の形態２～６における支持部材）、８１，９１，９６，２０２ パワーモジュール、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０３ 制御回路、３００ 負荷、５００ 電力変換システム、８００ 加熱炉、８０１，８０２ ヒータ。

Claims (21)

  1. 複数の第１の金属粒子を含む第１の金属ペースト層と、前記第１の金属ペースト層を貫通する少なくとも１つの第１の貫通部材と、を含む中間構造を介して、電力用半導体素子と支持部材とを積層する工程と、
    前記第１の金属ペースト層を貫通する前記少なくとも１つの第１の貫通部材に取り付けられた少なくとも１つの第１の振動子を振動させる工程と、
    前記複数の第１の金属粒子が焼結または融解するように前記第１の金属ペースト層を加熱する工程と、
    を備える、電力用半導体装置の製造方法。
  2. 前記第１の金属ペースト層を加熱する工程は、前記複数の第１の金属粒子の融点よりも低い温度で前記複数の第１の金属粒子を焼結させる工程を含む、請求項１に記載の電力用半導体装置の製造方法。
  3. 前記少なくとも１つの第１の振動子を振動させる工程は、前記少なくとも１つの第１の貫通部材を通る電流経路を用いて前記少なくとも１つの第１の振動子へ電気信号を印加する工程を含む、請求項１または２に記載の電力用半導体装置の製造方法。
  4. 前記少なくとも１つの第１の振動子を振動させる工程において、前記少なくとも１つの第１の貫通部材は、前記第１の金属ペースト層から突出した第１の端部および第２の端部を有している、請求項１から３のいずれか１項に記載の電力用半導体装置の製造方法。
  5. 前記少なくとも１つの第１の振動子は、前記第１の貫通部材の前記第１の端部に取り付けられた第１端部振動子と、前記第１の貫通部材の前記第２の端部に取り付けられた第２端部振動子とを含む、請求項４に記載の電力用半導体装置の製造方法。
  6. 前記少なくとも１つの第１の振動子を振動させる工程において、少なくとも一時的に前記第１端部振動子と前記第２端部振動子とのうち一方のみが振動する、請求項５に記載の電力用半導体装置の製造方法。
  7. 前記少なくとも１つの第１の振動子を振動させる工程は、前記少なくとも１つの第１の貫通部材の振幅が前記第１の金属ペースト層の厚み以下となるように行われる、請求項１から６のいずれか１項に記載の電力用半導体装置の製造方法。
  8. 前記少なくとも１つの第１の貫通部材は金属からなる、請求項１から７のいずれか１項に記載の電力用半導体装置の製造方法。
  9. 前記電力用半導体素子と前記支持部材とを積層する工程は、積層方向における前記第１の貫通部材の一方側および他方側の各々が前記第１の金属ペースト層に面するように行われる、請求項１から８のいずれか１項に記載の電力用半導体装置の製造方法。
  10. 前記電力用半導体素子と前記支持部材とを積層する工程において、前記少なくとも１つの第１の貫通部材は、前記電力用半導体素子の対角線方向に沿って配置される、請求項１から９のいずれか１項に記載の電力用半導体装置の製造方法。
  11. 前記少なくとも１つの第１の貫通部材は複数の貫通部材である、請求項１から１０のいずれか１項に記載の電力用半導体装置の製造方法。
  12. 前記少なくとも１つの第１の振動子を振動させる工程において、前記少なくとも１つの第１の貫通部材は中空形状を有している、請求項１から１１のいずれか１項に記載の電力用半導体装置の製造方法。
  13. 前記第１の金属ペースト層を加熱する工程は、前記第１の金属ペースト層を第１の温度以下の範囲で加熱する工程と、前記第１の金属ペースト層を前記第１の温度以下の範囲で加熱する工程の後に前記第１の金属ペースト層を前記第１の温度よりも高い第２の温度まで加熱する工程とを含み、
    前記少なくとも１つの第１の振動子を振動させる工程は、前記第１の金属ペースト層を前記第１の温度よりも高い前記第２の温度まで加熱する工程の前に停止される、請求項１から１２のいずれか１項に記載の電力用半導体装置の製造方法。
  14. 前記第１の金属ペースト層を加熱する工程は、前記中間構造を介して前記電力用半導体素子および前記支持部材を互いに押し付ける圧力を外部から印加することなく行われる、請求項１から１３のいずれか１項に記載の電力用半導体装置の製造方法。
  15. 前記電力用半導体素子と前記支持部材とを積層する工程は、前記中間構造が、
    前記電力用半導体素子に前記第１の金属ペースト層を介して積層された回路基板と、
    前記支持部材としての放熱部材と前記回路基板との間に配置され複数の第２の金属粒子を含む第２の金属ペースト層と、
    前記第２の金属ペースト層を貫通する少なくとも１つの第２の貫通部材と、
    を含むように行われ、
    前記電力用半導体装置の製造方法は、
    前記第２の金属ペースト層を貫通する前記少なくとも１つの第２の貫通部材に取り付けられた少なくとも１つの第２の振動子を振動させる工程と、
    前記複数の第２の金属粒子が焼結または融解するように前記第２の金属ペースト層を加熱する工程と、
    をさらに備える、
    請求項１から１４のいずれか１項に記載の電力用半導体装置の製造方法。
  16. 前記少なくとも１つの第１の振動子を振動させる工程が行われる期間と、前記少なくとも１つの第２の振動子を振動させる工程が行われる期間とは、少なくとも部分的に異なっている、請求項１５に記載の電力用半導体装置の製造方法。
  17. 複数の金属粒子を含む金属ペースト層を含む中間構造を介して、電力用半導体素子と支持部材とを積層する工程と、
    前記金属ペースト層へ少なくとも１つのスピーカーから音波を発する工程と、
    前記複数の金属粒子が焼結または融解するように前記金属ペースト層を加熱する工程と、
    を備える、電力用半導体装置の製造方法。
  18. 前記少なくとも１つのスピーカーから音波を発する工程において、前記少なくとも１つのスピーカーは第１のスピーカーおよび第２のスピーカーを含み、面内方向において、前記金属ペースト層の中心位置を基準として、前記第１のスピーカーは前記中心位置を基準として第１の方向に配置され、前記第２のスピーカーは前記中心位置を基準として前記第１の方向と異なる第２の方向に配置され、少なくとも一時的に前記第１のスピーカーと前記第２のスピーカーとのうち一方のみが音波を発生する、請求項１７に記載の電力用半導体装置の製造方法。
  19. 支持部材と、
    前記支持部材上に設けられ、金属を含む接合層と、前記接合層を貫通する少なくとも１つの貫通部材と、を含む中間構造と、
    前記中間構造上に設けられた電力用半導体素子と、
    を備え、前記貫通部材は、振動子の振動を付与するためのものである、電力用半導体装置。
  20. 前記少なくとも１つの貫通部材は、前記接合層から突出した第１の端部および第２の端部を有している、請求項１９に記載の電力用半導体装置。
  21. 請求項１９または２０に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備える電力変換装置。
JP2019006510A 2019-01-18 2019-01-18 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 Active JP7034105B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019006510A JP7034105B2 (ja) 2019-01-18 2019-01-18 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
US16/672,126 US11121116B2 (en) 2019-01-18 2019-11-01 Manufacturing method of power semiconductor device, power semiconductor device, and power converter
DE102020200299.1A DE102020200299A1 (de) 2019-01-18 2020-01-13 Herstellungsverfahren einer Leistungs-Halbleitervorrichtung, Leistungs-Halbleitervorrichtung und Leistungswandler
CN202010031002.2A CN111463140B (zh) 2019-01-18 2020-01-13 功率用半导体装置及其制造方法、电力转换装置
US17/359,233 US11894337B2 (en) 2019-01-18 2021-06-25 Manufacturing method of power semiconductor device, power semiconductor device, and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019006510A JP7034105B2 (ja) 2019-01-18 2019-01-18 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2020115520A JP2020115520A (ja) 2020-07-30
JP7034105B2 true JP7034105B2 (ja) 2022-03-11

Family

ID=71402751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019006510A Active JP7034105B2 (ja) 2019-01-18 2019-01-18 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置

Country Status (4)

Country Link
US (2) US11121116B2 (ja)
JP (1) JP7034105B2 (ja)
CN (1) CN111463140B (ja)
DE (1) DE102020200299A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192965A (ja) 2007-02-07 2008-08-21 Denso Corp 半導体チップの実装方法
WO2011027820A1 (ja) 2009-09-04 2011-03-10 千住金属工業株式会社 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP2011238779A (ja) 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法
JP2011249801A (ja) 2010-05-27 2011-12-08 Semikron Elektronik Gmbh & Co Kg ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
JP2014041876A (ja) 2012-08-21 2014-03-06 Mitsubishi Electric Corp 電力用半導体装置
JP2016134586A (ja) 2015-01-22 2016-07-25 三菱電機株式会社 パワー半導体モジュール
JP2018147958A (ja) 2017-03-02 2018-09-20 三菱電機株式会社 半導体パワーモジュール及び電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283449A (ja) 1992-03-31 1993-10-29 Fujitsu General Ltd ベアチップの半田付方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP2001110823A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置の製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2005116612A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd フリップチップ実装方法およびこの方法を用いた電子回路装置
JP2005300972A (ja) * 2004-04-13 2005-10-27 Seiko Epson Corp 表示装置の製造方法及び基板貼り合わせ装置
JP5283449B2 (ja) 2008-08-21 2013-09-04 有限会社シード 粉粒体計量装置
JP5521862B2 (ja) * 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
JP5821429B2 (ja) * 2011-09-01 2015-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
JP6309243B2 (ja) * 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP2017076741A (ja) * 2015-10-16 2017-04-20 三菱電機株式会社 半導体装置およびその製造方法
JP2018026417A (ja) 2016-08-09 2018-02-15 三菱電機株式会社 電力用半導体装置
WO2019013589A1 (ko) * 2017-07-13 2019-01-17 두성산업 주식회사 반도체 고정용 자성 테이프

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192965A (ja) 2007-02-07 2008-08-21 Denso Corp 半導体チップの実装方法
WO2011027820A1 (ja) 2009-09-04 2011-03-10 千住金属工業株式会社 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
CN102596487A (zh) 2009-09-04 2012-07-18 千住金属工业株式会社 无铅焊料合金、接合用构件及其制造方法、以及电子部件
US20120199393A1 (en) 2009-09-04 2012-08-09 Shunsaku Yoshikawa Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
JP2011238779A (ja) 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法
JP2011249801A (ja) 2010-05-27 2011-12-08 Semikron Elektronik Gmbh & Co Kg ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
CN102315138A (zh) 2010-05-27 2012-01-11 赛米控电子股份有限公司 两个连接配对件低温压力烧结连接的方法及其制造的系统
JP2014041876A (ja) 2012-08-21 2014-03-06 Mitsubishi Electric Corp 電力用半導体装置
JP2016134586A (ja) 2015-01-22 2016-07-25 三菱電機株式会社 パワー半導体モジュール
JP2018147958A (ja) 2017-03-02 2018-09-20 三菱電機株式会社 半導体パワーモジュール及び電力変換装置

Also Published As

Publication number Publication date
CN111463140A (zh) 2020-07-28
US20200235072A1 (en) 2020-07-23
US11121116B2 (en) 2021-09-14
US11894337B2 (en) 2024-02-06
JP2020115520A (ja) 2020-07-30
CN111463140B (zh) 2023-09-12
US20210320083A1 (en) 2021-10-14
DE102020200299A1 (de) 2020-07-23

Similar Documents

Publication Publication Date Title
JP5542765B2 (ja) パワーモジュール
JP6881238B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
WO2013088870A1 (ja) パワー半導体モジュールおよびパワーモジュール
JP6783327B2 (ja) 半導体装置および電力変換装置
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
CN115101498A (zh) 功率模块、电源系统、车辆及光伏系统
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022145310A1 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP7034105B2 (ja) 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
CN114846598A (zh) 功率模块和电力变换装置
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
JP7020325B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
JP2021101453A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP3361276B2 (ja) 電力用半導体モジュール
WO2022264215A1 (ja) 半導体装置および電力変換装置
JP7387232B2 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2022185545A1 (ja) 半導体装置の製造方法、半導体装置、電力変換装置及び移動体
JP2022038019A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2023173556A (ja) 半導体モジュールの製造方法、電力変換装置の製造方法、半導体モジュール、電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7034105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150