JP6309243B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6309243B2 JP6309243B2 JP2013225826A JP2013225826A JP6309243B2 JP 6309243 B2 JP6309243 B2 JP 6309243B2 JP 2013225826 A JP2013225826 A JP 2013225826A JP 2013225826 A JP2013225826 A JP 2013225826A JP 6309243 B2 JP6309243 B2 JP 6309243B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- main surface
- insulating film
- conductive layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 66
- 229910052710 silicon Inorganic materials 0.000 description 66
- 239000010703 silicon Substances 0.000 description 66
- 239000002184 metal Substances 0.000 description 55
- 238000007747 plating Methods 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- 239000002245 particle Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
一主面と前記一主面とは反対側の他の主面と、前記他の主面側に設けられた導電層とを有する半導体基板に、前記半導体基板の前記一主面から前記他の主面まで前記半導体基板を貫通する貫通孔を形成する工程と、
前記貫通孔の前記他の主面側の底部の少なくとも一部を被覆すると共に前記底部から前記貫通孔の側面を介して前記一主面まで延在する絶縁膜を形成する工程と、
少なくとも前記貫通孔の側面の前記絶縁膜上および前記一主面上の前記絶縁膜上に有機部材を塗布する工程と、
前記有機部材中の気泡および前記有機部材と前記絶縁膜との間の気泡を除去する工程と、
前記貫通孔の前記底部の前記有機部材に開孔を形成する工程と、
前記有機部材上を被覆すると共に前記開孔を介して前記導電層に接続された第2の導電層を形成する工程と、を備える半導体装置の製造方法が提供される。
一主面と、前記一主面とは反対側の他の主面と、前記他の主面側に設けられた第1の導電層と、前記一主面から前記他の主面まで貫通する貫通孔と、を有する半導体基板と、
前記貫通孔の前記他の主面側の底部に前記第1の導電層を露出する第1の開孔を有すると共に前記底部から前記貫通孔の側面を介して前記一主面まで延在する絶縁膜と、
前記貫通孔の側面の前記絶縁膜上を被覆する第1領域と、平面視で前記第1の開孔と重なる第2の開孔を有すると共に前記第1の導電層上を被覆する第2領域と、前記第1領域と前記第2領域とに両端を接すると共に断面視における表面が曲面となる第3領域と、を備え、前記第3領域が前記第1の導電層上の前記絶縁膜の端部を被覆する有機絶縁膜と、
前記貫通孔の前記底部から前記貫通孔の側面に沿って前記一主面まで形成されると共に前記第1の開孔および前記第2の開孔を介して前記第1の導電層に接続された第2の導電層と、を備え、
前記第2の導電層は、前記貫通孔内での膜厚よりも、前記一主面における膜厚の方が厚い半導体装置が提供される。
図1−5(K)を参照すれば、本発明の好ましい第1の実施の形態の半導体装置1は、半導体シリコン基板10と、酸化シリコン膜12と、TiN膜14と、Al膜16と、貫通孔20と、CVD酸化膜22と、有機絶縁膜24と、シードメタル層26と、Cuめっき層30と、ソルダーレジスト32とを備えている。
次に、図9−1〜9−5を参照して比較例の半導体装置3の製造方法を説明する。
シリコン基板10の主面13上ならびに貫通孔20の側面21および底部にCVD酸化膜22(図1−2(D)、図9−2(D)、図11参照)を形成すると、CVDに使用される原料ガスの回り込みの影響等で、貫通孔20の底部に形成されるCVD酸化膜22よりも、シリコン基板10の主面13上に形成されるCVD酸化膜22の方が膜厚が厚くなり、また、貫通孔20の底部の角部に窪み221が生じる(図11参照)。また、CVD酸化膜22を形成する際に、シリコン基板10の主面13上等でパーティクル221がCVD酸化膜22に取り込まれる場合もある(図10参照)。
図8−5(K)を参照すれば、本発明の好ましい第2の実施の形態の半導体装置2は、半導体シリコン基板10と、酸化シリコン膜12と、TiN膜14と、Al膜16と、貫通孔20と、CVD酸化膜22と、有機絶縁膜24と、シードメタル層26と、Cuめっき層30と、ソルダーレジスト32とを備えている。
11 主面
12 酸化シリコン膜
13 主面
14 TiN膜
16 Al膜
20 貫通孔
22 CVD酸化膜
24 有機絶縁膜
25 開孔
26 シードメタル層
28 ドライフィルム
30 Cuめっき層
32 ソルダーレジスト
Claims (10)
- 一主面と前記一主面とは反対側の他の主面と、前記他の主面側に設けられた導電層とを有する半導体基板に、前記半導体基板の前記一主面から前記他の主面まで前記半導体基板を貫通する貫通孔を形成する工程と、
前記貫通孔の前記他の主面側の底部の少なくとも一部を被覆すると共に前記底部から前記貫通孔の側面を介して前記一主面まで延在する絶縁膜を形成する工程と、
少なくとも前記貫通孔の側面の前記絶縁膜上および前記一主面上の前記絶縁膜上に有機部材を塗布する工程と、
前記有機部材中の気泡および前記有機部材と前記絶縁膜との間の気泡を除去する工程と、
前記貫通孔の前記底部の前記有機部材に開孔を形成する工程と、
前記有機部材上を被覆すると共に前記開孔を介して前記導電層に接続された第2の導電層を形成する工程と、を備える半導体装置の製造方法。 - 前記気泡を除去する工程は、真空状態で気泡を除去する工程である請求項1記載の半導体装置の製造方法。
- 前記気泡を除去する工程は、真空状態で超音波を用いて気泡を除去する工程である請求項1記載の半導体装置の製造方法。
- 前記開孔が形成された前記有機部材をマスクとして前記絶縁膜に開孔を形成する工程をさらに備える請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記有機部材上に第2の導電層を形成する工程は、前記一主面に選択的に形成したドライフィルムをマスクとして前記有機部材上に前記第2の導電層を形成する工程である請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記第2の導電層を形成する工程では、前記貫通孔内での膜厚よりも、前記一主面における膜厚の方が厚い前記第2の導電層を形成する請求項5記載の半導体装置の製造方法。
- 前記絶縁膜に前記貫通孔の前記底部で前記導電層を露出する第2の開孔を形成する工程をさらに備え、
前記貫通孔を形成する工程は、前記導電層を露出する前記貫通孔を形成する工程であり、
前記絶縁膜を形成する工程は、前記貫通孔の前記他の主面側の底部に露出する前記導電層上から前記貫通孔の側面を介して前記一主面まで延在する前記絶縁膜を形成する工程であり、
前記有機部材を塗布する工程は、前記貫通孔の前記底部に露出する前記導電層上、前記貫通孔の側面の前記絶縁膜上および前記一主面上の前記絶縁膜上に有機部材を塗布する工程であり、
前記有機部材に開孔を形成する工程は、前記貫通孔の前記底部で前記導電層を露出する前記開孔を前記有機部材に形成する工程である請求項1〜3および5のいずれか一項に記載の半導体装置の製造方法。 - 前記絶縁膜に前記導電層を露出する第2の開孔を形成する工程をさらに備え、
前記貫通孔を形成する工程は、前記導電層を露出する前記貫通孔を形成する工程であり、
前記絶縁膜を形成する工程は、前記貫通孔の前記他の主面側の底部に露出する前記導電層上から前記貫通孔の側面を介して前記一主面まで延在する前記絶縁膜を形成する工程であり、
前記有機部材に開孔を形成する工程は、前記絶縁膜を露出する前記開孔を前記有機部材に形成する工程であり、
前記絶縁膜に前記導電層を露出する第2の開孔を形成する工程は、前記絶縁膜を露出する前記開孔が形成された前記有機部材をマスクにして、前記絶縁膜に前記導電層を露出する第2の開孔を形成する工程である請求項1〜3および5のいずれか一項に記載の半導体装置の製造方法。 - 前記有機部材は、前記貫通孔の側面の前記絶縁膜上を被覆する第1領域と、前記導電層上を被覆する第2領域と、前記第1領域と前記第2領域とに両端を接すると共に断面視における表面が曲面となる第3領域と、を備え、
前記第3領域が前記導電層上の前記絶縁膜の端部を被覆する請求項1〜8のいずれか一項に記載の半導体装置の製造方法。 - 一主面と、前記一主面とは反対側の他の主面と、前記他の主面側に設けられた第1の導電層と、前記一主面から前記他の主面まで貫通する貫通孔と、を有する半導体基板と、
前記貫通孔の前記他の主面側の底部に前記第1の導電層を露出する第1の開孔を有すると共に前記底部から前記貫通孔の側面を介して前記一主面まで延在する絶縁膜と、
前記貫通孔の側面の前記絶縁膜上を被覆する第1領域と、平面視で前記第1の開孔と重なる第2の開孔を有すると共に前記第1の導電層上を被覆する第2領域と、前記第1領域と前記第2領域とに両端を接すると共に断面視における表面が曲面となる第3領域と、を備え、前記第3領域が前記第1の導電層上の前記絶縁膜の端部を被覆する有機絶縁膜と、
前記貫通孔の前記底部から前記貫通孔の側面に沿って前記一主面まで形成されると共に前記第1の開孔および前記第2の開孔を介して前記第1の導電層に接続された第2の導電層と、を備え、
前記第2の導電層は、前記貫通孔内での膜厚よりも、前記一主面における膜厚の方が厚い半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013225826A JP6309243B2 (ja) | 2013-10-30 | 2013-10-30 | 半導体装置およびその製造方法 |
CN201410558636.8A CN104600024B (zh) | 2013-10-30 | 2014-10-20 | 半导体装置及其制造方法 |
US14/518,137 US9659841B2 (en) | 2013-10-30 | 2014-10-20 | Semiconductor device and method of producing semiconductor device |
US15/492,074 US10043743B2 (en) | 2013-10-30 | 2017-04-20 | Semiconductor device and method of producing semiconductor device |
US16/028,370 US10580732B2 (en) | 2013-10-30 | 2018-07-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013225826A JP6309243B2 (ja) | 2013-10-30 | 2013-10-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018045552A Division JP6499341B2 (ja) | 2018-03-13 | 2018-03-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015088618A JP2015088618A (ja) | 2015-05-07 |
JP6309243B2 true JP6309243B2 (ja) | 2018-04-11 |
Family
ID=52994452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013225826A Active JP6309243B2 (ja) | 2013-10-30 | 2013-10-30 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US9659841B2 (ja) |
JP (1) | JP6309243B2 (ja) |
CN (1) | CN104600024B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016122759A (ja) * | 2014-12-25 | 2016-07-07 | キヤノン株式会社 | 貫通配線を有する電子デバイスの作製方法 |
JP2016225471A (ja) | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP6808460B2 (ja) | 2016-11-29 | 2021-01-06 | キヤノン株式会社 | 半導体装置及びその製造方法 |
JP7034105B2 (ja) * | 2019-01-18 | 2022-03-11 | 三菱電機株式会社 | 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 |
JP2022108493A (ja) * | 2021-01-13 | 2022-07-26 | ソニーグループ株式会社 | 半導体装置、電子機器、及び半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58112344A (ja) * | 1981-12-25 | 1983-07-04 | Nec Corp | 基板塗布膜の熱処理方法 |
JP3970210B2 (ja) | 2003-06-24 | 2007-09-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2005150354A (ja) * | 2003-11-14 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
TWI313914B (en) * | 2005-01-31 | 2009-08-21 | Sanyo Electric Co | Semiconductor device and a method for manufacturing thereof |
JP4694305B2 (ja) * | 2005-08-16 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体ウエハの製造方法 |
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
JP2008300718A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
FR2934037B1 (fr) * | 2008-07-16 | 2014-09-05 | Commissariat Energie Atomique | Aide au chargement d'une chaudiere a combustible solide couplee a un systeme d'accumulation |
WO2010047264A1 (ja) * | 2008-10-20 | 2010-04-29 | 住友ベークライト株式会社 | スプレー塗布用ポジ型感光性樹脂組成物及びそれを用いた貫通電極の製造方法 |
TWI546925B (zh) * | 2010-02-09 | 2016-08-21 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
JP5385452B2 (ja) * | 2010-03-09 | 2014-01-08 | パナソニック株式会社 | 半導体装置の製造方法 |
JP6021441B2 (ja) * | 2012-05-25 | 2016-11-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2013
- 2013-10-30 JP JP2013225826A patent/JP6309243B2/ja active Active
-
2014
- 2014-10-20 CN CN201410558636.8A patent/CN104600024B/zh active Active
- 2014-10-20 US US14/518,137 patent/US9659841B2/en active Active
-
2017
- 2017-04-20 US US15/492,074 patent/US10043743B2/en active Active
-
2018
- 2018-07-05 US US16/028,370 patent/US10580732B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10043743B2 (en) | 2018-08-07 |
JP2015088618A (ja) | 2015-05-07 |
US20170221817A1 (en) | 2017-08-03 |
US10580732B2 (en) | 2020-03-03 |
US20180315705A1 (en) | 2018-11-01 |
CN104600024B (zh) | 2019-12-24 |
CN104600024A (zh) | 2015-05-06 |
US20150115412A1 (en) | 2015-04-30 |
US9659841B2 (en) | 2017-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6309243B2 (ja) | 半導体装置およびその製造方法 | |
JP6021441B2 (ja) | 半導体装置 | |
JP6157968B2 (ja) | 配線回路基板およびその製造方法 | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
CN109727942A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP6499341B2 (ja) | 半導体装置 | |
JP2019087768A (ja) | 半導体装置 | |
JP6926294B2 (ja) | 半導体装置の製造方法 | |
JP2007281289A (ja) | 電子部品及びその製造方法 | |
JP2008218494A (ja) | 半導体装置およびその製造方法 | |
JP2008047579A (ja) | 半導体装置の製造方法 | |
JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
JP6272431B2 (ja) | 半導体装置およびその製造方法 | |
JP6445672B2 (ja) | 半導体装置 | |
JP2011187969A (ja) | 半導体装置の製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP5169894B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2019033299A (ja) | 半導体装置 | |
US20070275550A1 (en) | Barrier layer for fine-pitch mask-based substrate bumping | |
JP2012204495A (ja) | 半導体装置の製造方法 | |
JP2021180333A (ja) | 半導体装置 | |
JP5672668B2 (ja) | 半導体装置の製造方法 | |
JP2010225706A (ja) | 電子デバイス、及びその製造方法 | |
JP2006279085A (ja) | 回路装置の製造方法 | |
JP2007067286A (ja) | 半導体装置の製造方法および半導体装置の製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6309243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |