JP5169894B2 - 半導体装置用テープキャリアおよびその製造方法 - Google Patents

半導体装置用テープキャリアおよびその製造方法 Download PDF

Info

Publication number
JP5169894B2
JP5169894B2 JP2009029393A JP2009029393A JP5169894B2 JP 5169894 B2 JP5169894 B2 JP 5169894B2 JP 2009029393 A JP2009029393 A JP 2009029393A JP 2009029393 A JP2009029393 A JP 2009029393A JP 5169894 B2 JP5169894 B2 JP 5169894B2
Authority
JP
Japan
Prior art keywords
seed layer
conductor pattern
tape carrier
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009029393A
Other languages
English (en)
Other versions
JP2010186843A (ja
Inventor
久則 秋野
孝 山下
寛司 田仲
宣明 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009029393A priority Critical patent/JP5169894B2/ja
Publication of JP2010186843A publication Critical patent/JP2010186843A/ja
Application granted granted Critical
Publication of JP5169894B2 publication Critical patent/JP5169894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、例えば半導体素子実装用のいわゆるインタポーザ配線板などに好適な半導体装置用テープキャリアおよびその製造方法に関する。
従来、半導体装置用テープキャリアは、例えばポリイミド樹脂フィルムからなる薄手の絶縁性基板の表面に接着剤層を介して銅箔を貼り合わせ、その銅箔をパターニングして、配線や外部接続端子部等を有する導体パターンを形成し、その表面上に安定した接合性を与えるために無電解スズめっきを施した構造が採用されていた。このような構造の場合、耐熱性に優れたポリイミド樹脂フィルムからなる絶縁性基板を使用しているにも関わらず、接着剤層の性能等に依存して、テープキャリア全体としての耐熱性が制限されてしまい、半導体素子実装技術の高密度化、微細ピッチ化、軽量化の上での支障が生じる場合があった。
このため、ポリイミド樹脂フィルムからなる絶縁性基板の上にニッケルまたはニッケル−クロムスパッタ層をシード層として形成した後、電解銅めっきにより銅層を形成し、これを上記のような接着剤によって張り合わされた銅箔の代りとした銅張基板が開発されて、上記のような支障を回避することができるようになった。
ところが、ポリイミド樹脂フィルムのような絶縁性基板の表面上に形成された導体パターンに無電解スズめっきを施す際に、導体パターン側面のスパッタ層と銅箔との界面でスズの異常析出が発生し、隣り合うリード間に電気的短絡が発生するという不都合が顕在化してきた。
これに対処するため、無電解スズめっきを施す前にニッケルまたはニッケル−クロムスパッタ層を剥離除去してから無電解スズめっきを施す方法が提案されたが、この場合、スパッタ層の剥離処理時に銅も一部溶解されてしまうので、剥離処理後のリード表面の外観ムラやパターン寸法の変動もあり、必ずしも十分とはいえなかった。また、スズめっき液中のスズ濃度を高濃度化させるという方法や、スズめっきする際に最初にプレスズ層を形成し、その後スズめっき層を形成させる、といった方法等も提案されたが、建浴コストがかかる、工程が増加するなどの不都合があり、必ずしも実用的ではなかった。
そこで、本発明に係る発明者の一人は、絶縁フィルム基板上にニッケルまたはニッケル−クロムスパッタ層を介して銅層を形成し、その銅層の上にレジストパターンを形成してからその銅層をパターニングして配線パターンを形成し、レジストパターンを残した状態でニッケルまたはニッケル−クロムスパッタ層を除去する処理を行い、しかる後にレジストを除去して、配線パターン上に無電解めっきによりスズめっき層を形成する半導体装置用テープキャリアの製造方法を、過去に提案した。
これにより、無電解スズめっきの際に起きる配線パターン側面のスズの過剰析出を抑制し、高い信頼性を有する半導体装置用テープキャリアを実現することが可能となった(以上、特許文献1参照)。
また、さらに近年では、図5およびその導体パターン103とシード層102との積層部分付近108の拡大図である図6に示したように、例えば配線間スペースが15μm以下のような、錫めっき層104で被覆された導体パターン103がいわゆる超ファイン化対応に設定されているテープキャリア製品等においては、隣り合う導体パターン103同士の間の、ポリイミド樹脂フィルム基板101の表面上に、微量な金属イオン(ニッケル
−クロム、スズ、銅など)が残渣として残り、これが耐マイグレーション性を低下させる
要因となって、導体パターン103間の絶縁性の低下を引き起こすものとして問題視されるようになってきた。
そこで、そのような導体パターン103間の絶縁信頼性を向上させるために、ポリイミド樹脂フィルム基板101の表面に残っていることが危惧されるニッケル−クロム、銅等の金属イオンの残渣を除去するために、例えば塩酸系の薬液を用いてニッケル−クロムを除去した後、過マンガン酸ナトリウム、またはカリウムを含有する処理液を用いて、ポリイミド樹脂フィルム基板101の表面に清浄化処理を施すようにしていた。
特開2004−186597号公報
しかしながら、上記のような清浄化処理液を用いて、ポリイミド樹脂フィルム基板101の表面上のニッケル−クロムや銅などの金属イオンの残渣を除去する処理を施しているにも関わらず、導体パターン103間における耐マイグレーション性の低下や電気的短絡が発生するという問題があった。そしてこれは、配線間スペースが15μm以下のようないわゆる超ファインパターンを有する配線板では、特に顕著に発現する問題となっていた。
本発明は、このような問題に鑑みて成されたもので、その目的は、上記のような従来の技術で問題となっていた導体パターン間の耐マイグレーション性の低下や電気的短絡の発生を抑止して、高い信頼性を達成可能とした半導体装置用テープキャリアおよびその製造方法を提供することにある。
本発明の半導体装置用テープキャリアは、絶縁性基板と、前記絶縁性基板の上に形成されたニッケル膜またはニッケル−クロムスパッタ膜からなるシード層と、前記シード層の上に形成されためっき導体からなる導体パターンと、前記導体パターンの表面に施された錫めっき層とを有する半導体装置用テープキャリアであって、前記導体パターンの配線ピッチは、25μm以下であり、前記シード層が、前記導体パターンの下面の外形寸法よりも小さな外形寸法を有して、当該シード層の側壁が前記導体パターンの下面で前記導体パターンの外形からその内側へと所定の距離に亘って奥まったアンダーカットを成すように形成されており、かつ前記錫めっき層が、前記導体パターンの表面および前記シード層の側壁を覆うように施されていることを特徴としている。
本発明の絶縁性基板上に形成されたニッケル膜またはニッケル−クロムスパッタ膜からなるシード層の上に、めっき導体からなる導体パターンを形成する工程と、少なくとも前記導体パターンの表面に錫めっき層を形成する工程とを有する半導体装置用テープキャリアの製造方法であって、前記導体パターンの配線ピッチが25μm以下となるよう前記導体パターンを形成した後、前記シード層の側壁が前記導体パターンの下面で前記導体パターンの外形からその内側へと所定の距離に亘って奥まったアンダーカットを成すように、当該シード層を前記導体パターンの下面で所定の距離に亘ってサイドエッチングする工程と、前記サイドエッチングを行った後、前記錫めっき層を、前記導体パターンの表面および前記シード層の側壁を覆うように、無電解めっきにより形成する工程とを含むことを特徴としている。
本発明によれば、シード層が、導体パターンの下面の外形寸法よりも小さな外形寸法を有して、そのシード層の側壁が導体パターンの下面で導体パターンの外形からその内側へと所定の距離に亘って奥まったアンダーカットを成すように形成されており、かつ錫めっき層が、導体パターンの表面およびシード層の側壁を覆うように施されているようにしたので、ニッケル膜またはニッケル−クロムスパッタ膜からなるシード層の側壁およびその近傍を発生源としたニッケルやクロム等の金属イオンが絶縁性基板表面上へと溶出〜拡散することに起因した、導体パターン間の耐マイグレーション性の低下や電気的短絡の発生
を抑止して、半導体装置用テープキャリアとしての高い信頼性を達成することが可能となる。
本発明の実施の形態に係る半導体装置用テープキャリアの主要部の構造を示す図である。 図1に示した半導体装置用テープキャリアにおける、特に導体パターンおよびその下面のシード層のアンダーカットされた部分を拡大して示す図である。 図1に示した半導体装置用テープキャリアの製造方法における、特にシード層にサイドエッチングを行ってアンダーカットを形成する工程を主要部とする流れを示す図である。 本発明の実施の形態に係る半導体装置用テープキャリアに半導体素子を実装した状態の一例を示す図である。 従来の半導体装置用テープキャリアの主要部の構造を示す図である。 図5に示した従来の半導体装置用テープキャリアにおける、特に導体パターンの下面にシード層が張り出した部分を拡大して示す図である。
以下、本実施の形態に係る半導体装置用テープキャリアおよびその製造方法について、図面を参照して説明する。
図1は、本発明の実施の形態に係る半導体装置用テープキャリアの主要部の構造を示す図、図2は、図1に示した半導体装置用テープキャリアにおける、特に導体パターンおよびその下面のシード層のアンダーカット構造が形成された部分を拡大して示す図、図3は、図1に示した半導体装置用テープキャリアの製造方法における、特にシード層にサイドエッチングを行ってアンダーカット構造を形成する工程を主要部とする流れを示す図であり、図4は、本発明の実施の形態に係る半導体装置用テープキャリアに半導体素子を実装した状態の一例を示す図である。
この半導体装置用テープキャリアは、図1に示したように、絶縁性基板1と、シード層2と、導体パターン3と、錫めっき層4とを、その主要部の構成要素として備えている。
絶縁性基板1は、例えばポリイミド樹脂フィルムのような所定の機械的強度を有する薄手の絶縁性材料からなるものである。この絶縁性基板1の表面上に、ニッケル膜またはニッケル−クロムスパッタ膜からなるシード層2が形成されている。
シード層2は、少なくとも配線パターン部および外部接続用端子パターン部を有する導体パターン3の下面の外形寸法よりも小さな外形寸法を有するように形成されている。すなわち、シード層2は、図2にそのアンダーカット構造の部分8を抽出・拡大して示したように、その側壁が導体パターン3の下面の外形(周端辺)から内側へと所定の距離Dに亘って奥まった位置に来るように、いわゆるアンダーカット構造を成すように形成されている。このアンダーカット構造は、後述するように、シード層2に対して選択的にエッチング処理を施して、そのシード層2の側壁を導体パターン3の下面でその導体パターン3の内側向き(中心向き)に所定の距離Dに亘ってサイドエッチングを進めることによって、形成されたものである。
シード層2における、導体パターン3の外形からその内側へと向かう、アンダーカットの距離Dは、0.1μm以上〜1μm以下(0.1μm≦D≦1μm)とすることが好ましい。これは、距離Dが0.1μm未満であると、後述するような金属イオンの溶出抑止効果を得ることが困難なものとなる虞が高くなり、また1μm超であると、シード層2の上面と導体パターン3の下面との密着強度の低下が顕著なものとなる虞が高くなるからである。
導体パターン3は、シード層2の上に、例えば電気銅めっきによって形成された、配線パターンや外部接続用端子パターン等の所定のパターンからなるものである。この導体パターン3自体の構成や材質については、一般的なもので構わない。但し、本発明の実施の形態に係る半導体装置用テープキャリアおよびその製造方法は、特に、この導体パターン3の配線ピッチ(導体パターン間ピッチ)Cpが20μm〜25μmあるいはそれ以下、換言すると、通常のパターン設計ルールに従えば配線間スペース(導体パターン間スペース)Csが10μm〜15μmあるいはそれ以下のような、いわゆる超ファイン化対応のものである場合に、特に顕著な効果を発揮することができる。蓋し、本発明の適用対象は、斯様な数値的態様のみには限定されないことは勿論である。
錫めっき層4は、導体パターン3の表面ほぼ全面およびシード層2の側壁ほぼ全面を覆うように施されている。この錫めっき層4の厚さは、特にシード層2の側壁付近については、0.3μm〜1.0μm程度の厚さを確保することが望ましい。これは、この錫めっき層4でシード層2の側壁を覆うことによって、後述するような金属イオンの溶出抑止効果を確保するためには、少なくともそのシード層2の側壁部分の厚さについては上記のような0.3μm〜1.0μm程度の厚さが必要であることが見込まれるからである。
この半導体装置用テープキャリアには、半導体素子6が実装される。すなわち、図4に示したように、いわゆるデバイスホール部に半導体素子6が配置されて、その半導体素子6の金バンプ7が、導体パターン3におけるインナーリード部の錫めっき層4の表面上に加熱圧着されることで、導体パターン3上の錫めっき層4と金バンプ7とが溶融して金−錫合金が形成されて、それら両者が接合される。なお、図4では、本実施の形態に係る半導体装置用テープキャリアとその外部の半導体素子6とを図示の上で明確に区別するために、半導体素子6および金バンプについてはハッチングを付さずに側面図的に示してある。
次に、この半導体装置用テープキャリアの製造方法について説明する。
図3(a)に示したように、絶縁性基板1の表面ほぼ全面上を覆うように形成されたニッケル膜またはニッケル−クロムスパッタ膜からなるシード層2の表面上に、めっき導体からなる導体パターン3を形成する。
この導体パターン3の形成過程は、さらに具体的には、大別すると2通りの方式がある。そのいずれについても図示は省略するが、ここで両者を手短に説明すると、第1の方式は、シード層2の表面全面上に、一つの連続したいわゆるベタな導体層を、例えば電気銅めっきによって形成し、その導体層をフォトリソグラフィプロセスおよびエッチングプロセスによってパターン加工することで導体パターン3を得る、というものである。第2の方式は、シード層2の表面に、所望の開口パターンを有するレジスト層を形成し、その開口パターンにて露出している部分のシード層2の表面を電極として用いた電気めっきによって、その開口パターンに導体を析出〜充填させることによって導体パターン3を得る、といものである。本実施の形態に係る製造方法では、そのどちらの方式を用いても構わない。いずれの場合についても、導体パターン3が形成された時点では、図3(a)に示したように、連続した一枚のシード層2の上に導体パターン3が形成された状態となっている。なお、図3(a)では、上記の2つの方式のうちの、第1の方式による場合、すなわちめっき導体からなる一枚の連続した導体層をエッチング等によりパターン加工して導体パターン3を形成した場合を示している。それ故、図3(a)〜(d)では、導体パターン3の断面形状を、いわゆるエッチングファクタ等を加味した台形状に模式的に描いてある。
続いて、上記のように連続した一枚のシード層2の上に導体パターン3が形成されている状態では、隣り合う導体パターン3同士は未だ電気的に分離されていないので、隣り合
う導体パターン3同士の間に存在しているシード層2を選択的にエッチング除去する。このエッチング工程で、隣り合う導体パターン3同士の間に存在していたシード層2が除去されて、図3(b)に示したように、隣り合う導体パターン3同士が分離した状態となる。但しこの時点では、シード層2は各導体パターン3の下面の外形(周端辺)よりも外側に若干はみ出した状態となっている。
続いて、図3(b)に示したような状態にあるシード層2を、シード層2の側壁が導体パターン3の下面でその導体パターン3の外形から内側へと所定の距離Dに亘って奥まったアンダーカット構造を成すように、シード層2にその側方から所定の距離Dに亘ってサイドエッチングを施すことで、図3(c)に示したような、導体パターン3の下面に対するシード層2のアンダーカット構造を形成する。
このサイドエッチングを行うウェットエッチング工程では、シード層2の形成材料であるニッケル膜またはニッケル−クロムスパッタ膜を選択的にエッチング可能なエッチャント(エッチング処理用薬液)を用いることが望ましい。そのようなエッチャントとしては、例えば、皮膜溶解剤、酸化剤、銅の腐食抑制剤、界面活性剤、錯化剤、アミン化合物等のうち、いずれか一つ以上を含む塩酸系の薬液などを好適に用いることが可能である。
このようにしてアンダーカット構造を形成した後、図3(d)に示したように、例えば銅の錯化剤を含有するめっき液を用いた置換析出型の無電解めっきによって、錫めっき層4を、導体パターン3の表面全面およびシード層2の側壁全面を覆うように形成する。このとき、導体パターン3の下面に対してシード層2がアンダーカット構造となっているので、図5、図6に示した従来の構造の場合のようなシード層102の側壁に錫めっき層104が付着できずにそのシード層102の側壁および肩部分等が露出したまま残されてしまうといった状態とは全く異なり、錫めっき層4を、導体パターン3の下面付近でシード層2のアンダーカット構造による空所へと回り込むように析出させることが可能となる。これにより、導体パターン3およびシード層2の側壁を連続的に錫めっき層4で完全に覆った状態とすることができる。
次に、本発明の実施の形態に係る半導体装置用テープキャリアおよびその製造方法の作用について説明する。
従来の半導体装置用テープキャリアでは、図5および図6に示したように、シード層102の外形寸法が、導体パターン103の外形寸法よりも大きく、従ってその導体パターン103の下面からシード層102の側壁およびその近傍が外側へと張り出した構造となっていた。そして、このようにシード層102が張り出した構造であることに起因して、無電解めっきによって形成される錫めっき層104は、導体パターン103の表面にはよく付着するが、シード層102の表面には良好な付着状態が得られない。このため、特にシード層102の側壁およびその近傍は、錫めっき層104で覆われておらず、ほほ完全に露出したままの状態となっていた。また、その側壁の近傍には、シード層102の形成材料であるニッケルやクロム等の微量な残渣や金属イオン等が、そのシード層の102の側壁と連なるようにして残存していた。
そうすると、錫めっき層104が形成された後、例えば信頼性試験時や、その他各種の薬液等を用いたウェットプロセスを含んだ処理工程を経るごとに、あるいは製品として実際に使用されている間にその使用環境における湿気等の影響を受けるごとに、錫めっき層104では覆われておらずに露出した部分であるシード層102の側壁およびその近傍から、ニッケルやクロム等の金属イオンが溶出して、ポリイミド樹脂フィルム基板(絶縁性基板)101の表面上に拡散し、隣り合う導体パターン103同士の間での耐マイグレーション性の低下や電気的短絡を引き起こす要因となっていた。
本発明者は、このような要因によって従来の半導体装置用テープキャリアにおける耐マイグレーション性の低下や電気的短絡が発生していたものであることを、種々の実験およ
び考察等を行うことにより解明した。そして、このような知見に基づいて、シード層2の側壁が導体パターン3の外形よりも外側へと張り出すのではなく、むしろ奥まらせるようにアンダーカット構造を構成することで、そのシード層2の側壁を、錫めっき層4によって導体パターン3と共に完全に覆って、シード層2の側壁からその形成材料であるニッケルやクロム等の金属イオンが絶縁性基板1の表面上へと溶出〜拡散することを防ぐようにすること、およびそのアンダーカット構造を形成するためのサイドエッチングを施す工程で絶縁性基板1におけるシード層2の側壁近傍の表面上に残存していたニッケルやクロム等の残渣や金属イオンを除去することが、極めて効果的な解決手段となることを想到した。そして、そのような解決手段によれば、実際に、シード層2からニッケルやクロム等の金属イオンが溶出〜拡散して絶縁性基板1の表面を汚染することを防止することができることを、下記の実施例で詳述するような実験等を行って、実証的に確認したのであった。
すなわち、本発明の実施の形態に係る半導体装置用テープキャリアおよびその製造方法によれば、シード層2を、導体パターン3の下面の外形寸法よりも小さな外形寸法を有して、そのシード層2の側壁が導体パターン3の下面で導体パターン3の外形からその内側へと所定の距離Dに亘って奥まったアンダーカット構造を成すように形成し、かつ導体パターン3の表面およびシード層2の側壁を錫めっき層4で完全に覆うようにしたことにより、ニッケル膜またはニッケル−クロムスパッタ膜からなるシード層2の側壁およびその近傍を発生源としたニッケルやクロム等の金属イオンが絶縁性基板1の表面上へと溶出〜拡散あるいは残存することを、確実に防ぐことができる。その結果、シード層2の側壁およびその近傍からニッケルやクロム等の金属イオンが絶縁性基板1の表面へと溶出〜拡散することに起因した導体パターン3同士の間の耐マイグレーション性の低下や電気的短絡の発生を抑止して、半導体装置用テープキャリアとしての高い信頼性を達成することが可能となる。
上記の実施の形態で説明したような、導体パターン3に対するシード層2のアンダーカット構造を備えた半導体装置用テープキャリアを作製し、信頼性評価試験を実施して、その耐マイグレーション性を評価した。
まず、ポリイミド樹脂フィルムからなる絶縁性基板1上に、ニッケル膜またはニッケル−クロムスパッタ膜からなるシード層2を形成し、さらにそのシード層2の上に、そのシード層2を電極として用いた電解銅めっきにより、一枚の連続した導体層を形成した。
続いて、フォトレジストを塗布し乾燥させた後、所定の配線パターン等を有するフォトマスクを用いたフォトリソグラフィプロセスにより露光〜現像を行って、レジストパターンを形成した。続いて、レジストパターンをエッチングマスクとして用いたエッチングプロセスにより導体層にパターン加工を施して、導体パターン3を形成した。
そして、塩酸系の薬液を用いて導体パターン3同士の間の不要な部分のシード層2を選択的に除去した後、引き続いて、塩酸系の薬液を用い、液温を40℃に設定すると共に、処理時間0秒、30秒、60秒、90秒、120秒、150秒の各時間設定で、それぞれシード層2にサイドエッチング処理を施して、アンダーカット構造を形成した。
続いて、フォトレジストの剥膜処理を行った後、絶縁性基板1の露出している表面を過マンガン酸系の薬液で処理し、さらに脱脂、酸洗により銅表面を清浄化した。そして、無電解スズめっきを0.5μm〜0.6μmの厚さにとなるように施して、錫めっき層4を形成した。その後、導体パターン3の配線本体部を覆うようにソルダレジスト5を塗布した。
このようにして作製した、本実施例に係る半導体装置用テープキャリアの導体パターン3の断面を観察し、サイドエッチング量(距離D)を測定した。
また、別途に信頼性試験用試料として、平面視で櫛歯状に交互に形成された導体パターン3を備えた半導体装置用テープキャリアを作製し、それにアンダーフィルレジンを塗布して、温度85℃、湿度85%、印加電圧60Vの環境下で、1000時間の絶縁性評価試験を実施した。この試験における評価基準としては、処理時間経過後に測定された絶縁抵抗が1MΩ以上の場合は「絶縁性良好」で○、一部に絶縁劣化が見受けられた場合には△、明らかな電気的短絡が生じた場合または絶縁抵抗が1MΩ未満となった場合には×とした。
Figure 0005169894
その結果、表1に示したように、サイドエッチング量(距離D)が0.1μm以上であるとき、耐マイグレーション性が良好なものとなることが確認された。但し、サイドエッチング量(距離D)が、1.39μmの場合のように、1μm超になると、導体パターン3とシード層2との間およびシード層2と絶縁性基板1との間での密着性が低下することに起因した絶縁劣化や電気的短絡等の信頼性の低下が生じることが確認された。
以上のような信頼性試験の結果から、0.1μm≦D≦1μmの範囲内でシード層2をサイドエッチングしてアンダーカット構造を形成することにより、隣り合う導体パターン3同士の間の良好な絶縁信頼性を達成することができることが、実験的にも確証された。
1 絶縁性基板
2 シード層
3 導体パターン
4 錫めっき層
5 ソルダレジスト

Claims (6)

  1. 絶縁性基板と、前記絶縁性基板の上に形成されたニッケル膜またはニッケル−クロムスパッタ膜からなるシード層と、前記シード層の上に形成されためっき導体からなる導体パターンと、前記導体パターンの表面に施された錫めっき層とを有する半導体装置用テープキャリアであって、
    前記導体パターン間のピッチは、25μm以下であり、
    前記シード層が、前記導体パターンの下面の外形寸法よりも小さな外形寸法を有して、当該シード層の側壁が前記導体パターンの下面で前記導体パターンの外形からその内側へと所定の距離に亘って奥まったアンダーカットを成すように形成されており、
    かつ前記錫めっき層が、前記導体パターンの表面および前記シード層の側壁を覆うように施されている
    ことを特徴とする半導体装置用テープキャリア。
  2. 請求項1記載の半導体装置用テープキャリアにおいて、
    前記シード層のアンダーカットは、当該シード層を前記導体パターンの下面で所定の距離に亘ってサイドエッチングしてなるものである
    ことを特徴とする半導体装置用テープキャリア。
  3. 請求項1または2記載の半導体装置用テープキャリアにおいて、
    前記シード層のアンダーカットは、前記導体パターンの外形から当該導体パターンの内側へと0.1μm以上〜1μm以下の距離に亘って奥まった位置まで至るように形成されている
    ことを特徴とする半導体装置用テープキャリア。
  4. 絶縁性基板上に形成されたニッケル膜またはニッケル−クロムスパッタ膜からなるシード層の上に、めっき導体からなる導体パターンを形成する工程と、少なくとも前記導体パターンの表面に錫めっき層を形成する工程とを有する半導体装置用テープキャリアの製造方法であって、
    前記導体パターン間のピッチが25μm以下となるよう前記導体パターンを形成した後、前記シード層の側壁が前記導体パターンの下面で前記導体パターンの外形からその内側へと所定の距離に亘って奥まったアンダーカットを成すように、当該シード層を前記導体パターンの下面で所定の距離に亘ってサイドエッチングする工程と、
    前記サイドエッチングを行った後、前記錫めっき層を、前記導体パターンの表面および前記シード層の側壁を覆うように、無電解めっきにより形成する工程と
    を含むことを特徴とする半導体装置用テープキャリアの製造方法。
  5. 請求項4記載の半導体装置用テープキャリアの製造方法において、
    前記シード層のアンダーカットは、当該シード層の側壁が前記導体パターンの外形から当該導体パターンの内側へと0.1μm以上〜1μm以下の距離に亘って奥まった位置に至るまで前記サイドエッチングを進めることによって形成する
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  6. 請求項4または5記載の半導体装置用テープキャリアの製造方法において、
    前記シード層をサイドエッチングする工程では、当該シード層を選択的にエッチングするエッチャントを用いる
    ことを特徴とする半導体装置用テープキャリアの製造方法。
JP2009029393A 2009-02-12 2009-02-12 半導体装置用テープキャリアおよびその製造方法 Expired - Fee Related JP5169894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009029393A JP5169894B2 (ja) 2009-02-12 2009-02-12 半導体装置用テープキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029393A JP5169894B2 (ja) 2009-02-12 2009-02-12 半導体装置用テープキャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010186843A JP2010186843A (ja) 2010-08-26
JP5169894B2 true JP5169894B2 (ja) 2013-03-27

Family

ID=42767326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029393A Expired - Fee Related JP5169894B2 (ja) 2009-02-12 2009-02-12 半導体装置用テープキャリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5169894B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373722A (zh) * 2022-01-07 2022-04-19 上海华虹宏力半导体制造有限公司 晶圆级封装结构及其封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642034B2 (ja) * 2001-03-26 2005-04-27 日立電線株式会社 半導体装置用テープキャリア及びその製造方法
JP3815429B2 (ja) * 2002-12-05 2006-08-30 日立電線株式会社 半導体装置用テープキャリアの製造方法
JP3743517B2 (ja) * 2002-12-26 2006-02-08 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2007123622A (ja) * 2005-10-28 2007-05-17 Sumitomo Metal Mining Co Ltd フレキシブル配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2010186843A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
TWI395531B (zh) 印刷配線基板、其製造方法以及半導體裝置
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
JP4253280B2 (ja) プリント配線基板の製造方法
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
TWI564978B (zh) 改善冠狀缺陷之線路結構及其製作方法
JP4695675B2 (ja) プリント配線基板の製造方法
CN104349581B (zh) 布线电路基板和其制造方法
JP2011166028A (ja) Cof基板の製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2001118872A (ja) バンプの形成方法
JP4345742B2 (ja) 配線基板及びその製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
JP4658100B2 (ja) プリント配線基板および回路装置
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP6236824B2 (ja) プリント配線基板の製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP5013183B2 (ja) 半導体装置用テープキャリアの製造方法
JP2005268593A (ja) プリント配線板およびその製造方法
JP2015012115A (ja) 配線基板の製造方法
JP2001358166A (ja) 半導体装置及びその製造方法
KR20100004786A (ko) 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees