TWI395531B - 印刷配線基板、其製造方法以及半導體裝置 - Google Patents

印刷配線基板、其製造方法以及半導體裝置 Download PDF

Info

Publication number
TWI395531B
TWI395531B TW094118541A TW94118541A TWI395531B TW I395531 B TWI395531 B TW I395531B TW 094118541 A TW094118541 A TW 094118541A TW 94118541 A TW94118541 A TW 94118541A TW I395531 B TWI395531 B TW I395531B
Authority
TW
Taiwan
Prior art keywords
wiring board
printed wiring
metal layer
metal
etching
Prior art date
Application number
TW094118541A
Other languages
English (en)
Other versions
TW200607424A (en
Inventor
Tatsuo Kataoka
Yoshikazu Akashi
Yutaka Iguchi
Hiroaki Kurihara
Naoya Yasui
Original Assignee
Simpal Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004222186A external-priority patent/JP4585807B2/ja
Application filed by Simpal Electronics Co Ltd filed Critical Simpal Electronics Co Ltd
Publication of TW200607424A publication Critical patent/TW200607424A/zh
Application granted granted Critical
Publication of TWI395531B publication Critical patent/TWI395531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Description

印刷配線基板、其製造方法以及半導體裝置
本發明係有關一種在絕緣薄膜表面直接形成配線圖案之印刷配線基板及製造該印刷配線基板之方法，及安裝電子構件之半導體裝置。更詳細言之，本發明係有關一種在絕緣薄膜與該絕緣薄膜之表面由不經由接著劑層之金屬層構成之2層構成之基板薄膜所形成的印刷配線基板、其製造方法，及在該印刷配線基板安裝電子構件之半導體裝置。
以往，在由聚醯亞胺薄膜等絕緣薄膜之表面使用接著劑並使用積層有銅箔之貼銅積層板來製造配線基板。
前述貼銅積層板係在表面形成有接著劑層之絕緣薄膜，藉由加熱壓接銅箔而製造。因此，在製造該貼銅積層板時，必須單獨處理銅箔。然而，銅箔係越薄越軟弱，單獨處理之銅箔的下限為12至35μm左右，若使用比該銅箔更薄之銅箔時，必須使用例如附有支持體之銅箔等，造成處理非常煩雜。在絕緣薄膜之表面使用接著劑，並使用貼附有前述薄的銅箔之貼銅積層板而形成配線圖案時，由於為了貼附銅箔而使用之接著劑的熱收縮而在印刷配線基板產生扭曲變形。特別是，隨著電子機器之小型輕量化，印刷配線基板亦朝向薄型化、輕量化，由絕緣薄膜、接著劑及銅箔所構成之3層構造之貼銅積層板將逐漸無法對應前述印刷配線基板。
因此，係使用不經由接著劑直接將金屬層積層在絕緣薄膜表面之2層構造之積層體，來取代3層構造之貼銅積層板。該2層構造之積層體係藉由蒸鍍法、濺鍍法等使金屬析出，而在聚醯亞胺薄膜等絕緣薄膜之表面製造者。且如上所述，在所析出之金屬表面塗布光阻劑，並進行曝光‧顯像，使用由光阻劑所構成之遮罩材進行蝕刻，藉此形成所希望之配線圖案。特別是2層構成之積層體，因金屬層較薄，所以適合製造所形成之配線圖案間矩寬度未滿30μm之非常微細之配線圖案。
然而，在專利文獻1(日本特開2003-188495號公報)中掲示有一種印刷配線基板之製造方法，其特徴為：在具備以乾式製膜法形成於聚醯亞胺薄膜之第1金屬層(基材金屬層)、以電鍍法形成於第1金屬層上之具導電性的第2金屬層(導電性金屬層)之金屬被覆聚醯亞胺薄膜(基材薄膜)，利用蝕刻法形成圖案的印刷配線基板之製造方法中，在前述蝕刻後對蝕刻表面進行氧化物之洗淨處理。又，在該專利文獻1之實施例5，係將鎳鉻合金電漿蒸鍍為厚度10nm，然後利用電鍍法使銅析出成8μm之厚度之例。
利用該金屬被覆聚醯亞胺薄膜形成配線圖案時，首先將位於表面之第2金屬層(由銅等導電性金屬所構成之層)蝕刻處理為所希望之圖案，然後，必須蝕刻第1金屬層(由鎳鉻合金等構成)，在蝕刻該第1金屬層時，使用含有過錳酸鉀、重鉻酸鉀之氧化性的蝕刻液。如此使用具氧化性之蝕刻液蝕刻第1金屬層後，藉由以水洗淨印刷配線基板， 可確信去除含有在蝕刻液中之成分，且即使含有在蝕刻液之成分殘留，在習知之配線基板中，並不認為該等殘留成分會對基板之特性造成影響。然而，隨著配線圖案之間矩寬度逐漸變狹，施加該狹間矩之配線圖案間的電壓時，配線圖案間之絕緣電阻值會明顯地容易變動。該絕緣電阻值之變動係隨聚醯亞胺基板表面之金屬殘滓等而異，但由於該遷移(Migration)絕緣電阻值的變動係依存於絕緣薄膜表面之金屬等的含有量。
再者，在該印刷配線基板，於形成銅或銅合金所構成之配線圖案的導電性金屬層與絕緣薄膜之聚醯亞胺薄膜之間，形成有以鎳、鉻等金屬所構成之基材金屬層，為了以由該多種類之金屬所構成之複合金屬層形成配線圖案，必須經由蝕刻液不同之複數蝕刻步驟，以使形成該金屬複合層之金屬溶出。特別是，要蝕刻含有鎳、鉻等金屬之基材金屬層，必須使用含有過錳酸鉀等氧化性之無機化合物的蝕刻液，含在該蝕刻液之氧化性的無機化合物(金屬、鹽、金屬氧化物等)係容易殘留在所形成之配線圖案或絕緣薄膜上。如此形成之配線圖案或絕緣薄膜上所殘留之微量無機化合物會污染在製造該印刷配線基板之後的步驟所使用之液劑，且也有最後殘留在印刷配線基板之情形。如此殘留之來自蝕刻液的金屬或無機化合物，可能造成產生於配線圖案間之遷移原因，且為了不使該步驟後之步驟的處理液特性降低，必須儘可能去除該等金屬。
然而，該等金屬或無機化合物難以用水洗去除，且在 配線圖案非常佳之間矩化的習知印刷配線基板中，藉由長時間流水之持續水洗，容易產生因水壓等造成之基板(配線)之變形，且為了完全去除該金屬或無機化合物，必須長時間持續水洗，因此具有生產線變長，且生產性降低的問題。
(專利文獻1)：日本特開2003-188495號公報
本發明之目的係解決使用極薄金屬被覆絕緣薄膜之印刷配線基板特有的以下問題：對絕緣薄膜使用由極薄金屬層所被覆之基材薄膜(極薄金屬被覆聚醯亞胺薄膜)而形成之印刷配線基板持續長時間施加電壓時，印刷配線基板之絕緣電阻會降低。
亦即，本發明之目的係提供一種在聚醯亞胺薄膜之絕緣薄膜的至少一方表面，利用以濺鍍法等形成極薄之金屬層的基材薄膜(金屬被覆聚醯亞胺薄膜)，製造絕緣電阻值不容易變動之配線基板的方法。
又，本發明之目的係提供一種以前述方式所形成之絕緣電阻值不容易變動之印刷配線基板。
又，本發明之目的係提供一種在前述印刷配線基板安裝有電子構件之半導體裝置。
本發明之印刷配線基板的製造方法係以具有主要溶解導電性金屬之導電性金屬蝕刻步驟、及溶解基材金屬之 基材金屬蝕刻步驟的複數蝕刻步驟，選擇性蝕刻具有絕緣薄膜以及形成在該絕緣薄膜之至少一方表面的基材金屬層及形成在該基材金屬層上之導電性金屬的基材薄膜，而形成配線圖案後，使形成有該配線圖案之絕緣薄膜與含有還原性物質之還原性水溶液接觸。
再者，本發明之印刷配線基板的製造方法，較理想為使前述基材薄膜與溶解導電性金屬之蝕刻液接觸而形成配線圖案後，使前述基材薄膜與溶解形成基材金屬層之金屬之第1處理液接觸，然後使前述基材薄膜與選擇性溶解導電性金屬之微蝕刻液接觸後，使前述基材薄膜與具有與第1處理液不同之化學組成且對基材金屬層形成金屬比對導電性金屬更高之選擇性而作用之第2處理液接觸，並與含有還原性物質之還原性水溶液接觸。
在本發明之印刷配線基板的製造方法中，較理想為利用蝕刻法選擇性去除前述基材薄膜之導電性金屬層並形成配線圖案後，利用可溶解及/或鈍態化的處理液處理形成該基材金屬層之金屬，並使之與含有還原性物質之還原性水溶液接觸。
再者，在本發明之印刷配線基板的製造方法中，較理想為利用可溶解含在基材金屬層之Ni之第1處理液處理前述基材薄膜，然後利用溶解含在基材金屬層之Cr且可去除絕緣薄膜之基材金屬層的第2處理液進行處理，而將殘留在未形成該配線圖案之絕緣薄膜之表層面的濺鍍金屬與絕緣薄膜表層面同時去除，繼而使之與含有還原性物質之還原性水溶液接觸。
本發明之印刷配線基板係具有配線圖案之印刷配線基板，前述配線圖案係藉由在複數步驟中選擇性蝕刻形成在該絕緣薄膜之至少一方表面的基材金屬層及導電性金屬層而形成者，該印刷配線基板的來自蝕刻液的金屬殘留量為0.05μg/cm2 以下。
本發明之印刷配線基板較理想為，前述配線圖案之剖面之導電性金屬層之下端部的寬度，係比該剖面之基材金屬層之上端部的寬度形成更小，且印刷配線基板的來自蝕刻液的金屬殘留量為0.05μg/cm2 以下。
再者，本發明之印刷配線基板較理想為，構成前述配線圖案之基材金屬層係比構成該配線圖案之導電性金屬層更朝寬度方向突出形成，且印刷配線基板的來自蝕刻液的金屬殘留量為0.05μg/cm2 以下。
又，本發明之印刷配線基板較理想為，未形成有前述絕緣薄膜之配線圖案之部分的絕緣薄膜之厚度，形成比形成有配線圖案之絕緣薄膜的厚度薄1至100nm，且印刷配線基板的來自蝕刻液的金屬殘留量為0.05μg/cm2 以下。
特別在本發明中，印刷配線基板的來自蝕刻液的金屬殘留量最好在0.000002至0.03μg/cm2 之範圍內。
且本發明之半導體裝置係在前述來自蝕刻液的金屬量非常少之印刷配線基板安裝電子元件。
在選擇性蝕刻在該絕緣薄膜之至少一方表面具有基材金屬層及導電性金屬層之基材薄膜時，必須在複數步驟中蝕刻導電性金屬層及基材金屬層。在前述蝕刻步驟中， 混合有主要蝕刻基材金屬層而使用之過錳酸鉀等氧化性化合物的蝕刻液，很難僅以在蝕刻步驟後之洗淨步驟來去除。因此，經由通常之水洗步驟而製造之印刷配線基板中，來自前述蝕刻液之錳等金屬會殘留微量，在通常之水洗步驟中，無法使來自蝕刻液之金屬殘留量減少至比0.05μg/cm2 少。
在本發明中，藉由選擇性蝕刻，依序在該絕緣薄膜之至少一方的表面上積層基材金屬層及導電性金屬層的基材薄膜，而形成由基材金屬層與導電性金屬層所構成之配線圖案後，利用含有還原性物質之水溶液處理如含有在蝕刻基材金屬層時所使用之蝕刻液的錳之來自蝕刻液的氧化性金屬或金屬化合物。藉由以含有該還原性物質之水溶液進行處理，來自蝕刻液之金屬或金屬化合物非常容易以水洗去除，可使水洗後之印刷配線基板表面之來自蝕刻液的金屬殘留量在0.05μg/cm2 以下、更佳為0.000002至0.03μg/cm2 之範圍內。如此形成配線圖案後，藉由含有該還原性物質之水溶液，並藉由洗淨表面，可顯著減低來自蝕刻液之的金屬殘留量。不會污染在之後步驟所使用之藥液，可有效防止本發明之印刷配線基板的外觀惡化及品質劣化。且可減低配線圖案之絕緣電阻值之經時性變化，可獲得可靠性高之印刷配線基板及電路基板。
在本發明之印刷配線基板的製造方法中，係經由複數步驟利用含有該還原性物質之水溶液洗淨形成有配線圖案 之基板。藉由以含有該還原性物質之水溶液進行洗淨，可有效率地去除附著在基板表面之來自蝕刻液之金屬。亦即，製造本發明之印刷配線基板時，基材金屬層及形成在該基材金屬層之表面之導電性金屬層，係使用形成在該絕緣薄膜之至少一方表面的基材薄膜，藉由採用不同之蝕刻液之複數蝕刻步驟，選擇性蝕刻該基材金屬層及導電性金屬層，而形成配線圖案，在選擇性蝕刻位在絕緣薄膜表面之基材金屬時，使用含有過錳酸鉀、過錳酸鈉之氧化性金屬化合物的蝕刻液。在由此所得之印刷配線基板之表面，殘留有微量之來自蝕刻液之金屬，由於該微量之來自蝕刻液之金屬，在配線圖案間容易產生遷移(Migration)等現象，且該殘留金屬會造成之後步驟所使用之處理液等的污染原因。該來自蝕刻液之殘留金屬難以利用水洗予以去除。前述印刷配線基板係以長尺之帶狀連續製造，因此在分配在水洗步驟之步驟有所限度，藉由在通常之印刷配線基板之製造步驟中的水洗，無法以本發明所規定之方式減低印刷配線基板表面之來自蝕刻液之金屬的殘留量。
本發明係藉由使用含有還原性物質之還原性水溶液，發現可有效去除該來自蝕刻液之殘留金屬而研創者，在絕緣薄膜之至少一方表面，透過鎳、鉻等基材金屬層，利用具有銅或銅合金等之導電性金屬層的基材薄膜，並藉有複數蝕刻步驟，使用種類不同之複數蝕刻液，選擇性蝕刻基材金屬層及導電性金屬層，而形成配線圖案後，利用含有還原性有機酸等還原性物質之還原性水溶液進行處 理，以去除殘留之來自蝕刻液之金屬。
因此，在由本發明之方法製造之印刷配線基板的表面，來自蝕刻液之金屬的殘留量會顯著減少，且不會因殘留金屬而產生遷移(Migration)，亦不會因殘留金屬而污染之後步驟所使用之處理液。
如此，由於從本發明之印刷配線基板之表面有效率地去除來自蝕刻液之殘留金屬，因此即使長時間使用本發明之印刷配線基板，配線圖案間之絕緣電阻值亦不容易變動。再者，亦不容易產生殘留金屬之配線圖案的變質等。
此外，如上所述形成在印刷配線基板之配線圖案間之電阻值經時性穏定，因此本發明之半導體裝置可長時間穏定地使用。
其次，依據製造方法具體說明本發明之印刷配線基板及其製造方法。
第1圖係製造本發明之印刷配線基板之步驟例的流程圖。第2圖係在各步驟中的配線圖案等剖面形狀之例的剖視圖。第3圖係以本發明之方法所製造之印刷配線基板之配線圖案之剖面形狀例的剖面模式圖。在第2圖、第3圖中，在共通之構件賦予相同之符號，符號11係絕緣薄膜，符號12係基材金屬層，符號16係電鍍層，符號20係導電性金屬層，符號22係遮蔽材(masking member)。
製造本發明之印刷配線基板時，使用在絕緣薄膜之至少一方表面，具有基材金屬層及形成在該基材金屬層表面 之導電性金屬層之基材薄膜。
形成該基材薄膜之絕緣薄膜係可列舉聚醯亞胺薄膜、聚醯亞胺醯胺(polyimideamide)薄膜、聚酯、聚伸苯基硫醚(Polyphenylene Sulfide)、聚醚醯亞胺(polyetherimide)(PEI)、氟樹脂及液晶聚合體等。亦即，該等絕緣薄膜係具有不會因形成例如基材金屬層時等之加熱而造成變形之程度的耐熱性。又，具有不會被蝕刻所使用之蝕刻液、或洗淨時等所使用之鹼溶液等浸蝕程度的耐酸‧耐鹼性，具有該特性之絕緣薄膜最好為聚醯亞胺薄膜。
該絕緣薄膜通常具有7至150μm、較佳為7至50μm、更佳為15至40μm之平均厚度。本發明之印刷配線基板係適合形成薄的基板，因此最好使用更薄之聚醯亞胺薄膜。又，該絕緣薄膜之表面係為了使後述之基材金屬層之密接性提升，亦可施以使用聯胺(hydrazine)‧KOH液等之粗化處理、電漿處理等。
在該絕緣薄膜之表面形成有基材金屬層。該基材金屬層係形成於絕緣薄膜之至少一方表面，因此本發明中，基材薄膜係可使用在絕緣薄膜之一方面積層基材金屬層與導電性金屬層之薄膜(單面被覆基材薄膜)，或在絕緣薄膜之兩面積層前述基材金屬層及導電性金屬層之薄膜(兩面被覆基材薄膜)的任一基材薄膜。
在該基材薄膜中，藉由設置基材金屬層，可使形成在該基材金屬層之表面的導電性金屬層相對於絕緣薄膜之密接性提升。
在該基材薄膜中，基材金屬層係可由例如銅、鎳、鉻、鉬、鎢、矽、鈀、鈦、釩、鐵、鈷、錳、鋁、鋅、錫、鉭等金屬所形成。該等金屬係可單獨亦可組合。特別在本發明中，基材金屬層最好由鎳、鉻或該等金屬之合金所形成。該基材金屬層較好係使用蒸鍍法、濺鍍法等乾式之製膜法形成在絕緣薄膜之表面。如上述之該基材金屬層之厚度通常為1至100nm、較佳為2至50nm之範圍內。該基材金屬層係用以將導電性金屬層穏定形成在該基材金屬層上者，最好藉由基材金屬之一部分具有可物理性咬入絕緣薄膜表面程度之運動能量而與基材金屬撞擊而形成。因此，本發明中，該基材金屬層最好為前述基材金屬之濺鍍層。
在如上述之該基材金屬層之表面形成有導電性金屬層。該導電性金屬層係通常由銅或銅合金所形成。該導電性金屬層係藉由電鍍法使銅或銅合金析出在基材金屬層之表面而形成。在此，用以形成導電性金屬層之電鍍法，有電氣電鍍法、無電解電鍍法等濕式法、濺鍍法、蒸鍍法等乾式法，導電性金屬層亦可以任一方法形成。又，亦可組合乾式法與濕式法來形成導電性金屬層。
特別是在本發明中，最好藉由電鍍或無電解電鍍等濕式電鍍法，形成導電性金屬層。如此形成之導電性金屬層的平均厚度通常為0.5至40μm、最好為1至18μm、更佳為2至12μm之範圍內。又，形成導電性金屬層時，組合上述乾式法與濕式法時，一般係由例如濺鍍法等在基材金屬層之表面形成導電性金屬層後，在該濺鍍導電性金屬層 之表面形成濕式法導電性金屬層。此時之濺鍍導電性金屬層之平均厚度通常為0.5至17.5μm、更佳為1.5至11.5μm之範圍內，該濺鍍導電性金屬層與該濕式法導電性金屬層之合計平均厚度係在上述範圍內。即使導電性金屬之析出方法不同，如此形成之導電性金屬層亦形成一體不可分，在形成配線圖案時同等地發揮作用。
如此形成之基材金屬層與導電性金屬層之合計平均厚度通常為0.5至40μm、最好為1至18μm、更佳為2至12μm之範圍內。該等基材金屬層與導電性金屬層之平均厚度比通常為1：40000至1：10，最好為1：5000至1：100之範圍內。
製造本發明之印刷配線基板時，係使用該等基材金屬層與導電性金屬層形成於絕緣薄膜之至少一方表面之基材薄膜，而以複數蝕刻步驟，選擇性蝕刻基材金屬層與導電性金屬層，藉此形成配線圖案。
配線圖案係可藉由在基材薄膜之導電性金屬層上形成感光性樹脂層，在該感光性樹脂使所希望之圖案曝光‧顯像，形成由感光性樹脂所構成之圖案，將如此形成之圖案作為遮蔽材並予以蝕刻而形成。
該蝕刻步驟係具有：主要蝕刻導電性金屬層之導電性金屬層蝕刻步驟，主要蝕刻基材金屬層之基材金屬蝕刻步驟。
導電性金屬蝕刻步驟係蝕刻形成導電性金屬層之銅或銅合金的步驟，在此使用之蝕刻劑係相對於導電性金屬 之銅或銅合金的蝕刻劑(亦即銅蝕刻液)。
作為該導電性金屬蝕刻劑之例，係可列舉以氯化鐵為主成分之蝕刻液、以氯化銅為主成分的蝕刻液，硫酸+過氧化氫之蝕刻劑。對於該導電性金屬之蝕刻液係以導電性金屬層佳之選擇性進行蝕刻而可形成配線圖案，而且該蝕刻液係對於位在導電性金屬層與絕緣薄膜之間的基材金屬具有充分之蝕刻功能。
在導電性金屬蝕刻步驟中，處理溫度通常為30至55℃，處理時間通常為5至120秒。如上所述，藉由使用導電性金屬蝕刻劑進行蝕刻，如第2圖(a)所示，形成主要蝕刻導電性金屬層20之剖面構造的配線圖案。
如上所述，藉由進行導電性金屬蝕刻，主要蝕刻位在基材薄膜之表面的導電性金屬層20，而形成與所使用之遮蔽材相似形之配線圖案。又，位在該導電性金屬層20之下側的基材金屬層12亦受到相當之蝕刻，但在該導電性金屬蝕刻步驟中，並未能完全去除基材金屬層12。
如上所述，使用由感光性樹脂之硬化體所構成之遮蔽材22，主要選擇性蝕刻導電性金屬層後，由感光性樹脂之硬化體所構成之遮蔽材22係利用含有氫氧化鈉、氫氧化鉀等之鹼的水溶液，具體而言，利用含有NaOH+Na2 CO3 等之水溶液之洗淨液進行處理，而可去除。如上所述，去除遮蔽材之配線圖案之剖面形狀係例如第2圖(b)所示。
在本發明中，如上所述主要沿著遮蔽材之圖案去除導電性金屬層後，藉由主要選擇性蝕刻基材金屬層之基材金 屬蝕刻步驟，進行溶解去除而形成配線圖案，但在該基材金屬蝕刻步驟之前，可設酸洗步驟(微蝕刻步驟)。亦即，藉由上述導電性金屬層蝕刻步驟，主要選擇性蝕刻導電性金屬層後，在該導電性金屬層蝕刻步驟由作為遮蔽材使用之感光性樹脂所構成的圖案，係在經過導電性金屬層蝕刻步驟後，利用例如鹼洗淨等加以去除，但由於與該鹼洗淨液之接觸，會有在導電性金屬層表面或基材金屬層表面形成氧化被膜的情形。又，與由感光性樹脂之硬化體所構成之遮蔽材接觸之導電性金屬層(Cu)表面(配線圖案之頂部)並未具有與遮蔽材接觸之經歷，所以與配線圖案之法面等相比較時會有活性不同之情形。因此，在導電性金屬層蝕刻步驟後進行酸洗(微蝕刻)，使配線表面(全面)均勻化，藉此在之後的步驟可進行精密度高之蝕刻。
然而，在氧化步驟中，與蝕刻液之接觸時間較長時，形成配線圖案之銅或銅合金之溶出量會變多，配線圖案本身會變細，因此在該階段進行酸洗時，在酸洗步驟中之蝕刻液與配線圖案之接觸時間通常為2至60秒程度間。如上所述，經由最初之酸洗步驟的配線圖案之剖面形狀係如第2圖(c)所示。
如上所述，經由導電性金屬蝕刻步驟，或依需要如上所述經由酸洗步驟後(進行最初之微蝕刻步驟後)，藉由基材金屬蝕刻步驟，主要溶解去除基材金屬層，並且使殘留之基材金屬層鈍態化。
基材金屬層係如上所述，由例如銅、鎳、鉻、鉬.鈦. 釩.鐵.鈷.鋁.鋅.錫.鉭等金屬或包含該等金屬之合金等所形成。該等基材金屬層係使用對應該形成金屬之蝕刻液，選擇性溶出形成該等基材金屬層之金屬，且對僅殘留在絕緣薄膜上之基材金屬層形成金屬進行鈍態化處理。
例如，作為該基材金屬蝕刻步驟之對象的基材金屬層使用鎳、鉻形成時，對於鎳，可使用例如硫酸、鹽酸混合液等第1處理液(可溶解鎳之第1處理液)溶解去除。而對於鉻，則可使用例如過錳酸鉀+KOH水溶液等第2處理液(可溶解鉻之第2處理液)溶解去除。
在本發明中，作為可溶解鎳之第1處理液之例，可列舉其濃度為5至15重量%程度之硫酸、鹽酸混合液及過錳酸鉀與硫酸之混合液。
藉由使用該第1處理液進行處理，將形成基材金屬層之金屬中主要為鎳等之金屬加以溶解而去除。在使用該第1處理液之處理中，處理溫度通常為30至55℃，處理時間通常為5至40秒間。
藉由該處理，如第2圖(d)所示，以突起狀殘留在配線圖案之側面的基材金屬及/或殘留在配線間之基材金屬會被溶解、去除。結果，構成隣接之配線圖案之基材金屬層的間隔係接近預定之值(設計值)的值。亦即，藉由所欲形成之配線間矩之設計寬度而形成配線圖案之基材金屬層間的間隔不同，但例如配線間矩為30μm(設計上之線寬度15μm、空間寬度15μm)時，利用電子顯微鏡照片(SEM照片)實測該基材金屬間之最短間隔時，大多落在5 至18μm之範圍內。該實測最短間隔係相對於設計值為33%至120%，且藉由適當設定條件，可使該基材金屬間之最短間隔設定在10至16μm之範圍內，亦即相對於設計值設定在66.7%至106.7%之範圍內。例如，配線間矩100μm(設計上之線寬度50μm、空間寬度50μm時，實測之配線圖案寬度係可設定為設計值之10至120%之範圍。
在使用上述第1處理液之處理中，所謂溶解‧去除殘留為突起狀之基材金屬係如第2圖(e)所示，從以配線圖案之基材金屬層所形成之配線圖案形成連續線朝寬度方向突出之突出部分溶解成、使該突出部分之從配線圖案形成連續線到前端之距離(SA)成為0至6μm(設計空間寬度之0至40%)、較佳為0至5μm、更佳為0至3μm、最佳為0至2μm。因此，在本發明中，從配線圖案形成連續線到前端之距離係在上述範圍內者，係看作為形成配線圖案形成連續線者，並不稱為突起。
又，在以本發明形成之配線圖案，在之後的步驟為了防止氧化、及為了形成IC晶片等之接合時之合金層等之目的，在其表面形成有電鍍層，但如此形成電鍍層時，最好將隣接之配線圖案之距電鍍層表面的最狹部分的間隔(配線圖案之最短間隔)確保有至少5μm之間隔。
如此進行使用第1處理液之處理後，使用第2處理液進行處理，但在使用該第2處理液之處理前，可付諸實施微蝕刻步驟。
在本發明中，進行微蝕刻時，作為可使用之微蝕刻液 係可使用在例如HCI或H2 SO4 之導電性金屬的Cu蝕刻所使用之蝕刻液。再者，可使用過硫酸鉀(K2 S2 O8 )、過硫酸鈉(Na2 S2 O8 )、硫酸+H2 O2 。特別在本發明中，該微蝕刻液最好使用過硫酸鉀(K2 S2 O8 )、過硫酸鈉(Na2 S2 O8 )、硫酸+H2 O2 。
如此藉由微蝕刻，如第2圖(f)所示，選擇性蝕刻形成配線圖案之導電性金屬之銅等，但並未蝕刻基材金屬之鎳、鉻到相當之程度。在該微蝕刻步驟中，主要形成配線圖案之導電性金屬層(Cu層)20會被蝕刻，而從配線圖案周緣部朝中心方向略為後退，相對於此，形成配線圖案之基材金屬層12比較難被蝕刻。因此，經由微蝕刻步驟而形成之配線圖案，係在由導電性金屬層20所形成之配線圖案之導電性金屬層下端部、與由基材金屬層12形成之配線圖案的基材金屬層上端部之間，形成有明確之段差。亦即，藉由微蝕刻步驟，由配線圖案之導電性金屬(Cu)形成之部分係藉由微蝕刻朝配線圖案之剖面中心部分後退，但配線圖案之基材金屬係難以利用該微蝕刻而被溶解，因此維持由基材金屬層所形成之配線圖案的形狀。所以，經由該微蝕刻步驟而形成之配線圖案係成為在由導電性金屬層所構成之配線圖案的周圍形成有基材金屬層之突出部的形狀。
如此在使用第1處理液與第2處理液之基材金屬層蝕刻步驟的途中，以上述方式設微蝕刻步驟，而如第2圖(g)所示，所形成之基材金屬層之上端部的寬度W1、與導電性金屬層20之下端部的寬度W2明顯不同，W1-W2之差W3(2× (W3/2)通常在0.05至2μm、最好在0.2至1.0μm之範圍內。
因此，在使用第1處理液之處理步驟、使用與該第1處理液不同組成之第2處理液對基材金屬層進行處理之途中，藉由以上述方式進行微蝕刻步驟，在所形成之配線圖案，可獲得在由銅等構成之導電性金屬層20所形成之配線圖案周圍形成有由W3×1/2寬度之基材金屬層12所構成之帶狀突出部的形態之配線圖案。
又，該微蝕刻步驟係任意之步驟，如未進行該微蝕刻步驟，通常由上述第2圖(g)所示之基材金屬層12所構成之帶狀突出部並不會形成在配線圖案。該突出部係藉由在第2處理液進行處理，而可抑制遷移(Migration)的產生。
如上所述，依需要進行微蝕刻步驟後，使用第2處理液進行處理。
在此使用之第2處理液係使含在基材金屬層之鉻溶解而有鉻殘留時，可使該殘留鉻鈍態化之處理液。
亦即，如上所述藉由使用第1處理液進行處理(依需要進行微蝕刻)，大致溶解去除形成基材金屬層12之Ni，但形成基材金屬層12之金屬的Cr則仍然殘留在絕緣薄膜11上。該Cr殘留在配線圖案間時，配線圖案間之絕緣電阻值不穏定，因此需溶解去除含在該絕緣薄膜11上之基材金屬層12的Cr，或即使有Cr殘留時，使用包含可使殘留Cr鈍態化之成分的第2處理液。
在此使用之第2處理液係可溶解去除含在基材金屬層之Cr，且在絕緣薄膜表面殘留有Cr時，亦可使該殘留Cr鈍態化之處理液。該第2處理液之例係可列舉過錳酸鉀+KOH水溶液及過錳酸鈉+NaOH水溶液。在本發明中，使用過錳酸鉀+KOH水溶液作為第2處理液時，過錳酸鉀之濃度通常為10至60g/升，最好為25至55g/升，KOH之濃度最好為10至30g/升。在本發明中，使用上述第2處理液的處理中，處理溫度通常為40至70℃，處理時間通常為10至60秒鐘。
如此，藉由使用第2處理液進行處理，則如第2圖(i)所示，形成基材金屬層12之Cr的大部分會被溶解、去除。又，在絕緣薄膜11上僅微殘留Cr時，亦可使該Cr鈍態化。亦即，藉由使用該第2處理液進行處理，溶解在絕緣薄膜11表面殘留為基材金屬層12之大部分的Cr，使以大約數十Å(埃)之厚度殘留在絕緣薄膜11之表面的Cr氧化、可以鈍態化。
再者，藉由適當使用該第2處理液，如第2圖(j)所示，利用該第2處理液可實施化學研磨絕緣薄膜11之表面。因此，藉由適當使用該第2處理液，可去除基材金屬層12，且該第2處理液可將絕緣薄膜11從絕緣薄膜11之表面切削(溶解去除)到通常1至100nm、最好為2至50nm之深度。如上所述，藉由使用該第2處理液，可將殘留於絕緣薄膜11之表層之Cr與絕緣薄膜之表層一同去除。因此，適當使用該第2處理液時，未形成配線圖案之部分的 絕緣薄膜11的厚度係比形成有配線圖案之絕緣薄膜的厚度形成更薄1至100nm、最好為2至50nm。又，配線圖案部分的基材金屬層12及絕緣薄膜11係可利用導電性金屬層20保護而免受第2處理液之作用。
如此所得之印刷配線基板的配線圖案係如第2圖(j)所示，未進行微蝕刻時，由導電性金屬層20所構成之配線圖案(導電性金屬層)之下端部的寬度、基材金屬層12之上端部係在該剖面，以相同寬度或大致相同之寬度形成，但未形成配線圖案之部分的絕緣薄膜11(聚醯亞胺薄膜)的表面係以通常切削至1至100nm、最好為2至50nm之範圍內的深度，形成有配線圖案之部分係形成具有1至100nm、最好為2至50nm之高度的剖面梯形狀之基材基部17。
又，如上所述，使用第2處理液進行處理後，位在配線圖案間之絕緣薄膜上，一般未確認到獨立之Ni，但Cr會有微量殘留之情形，該Cr已被鈍態化，藉由經該鈍態化之Cr，使配線圖案間之絕緣性不致受損。
如上所述，在複數蝕刻步驟中使用各種蝕刻劑來形成配線圖案後，對該印刷配線基板進行水洗，但在印刷配線基板之表面殘留有來自形成配線圖案時所使用的蝕刻液之金屬。
特別是，蝕刻處理基材金屬層時所使用之蝕刻液，係含有過錳酸鉀之氧化性的無機化合物的蝕刻液之有用性較高，使用含有該氧化性的無機化合物的蝕刻液時，在印刷 配線基板會殘留來自該蝕刻液之金屬。亦即，在蝕刻步驟結束後，印刷配線基板係付諸實施水洗步驟，但僅利用該蝕刻步驟後之通常水洗步驟，不能完全去除來自該蝕刻液之金屬，而會殘留在印刷配線基板表面，成為之後步驟所使用之處理液等的污染原因，且會因為該殘留金屬容易產生遷移等，而容易成為印刷配線基板之可靠性降低的主要原因。在此，來自該蝕刻液之金屬係形成使用在最後蝕刻處理之氧化性的無機化合物之金屬，具體而言為錳等，該等金屬亦有形成氧化性等金屬化合物之情形。
在本發明中，如上所述形成配線圖案後，使形成有該配線圖案之絕緣薄膜接觸含有還原性物質之還原性水溶液。
在此，使用之還原性物質係可列舉具有還原性之有機酸，具有該還原性之有機酸的例，可列舉草酸(Oxalic acid)、檸檬酸(citric acid)、抗壞血酸(ascorbic acid)、有機羧酸(carboxylic acid)等。該等具有還原性之有機酸係可單獨使用或組合使用。又，該等有機酸亦可形成鹽。
具有該還原性之有機酸係不會對所形成之配線圖案造成影響，且以可去除殘留之來自該蝕刻液之金屬的濃度溶解在水中使用，通常可在2至10重量%、最好為3至5重量%之濃度下溶解在水中使用。
含有具該還原性之有機酸等的還原性水溶液與配線圖案之接觸方法並無特別限制，但最好採用使還原性處理液均勻地接觸在配線圖案之方法，例如可採用使形成有配 線圖案之絕緣薄膜浸漬在上述處理液的方法、使上述處理液噴霧在形成有配線圖案之絕緣薄膜的方法等種種方法。再者，亦可組合該等方法。
該還原性處理液通常係調整為25至60℃、最好為30至50℃的範圍內溫度，調整為該溫度之還原性處理液的接觸時間，通常為2至150秒、最好為10至60秒。如此利用與還原性處理液之接觸，可有效率地去除殘留在配線圖案及絕緣薄膜表面之來自該蝕刻液之金屬。
如此在與還原性處理液接觸處理之配線基板(絕緣薄膜與形成在該絕緣薄膜之表面的配線圖案)係直接在下一步驟處理，但水洗後最好在下一步驟進行處理。
該水洗步驟係如上所述去除因與還原性處理液之接觸殘留在表面之來自該蝕刻液之金屬的大部分，因此可將該水洗所需之時間縮短為比通常水洗步驟所需之時間短。在本發明中，利用還原性處理液所處理後的水洗通常為2至60秒、最好為15至40秒，與未進行以含有還原性物質之水溶液進行之處理的情形相比較，可將水洗時間縮短至1/2至1/30左右。
如上所述，本發明係使用不同組合之蝕刻液在複數步驟進行蝕刻處理後，利用含有還原性物質之水溶液進行處理，且藉由適當地水洗，該印刷配線基板之表面中來自該蝕刻液之金屬的殘留量在0.05μg/cm2 以下，最好在0.000002至0.03μg/cm2 之範圍內。亦即，主要蝕刻基材金屬層而使用之氧化性的無機化合物係有一部分殘留在基 板表面之傾向，但該氧化性的無機化合物無法只利用水洗完全去除。
又，在本發明中，印刷配線基板表面之來自該蝕刻液之金屬的殘留量係：(1)從長尺寸之電子零件安裝用薄膜載體帶切出形成有1個配線圖案之1片份(將例如35mm寬度之帶切斷成形成有1個配線圖案之10穿通孔(perforation)份的47.5mm之長度)以作為様本，(2)將該様本置入溶解液之純水(100cc)中且在100℃下煮沸5個小時，並將包含在様本之Mn抽出至熱水，(3)以ICP-MS(感應結合電漿質量分析裝置，ICPMASS)分析測定溶出在熱水中之Mn量，並求出所出之Mn量，並將所得之全Mn量除以切出之様本的全面積(兩面之合計面積)而求出。
本發明中與含有還原性物質的水溶液接觸後，藉由進行水洗，並藉由將印刷配線基板表面之來自該蝕刻液之金屬的殘留量適當調整為0.05μg/om2 以下的量，且與含有還原性物質的水溶液接觸及水洗的條件，而可將其殘留量控制在0.000002至0.03μg/cm2 之範圍內的量。如此來自該蝕刻液之金屬的殘留量係無法利用通常之水洗在短時間達成之範圍內的量。
如此形成在印刷配線基板表面之表面之配線圖案係以露出端子部分之方式由樹脂保護層所被覆，在形成樹脂保護層之前，以被覆所形成之配線圖案的至少基材金屬層之方式可進行遮蔽電鍍。亦即，形成配線圖案後，利用含有還原性物質的水溶液進行處理，以去除所形成之配線圖 案及殘留在絕緣薄膜上之來自該蝕刻液之金屬，且在水洗之後，且形成樹脂被覆層之前，可形成電鍍層，以遮蔽位在配線圖案之下端部的基材金屬層之露出部分。
在此形成之遮蔽電鍍層係至少位在配線圖案之下端部的基材金屬層，亦可在配線圖案整體形成遮蔽電鍍層。如此形成之遮蔽電鍍層的例有錫鍍層、金鍍層、鎳-金鍍層、銲錫鍍層、無鉛銲錫鍍層、鈀鍍層、鎳鍍層、鋅鍍層、及鉻鍍層等，該電鍍層即使為單層，亦可為積層複數電鍍層之複合電鍍層，特別在本發明中，最好為錫鍍層、金鍍層、鎳鍍層及鎳-金鍍層。該遮蔽電鍍層係以覆蓋端子部分之方式形成樹脂保護層後，將所形成之配線圖案形成在露出之端子部分亦可。
該遮蔽電鍍層之電鍍層的厚度可依電鍍之種類適當選擇，但通常設定為0.005至5.0μm、最好為0.005至3.0μm之範圍內的厚度。又，全面進行遮蔽電鍍，使端子部分露出並形成樹脂保護層後，在從樹脂保護層露出之部分，使用再度同一之金屬對端子部分進行處理亦可。藉由形成該厚度之遮蔽電鍍層，可防止來自形成配線圖案之基材金屬層的遷移之產生。
該遮蔽電鍍層係可利用電解電鍍法或無電解電鍍法而形成。如此藉由對配線圖案進行遮蔽電鍍處理，位在配線圖案之絕緣基板側之鈍態化的基材金屬層之表面及側壁部會由遮蔽電鍍層所遮蔽，在異種金屬層間產生電位差，但因配線圖案間之絕緣電阻非常高，所以可有效地防止來 自基材金屬層之遷移的發生。特別是如上所述藉由進行遮蔽電鍍，會被遮蔽電鍍層被覆至基材金屬層之側壁部，且基材金屬不會露出，因此配線圖案間之絕緣可靠性高，且不容易產生因遷移所造成之經時性之絕緣不良。又，該遮蔽電鍍係以來自基材金屬層之遷移的發生等為主要目的者，但並不限定於基材金屬層之遮蔽，例如亦可以之後的端子部分之電鍍步驟中等之防止孔蝕發生為目的者。
如此依需要進行遮蔽電鍍後，以使配線圖案之端子部分殘留且覆蓋配線圖案及形成有配線圖案之部分的絕緣薄膜的方式，形成樹脂保護層。該樹脂保護層係利用例如網板印刷技術，並藉由將阻銲錫油墨(solder resist ink)塗布在所希望之部分而形成，且亦可藉由將具有接著劑層之樹脂薄膜預先成形為所希望之形狀，並貼附所成形之樹脂薄膜而形成。
如此形成阻銲錫劑層等樹脂保護層後，將電鍍層形成在從樹脂保護層露出之部分的配線圖案表面。亦即，電鍍處理從上述阻銲錫劑層或樹脂保護層露出之端子部分。該電鍍處理係使在將電子零件安裝在該印刷配線基板時形成在電子零件之凸塊電極等、與該印刷配線基板電性連接，且確立在將安裝有該電子零件之印刷配線基板(半導體裝置)組裝於電子機器時印刷配線基板與其他構件之電性連接。
如此形成之電鍍層可列舉錫鍍層、金鍍層、銀鍍層、鎳-金鍍層、銲錫鍍層、無鉛銲錫鍍層、鈀鍍層、鎳鍍層、 鋅鍍層、及鉻鍍層等。該電鍍層即使為單層，亦可為積層複數電鍍層之複合電鍍層。上述金屬電鍍層即使為由上述金屬所構成之純金屬層，亦可為擴散其他金屬之擴散層。形成擴散層時，形成由在欲擴散之金屬(或金屬電鍍層)之表面形成擴散層的金屬所構成之電鍍層，藉由例如加熱處理等，下層金屬與上層金屬會相互擴散，而形成擴散層。
又，該電鍍層係通常在單一之印刷配線基板中為由同一金屬所構成之電鍍層，但在單一之印刷配線基板中金屬電鍍層並非一定要由同一金屬所形成，依端子之不同形成電鍍層之金屬種類亦不同。
上述之電鍍層的平均厚度會因形成之電鍍層的種類而不同，但通常在5至12μm的範圍內。又，配線圖案具有複數電鍍層時，上述電鍍層的平均厚度係形成在配線圖案之電鍍層的整體厚度。
如上所述形成之配線圖案的剖面形狀係如第3圖(1)至(4)所示。在第3圖中，符號11係絕緣薄膜，符號12係基材金屬層，符號20係導電性金屬層，符號16係電鍍層。
藉由電性連接如上所述形成之印刷配線基板之端子，與形成在電子零件之凸塊電極等電極，並安裝IC晶片等電子零件，並樹脂封裝包含該連接部分之電子零件及其周圍，而製造半導體裝置。
本發明之印刷配線基板及半導體裝置係藉由含有還原性物質之還原性水溶液處理在複數蝕刻步驟所使用之來 自蝕刻液的金屬，而予以去除，因此可使所形成之配線圖案與配線圖案之間的來自蝕刻液的金屬的殘留量在0.05μg/cm2 以下，最好在非常微量之0.000002至0.03μg/cm2 。因此，不容易發生起因於殘存金屬之遷移，且藉由殘存金屬使在之後步驟所使用之電鍍液不會受到污染，可獲得可靠性非常的印刷配線基板。
如此，本發明之印刷配線基板或半導體裝置係配線圖案及絕緣薄膜上之來自蝕刻液的金屬之殘留量顯著變少，因此本發明之印刷配線基板及半導體裝置會因移動等而使配線圖案間之電阻值的變動顯著變少。亦即，本發明之印刷配線基板及半導體裝置，來自蝕刻液的金屬之殘留量顯著變少，不容易發生起因於殘存金屬之遷移等，持續施加長時間電壓後之絕緣電阻與施加電壓前之絕緣電阻之間不會有實質變動，就印刷配線基板而言具有非常高之可靠性。
本發明之印刷配線基板之配線圖案(或導線)之寬度為30μm以下，最好具有25至5μm之寬度的配線圖案，且間矩寬度為50μm以下，最好為具有40至20μm之間矩寬度的印刷配線基板。
本發明之印刷配線基板有：印刷電路基板(PWB)、FPC(Flexible Print Circuit，可撓性印刷電路)、TAB(卷帶自動接合，Tape Automated Bonding)、COF(Chip-on-film，晶粒軟膜接合)、BGA(球柵陣列封裝，Ball Grid Array)、μ-BGA(μ-Ball Grid Array)等。
又，在上述之本發明的印刷配線基板中，係以絕緣薄 膜使用聚醯亞胺薄膜，在該絕緣薄膜之表面形成有配線圖案的印刷配線基板為中心加以說明，但本發明之半導體係藉由在該配線圖案安裝電子零件，並以樹脂封裝該安裝之電子零件的周圍而形成，該半導體裝置亦具有非常高的可靠性。
(實施例)
其次，詳細說明本發明之印刷配線基板及其製造方法的實施例，但本發明並不限定於此。又，以下所記載之絕緣電阻值全部是恒溫槽外之室溫的測定值。
{實施例1}
以35mm之寬度利用逆濺鍍對平均厚度38μm之聚醯亞胺薄膜(宇部興產(股)製UPREX S)之一方表面進行粗糙化處理後，在以下之條件濺鍍鎳‧鉻合金，並形成平均厚度40nm之鉻‧鎳合金層以作為基材金屬層。亦即，在100℃之溫度與3×10-5 Pa之條件下對38μm厚之聚醯亞胺薄膜進行10分鐘處理後，使裝置內在100℃、0.5Pa之壓力下除氣(degassing)，進行鉻‧鎳合金之濺鍍，而形成基材金屬層。
在如上所述形成之基材金屬層上，利用電鍍法使銅析出，而形成厚度8μm之電解銅層(導電性金屬層)。
在以上方式形成之電解銅層之表面塗布感光性樹脂，並進行曝光‧顯像，以成為配線間矩30μm(線寬15μm、空間寬度15μm)方式，形成梳齒狀電極的圖案，以該圖案作為遮蔽材，使用包含HCl 100g/升之濃度12%的氯化銅 蝕刻液，對電解銅層進行30秒間蝕刻，以製造配線圖案。
利用NaOH+Na2 CO3 溶液進行40℃×30秒處理，藉此去除在所得之配線圖案上之感光性樹脂所形成之遮蔽材。
其次，利用K2 S2 O8 +H2 SO4 溶液作為酸洗液，進行30℃X10秒處理，對電解銅層與基材金屬層(鎳-鉻合金)進行酸洗。
其次，利用包含第1處理液之17g/升之HCl及17g/升之H2 SO4 的溶液，對薄膜載體帶(film carrier tape)進行50℃×30秒之處理，使由鎳-鉻合金所構成之基材金屬層的Ni溶解。
再者，使用K2 S2 O8 +H2 SO4 溶液作為微蝕刻液，以從配線圖案之邊緣部朝內側成處理深度為0.3μm之方式，選擇性地使Cu導體溶解(Cu導體之後退)。
繼之，使用40g/升之過錳酸鉀+20g/升之KOH溶液，在65℃下進行30秒處理，使在基材金屬層中含有之Cr溶解。該第2處理液係在溶解去除基材金屬層中之鉻的同時，可使微量殘留之鉻氧化並使之鈍態化。
其次，為了去除殘留附著在絕緣薄膜及圖案上之Mn，使用溶解40g/升之草酸2水和((COOH)2 ‧2H2 O)之草酸水溶液，在40℃下將基板洗淨1分鐘，以溶解去除殘存Mn。然後，以23℃之純水下進行15秒之洗淨。
如此在以草酸水溶液進行40℃×1分鐘洗淨時之基板上殘留附著的Mn係0.0003μg/cm2 。相對於此，未進行草酸水溶液洗淨時(参考例1)，Mn為0.14μg/cm2 。未進行 草酸水溶液洗淨時，有相當量之Mn殘留在基板上，該Mn未在下一步驟無法去除而殘留之狀態下，會有形成印刷配線基板之虞，而有成為導致印刷配線基板之品質劣化之原因的情形。如此，殘留之Mn會污染在之後步驟所使用之藥液，而有成為導致印刷配線基板之外觀或品質劣化之原因的情形。
如上所述，形成配線圖案後，以厚度0.01μm在所形成之配線圖案施加無電解錫電鍍。
再者，如上所述，藉由錫電鍍層遮蔽配線圖案後，以使連接端子及外部連接端子露出方式，形成銲錫光阻層。
另一方面，在從銲錫光阻層露出之內部連接端子及外部連接端子，進行0.5μm厚度之Sn電鍍並予以加熱，而形成予定之純Sn層(Sn電鍍總厚度：0.51μm，純Sn層厚：0.25μm)。
如此形成之配線圖案的剖面形狀係具有近似第3圖(2)之形狀。
在85℃ 85%RH之條件下，對如上述形成有梳齒狀電極之印刷配線基板施加40V之電壓，並進行1000小時之導通試驗(HHBT)。該導通試驗係促進試驗，係將到產生短路為止之時間(例如絕緣電阻值未滿1×108 Ω之時間)暫時設定為1000小時左右之試驗，經過1000小時，絕緣電阻值未滿1×108 Ω者無法作為一般基板使用。又，經過1000小時後之絕緣電阻值未滿1×1014 Ω者，實用上會有產生問題之虞。
在該實施例1製造之印刷配線基板，在絕緣信賴試驗前之絕緣電阻係6×1014 Ω，在絕緣信賴試驗後測定之絕緣電阻係6×1014 Ω，並未發現隨著對兩者間施加電壓所產生之絕緣電阻的實質差。
相對於此，未進行草酸處理之様本(参考例1)在絕緣信賴試驗後測定之絕緣電阻係1.0×1014 Ω，藉由進行使用草酸之處理，使所得之印刷配線基板之絕緣可靠性提升。
將結果顯示在表1。
(實施例2)
利用逆濺鍍對平均厚度38μm之聚醯亞胺薄膜(宇部興產(股)製UPREX S)之一方表面進行粗糙化處理後，在以下之條件下濺鍍鎳‧鉻合金，並形成平均厚度40nm之鉻‧鎳合金層以作為基材金屬層。亦即，在100℃溫度與3×10-5 Pa之條件下對38μm厚之聚醯亞胺薄膜進行10分鐘處理後，使裝置內之壓力成為100℃×0.5Pa，進行鉻‧鎳合金之濺鍍，而形成基材金屬層。
在如上所述形成之基材金屬層上，利用電鍍法使銅析出，而形成厚度8μm之電解銅層(電鍍銅層)。
在以上方式形成之電解銅層之表面塗布感光性樹脂，並進行曝光‧顯像，形成配線間矩30μm(線寬15μm、空間寬度15μm)之梳齒狀電極的圖案，以該圖案作為遮蔽材，使用包含HCl 100g/升之濃度12%的氯化銅蝕刻液，對電解銅層進行30秒間蝕刻，以製造與以感光性樹脂所形成之圖案近似之配線圖案。
利用NaOH+Na2 CO3 溶液進行40℃×30秒處理，藉此去除在所得之配線圖案上之感光性樹脂所形成之遮蔽材。
其次，利用K2 S2 O8 +H2 SO4 溶液作為第1處理液，進行30℃ X10秒處理，對銅與基材金屬層(鎳‧鉻合金)進行酸洗。
其次，使用濃度40g/升之過錳酸鉀+20g/升之KOH蝕刻液作為第2處理液，在40℃×1分鐘下使鎳-鉻合金突出部鈍態化，使微量之殘留在線間之鉻儘可能溶出，並使未完全去除切除之鉻作為氧化鉻並使之鈍態化。
其次，為了去除附著在電路基板之薄膜上及圖案上之殘留之Mn，使用溶解40g/升之草酸2水和((COOH)2 -2H2 O)之草酸水溶液在40℃下洗淨基板1分鐘，以溶解去除殘留Mn。之後，利用23℃之純水進行15秒鐘之洗淨。
如此附著殘留在利用草酸水溶液洗淨40℃×1分鐘之基板的Mn係0.00056μg/cm2 。相對於此，未進行草酸水溶液之洗淨時(参考例2)，殘留Mn量係0.11μg/cm2 。
繼之，進行0.5μm厚度之Sn電鍍，並予以加熱而形成預定之純Sn層。
如此形成之配線圖案之剖面形狀係具有近似第3圖(1)之形狀。
在85℃ 85%RH之條件下，對形成有梳齒狀電極之印刷配線基板施加40V之電壓，並進行1000小時之導通試驗(HHBT)。該印刷配線基板之絕緣信賴試驗前之絕緣電阻係5×1014 Ω，在絕緣信賴性試驗後測定之絕緣電阻係 5×1014 Ω，並未發現隨著對兩者間施加電壓所產生之絕緣電阻的實質差。
相對於此，未進行草酸處理之様本(参考例2)的在絕緣信賴性試驗後測定之絕緣電阻係3.5×1014 Ω，藉由進行使用草酸之處理，使所得之印刷配線基板在絕緣可靠性提升。
將結果顯示在表1。
實施例3
利用逆濺鍍對平均厚度38μm之聚醯亞胺薄膜(宇部興產(股)製UPREX S)之一方表面進行粗糙化處理後，在以下之條件下濺鍍鎳‧鉻合金，並形成平均厚度40nm之鉻‧鎳合金層作為基材金屬層。亦即，在100℃之溫度與3×10-5 Pa之條件下對38μm厚之聚醯亞胺薄膜進行10分鐘處理後，使裝置內調整成為100℃×0.5Pa，以進行鉻‧鎳合金之濺鍍，而形成基材金屬層。
在如上所述形成之基材金屬層上，利用電鍍法使銅析出，而形成厚度8μm之電解銅層(電鍍銅層)。
在以上方式形成之電解銅層之表面塗布感光性樹脂，並進行曝光‧顯像，形成配線間矩30μm(線寬15μm、空間寬度15μm)之梳齒狀電極的圖案，以該圖案作為遮蔽材，使用包含HCl 100g/升之濃度12%的氯化銅蝕刻液，對電解銅層進行30秒鐘蝕刻，以製造與以感光性樹脂所形成之圖案近似之配線圖案。
利用NaOH+Na2 CO3 溶液進行40℃×30秒處理，藉此去 除以所得之配線圖案上之感光性樹脂所形成之遮蔽材。
其次，利用K2 S2 O8 +H2 SO4 溶液作為酸洗液，進行30℃ X10秒處理，對銅與基材金屬層(鎳-鉻合金)進行酸洗。
其次，利用作為可溶解Ni之第1處理液之15%HCL+15%H2 SO4 溶液，在50℃×30秒下溶解鎳-鉻合金突出部12之鎳，並且在配線圖案間使作為絕緣薄膜之聚醯亞胺露出。
再者，使用40g/升之過錳酸鉀+20g/升之KOH溶液作為可溶解鉻且可溶解聚醯亞胺之第2處理液進行處理，以將去除位在配線圖案間之金屬與其下方之聚醯亞胺薄膜50nm厚溶解去除。
其次，為了去除附著在電路基板之薄膜上及圖案上之殘留之Mn，使用溶解40g/升之草酸2水和((COOH)2 -2H2 O)之草酸水溶液在40℃下洗淨1分鐘基板，以溶解去除殘存Mn。之後，利用23℃之純水進行15秒鐘之洗淨。
如此附著殘存在利用草酸水溶液洗淨40℃×1分鐘之基板的Mn係0.00028μg/cm2 。相對於此，未進行草酸水溶液之洗淨時(参考例3)，殘留Mn量係0.056μg/cm2 。
再者，以露出內部連接端子及外部連接端子之方式形成阻銲錫劑層，在另一方露出之內部連接端子及外部連接端子，進行0.5μm厚度之Sn電鍍，並予以加熱而形成預定之純Sn層。
如此形成之配線圖案之剖面形狀係具有近似第3圖(3)之形狀。
在85℃ 85%RH之條件下，對形成有梳齒狀電極之印刷配線基板施加40V之電壓，並進行1000小時之導通試驗(HHBT)。所得之該印刷配線基板之絕緣信賴試驗前之絕緣電阻係7×1014 Ω，在絕緣信賴試驗後測定之絕緣電阻係8×1014 Ω，並未發現隨著對兩者間施加電壓所產生之絕緣電阻的實質差。
相對於此，未進行草酸處理之様本(参考例3)的在絕緣信賴試驗後測定之絕緣電阻係4.6×1014 Ω，藉由進行使用草酸之處理，使所得之印刷配線基板在絕緣可靠性提升。
將結果顯示在表1。
(產業上之利用可能性)
如上所述，本發明之印刷配線基板係利用含有還原性物質之水溶液處理並去除來自蝕刻液的金屬，因此印刷配線基板之表面的來自蝕刻液的金屬之殘留量會顯著減少，可防止因該殘留金屬而發生的移動，可獲得可靠性非常高之印刷配線基板及半導體裝置。又，在製造印刷配線基板時，由於去除來自蝕刻液的金屬，因此之後步驟的處理液甚至裝置不會因來自蝕刻液的金屬而受到污染，可有效率地製造印刷配線基板及半導體裝置。又，由於利用含有還原性物質之處理液有效率地去除來自蝕刻液的金屬，因此可以縮短水洗步驟，且藉由採用本發明之製造方法，可有效率地製造印刷配線基板。
11‧‧‧絕緣薄膜
12‧‧‧基材金屬層
16‧‧‧電鍍層
17‧‧‧剖面梯形狀的基材基部
20‧‧‧導電性金屬層
22‧‧‧遮蔽材
第1圖係製造本發明之印刷配線基板之步驟例的流程圖。
第2圖(a)至(j)係製造本發明之印刷配線基板之各步驟中的配線圖案等之剖面示意圖。
第3圖(1)至(4)係以本發明之方法所形成之配線圖案之剖面例的模式圖。

Claims (21)

  1. 一種印刷配線基板的製造方法，係以溶解導電性金屬之導電性金屬蝕刻步驟、及溶解基材金屬之基材金屬蝕刻步驟，選擇性蝕刻具有絕緣薄膜以及形成在該絕緣薄膜之至少一方表面的含有鎳及鉻之基材金屬層及形成在該基材金屬層上之導電性金屬的基材薄膜，而形成配線圖案之配線基板之製造方法中，前述導電性金屬蝕刻步驟係含有以酸性溶液溶解鎳之蝕刻步驟；以及在前述鎳之蝕刻步驟後，溶解鉻並將殘留於絕緣薄膜上之圖案形成部分以外之表面之金屬除去之氧化性蝕刻步驟，而藉由前述導電性金屬蝕刻步驟及基材金屬蝕刻步驟使形成有該配線圖案之基材薄膜與含有還原性物質之還原性水溶液接觸。
  2. 如申請專利範圍第1項之印刷配線基板的製造方法，其中，在前述導電性金屬蝕刻步驟及前述基材金屬蝕刻步驟間，復包括將前述基材薄膜與含有過氧化物之蝕刻劑接觸，並使前述導電性金屬對於前述基材選擇性地蝕刻之微蝕刻步驟。
  3. 如申請專利範圍第1項之印刷配線基板的製造方法，其中，前述基材金屬蝕刻步驟係藉由可溶解基材金屬及鈍態化的處理液處理。
  4. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，含在前述還原性水溶液之還原性 物質係具有還原性之有機酸或其鹽。
  5. 如申請專利範圍第4項之印刷配線基板的製造方法，其中，具有前述還原性之有機酸係從抗壞血酸(ascorbic acid)、草酸(Oxalic acid)、檸檬酸(citric acid)、有機羧酸(carboxylic acid)所成之群組中選出之至少一種類之有機酸。
  6. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，在與前述還原性水溶液接觸而形成配線圖案的配線基板表面，附著有來自過錳酸鉀及/或過錳酸鈉之氧化性無機化合物的金屬或金屬化合物。
  7. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，在與前述還原性水溶液接觸後，以流水水洗2秒鐘以上。
  8. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，前述方式形成之印刷配線基板中來自蝕刻液的金屬殘留量為0.05μg/cm2 以下。
  9. 如申請專利範圍第7項之印刷配線基板的製造方法，其中，前述方式形成之印刷配線基板的來自蝕刻液的金屬殘留量係在0.000002至0.03μg/cm2 之範圍內。
  10. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，前述導電性金屬層係由銅或銅合金所形成。
  11. 如申請專利範圍第1項至第3項中任一項之印刷配線基板的製造方法，其中，前述絕緣薄膜係聚醯亞胺薄膜。
  12. 一種印刷配線基板，係具有配線圖案之印刷配線基板，前述配線圖案係藉由以複數步驟選擇性蝕刻形成在該絕緣薄膜之至少一方表面的基材金屬層及導電性金屬層而形成者，而該印刷配線基板的來自蝕刻液的金屬殘留量為0.05μg/cm2 以下，且前述基材金屬層係含有鎳及鉻。
  13. 如申請專利範圍第12項之印刷配線基板，其中，前述配線圖案之剖面中的導電性金屬層之下端部的寬度，係形成比該剖面之基材金屬層之上端部的寬度更小。
  14. 如申請專利範圍第12項之印刷配線基板，其中，構成前述配線圖案之基材金屬層係形成比構成該配線圖案之導電性金屬層更朝寬度方向突出。
  15. 如申請專利範圍第12項之印刷配線基板，其中，未形成有前述絕緣薄膜之配線圖案之部分的絕緣薄膜之厚度，係形成比形成有該配線圖案之絕緣薄膜的厚度更薄1至100nm。
  16. 如申請專利範圍第12項至第15項中任一項之印刷配線基板，其中，來自前述蝕刻液的金屬係形成含在蝕刻液之氧化性金屬化合物的金屬。
  17. 如申請專利範圍第16項之印刷配線基板，其中，形成前述氧化性金屬化合物的金屬係錳。
  18. 如申請專利範圍第12項至第15項中任一項之印刷配線基板，其中，前述來自蝕刻液的金屬殘留量係在 0.000002至0.03μg/cm2 之範圍內。
  19. 如申請專利範圍第12項至第15項中任一項之印刷配線基板，其中，前述導電性金屬層係由銅或銅合金所形成。
  20. 如申請專利範圍第12項至第15項中任一項之印刷配線基板，其中，前述絕緣薄膜係聚醯亞胺薄膜。
  21. 一種半導體裝置，係在前述申請專利範圍第12項至第15項中任一項之印刷配線基板上安裝有電子元件者。
TW094118541A 2004-07-29 2005-06-06 印刷配線基板、其製造方法以及半導體裝置 TWI395531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004222186A JP4585807B2 (ja) 2003-12-05 2004-07-29 プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW200607424A TW200607424A (en) 2006-02-16
TWI395531B true TWI395531B (zh) 2013-05-01

Family

ID=35786053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094118541A TWI395531B (zh) 2004-07-29 2005-06-06 印刷配線基板、其製造方法以及半導體裝置

Country Status (5)

Country Link
US (1) US20080236872A1 (zh)
KR (1) KR100874743B1 (zh)
CN (1) CN1994033A (zh)
TW (1) TWI395531B (zh)
WO (1) WO2006011299A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
KR101482429B1 (ko) * 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150057032A (ko) * 2013-11-18 2015-05-28 삼성전기주식회사 터치 패널 및 그의 제조 방법
US9142416B1 (en) * 2014-05-13 2015-09-22 Lam Research Corporation Process to reduce nodule formation in electroless plating
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
JP6820736B2 (ja) * 2016-12-27 2021-01-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11089682B2 (en) * 2018-09-12 2021-08-10 Lg Innotek Co., Ltd. Flexible circuit board, chip package including the same, and electronic device including the chip package
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
USD926208S1 (en) 2019-07-12 2021-07-27 GE Precision Healthcare LLC Display screen with graphical user interface
CN113054068B (zh) * 2019-12-27 2022-04-05 山东浪潮华光光电子股份有限公司 一种砷化镓基发光二极管粗化后取管芯的方法
CN111499915A (zh) * 2019-12-30 2020-08-07 瑞声科技(新加坡)有限公司 一种lcp薄膜的表面处理方法
GB2593864B (en) * 2020-02-28 2023-01-04 X Fab France Sas Improved transfer printing for RF applications
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
US11978698B2 (en) * 2021-04-23 2024-05-07 Changxin Memory Technologies, Inc. Method for forming a semiconductor package structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573325B (en) * 2001-11-02 2004-01-21 Nec Electronics Corp Cleaning method, method for fabricating semiconductor device and cleaning solution

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978422A (en) * 1990-03-20 1990-12-18 Macdermid, Incorporated Method for improving insulation resistance of printed circuits
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
US6268323B1 (en) * 1997-05-05 2001-07-31 Arch Specialty Chemicals, Inc. Non-corrosive stripping and cleaning composition
JP2000294900A (ja) * 1999-04-02 2000-10-20 Dainippon Printing Co Ltd 配線基板の加工方法
JP2003188495A (ja) 2001-12-13 2003-07-04 Sumitomo Metal Mining Co Ltd プリント配線基板の製造方法
JP4309086B2 (ja) 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003282651A (ja) 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法
JP2004014888A (ja) * 2002-06-10 2004-01-15 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びその製造方法で得られたプリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573325B (en) * 2001-11-02 2004-01-21 Nec Electronics Corp Cleaning method, method for fabricating semiconductor device and cleaning solution

Also Published As

Publication number Publication date
KR20070029812A (ko) 2007-03-14
KR100874743B1 (ko) 2008-12-19
WO2006011299A1 (ja) 2006-02-02
US20080236872A1 (en) 2008-10-02
TW200607424A (en) 2006-02-16
CN1994033A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
TWI395531B (zh) 印刷配線基板、其製造方法以及半導體裝置
KR100814564B1 (ko) 프린트 배선 기판의 제조 방법
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
JP4695675B2 (ja) プリント配線基板の製造方法
TWI436706B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP4658100B2 (ja) プリント配線基板および回路装置
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法
JP2768123B2 (ja) 多層配線板の製造方法
JP2012231033A (ja) 表面被覆配線付きプリント配線基板およびその製造方法