CN1994033A - 印刷电路板、其制造方法及半导体装置 - Google Patents

印刷电路板、其制造方法及半导体装置 Download PDF

Info

Publication number
CN1994033A
CN1994033A CNA2005800254933A CN200580025493A CN1994033A CN 1994033 A CN1994033 A CN 1994033A CN A2005800254933 A CNA2005800254933 A CN A2005800254933A CN 200580025493 A CN200580025493 A CN 200580025493A CN 1994033 A CN1994033 A CN 1994033A
Authority
CN
China
Prior art keywords
circuit board
pcb
printed circuit
metal layer
wiring diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800254933A
Other languages
English (en)
Inventor
片冈龙男
明石芳一
井口裕
栗原宏明
安井直哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004222186A external-priority patent/JP4585807B2/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1994033A publication Critical patent/CN1994033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明涉及印刷电路板、其制造方法以及半导体装置，所述印刷电路板是，利用包括导电性金属蚀刻工序以及基底金属蚀刻工序的多个蚀刻工序，对具有形成在绝缘薄膜上的基底金属层和导电金属层的基底薄膜，进行选择性蚀刻而形成有布线图，再将该基底薄膜与含有还原性物质的还原性水溶液进行接触制造而成，其特征在于，该印刷电路板的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。根据本发明，利用含有还原性物质的溶液，可将来源于蚀刻液的金属去除，因此可以缩短制造过程中的水洗工序，并且，可以防止由残留金属引起的迁移的发生，从而能够高效地制造可靠性高的印刷电路板。

Description

印刷电路板、其制造方法及半导体装置
技术领域
本发明涉及一种在绝缘薄膜的表面上直接形成布线图的印刷电路板，以及制造该印刷电路板的方法和安装有电子元器件的半导体装置。更具体地，本发明涉及由绝缘薄膜和不借助粘合剂层形成在该绝缘薄膜表面上的金属层构成的两层结构基板形成的印刷电路板及其制造方法，和在该印刷电路板上安装有电子元器件的半导体装置。
背景技术
一直以来，使用在聚酰亚胺薄膜等绝缘薄膜表面上，利用粘合剂层叠铜箔的覆铜层压板而制造电路板。
上述覆铜层压板是通过向表面有粘合剂层的绝缘薄膜上热压铜箔而获得。因此，在生产这种覆铜层压板时，必须单独使用铜箔。但是，铜箔越薄其强度越弱，可以单独使用的铜箔的下限厚度为12～35μm左右，在使用比此更薄的铜箔时，就需使用例如带有支撑体的铜箔等，其使用保管变得非常繁琐。另外，在使用通过粘合剂在绝缘薄膜的表面粘贴了上述薄铜箔的覆铜层压板形成布线图时，由于用于粘贴铜箔的粘合剂的热收缩，使得印刷电路板产生弯曲变形。特别是伴随着电子元器件的小型化和轻型化，印刷电路板也向薄型和轻型化发展，由绝缘薄膜、粘合剂以及铜箔构成的三层结构覆铜层压板逐渐无法适应这样的印刷电路板。
因此，代替上述三层结构的覆铜层压板，现在使用在绝缘薄膜的表面上直接层叠金属层的两层结构层压板。在聚酰亚胺薄膜等绝缘薄膜的表面，通过蒸镀法以及阴极溅镀法等淀积金属而生产这种两层结构的层压板。并且，可以在如上所述的淀积金属表面涂布感光胶，经过曝光、显影，利用由感光胶形成的掩模材料，通过蚀刻形成所需布线图。尤其，因金属铜层薄，两层结构的层压板适于生产布线图节距宽度不足30μm的非常精细的布线图。
在专利文献1(特开2003-188495号公报)中，公开了一种印刷电路板的制造方法的发明，是通过蚀刻，在金属镀层聚酰亚胺薄膜上形成图形的制造方法，该金属镀层聚酰亚胺薄膜包括：使用干式制膜法在聚酰亚胺树脂薄膜上形成的第1金属层(基底金属层)；和通过镀层法在第1金属层上形成的具有导电性的第2金属层(导电金属层)；其特征在于，在所述蚀刻之后，使用氧化剂对蚀刻表面进行清洗。另外，在该专利文献1的具体实施例5中记述了等离子蒸镀10nm厚的镍铬合金，然后用镀层法淀积厚度为8μm的铜的实施例。
当使用上述金属镀层聚酰亚胺薄膜形成布线图时，首先，将表面的第2金属层(由铜等导电性金属形成的层)蚀刻处理成所需图形，然后，需要蚀刻第1金属层(由镍、铬合金等形成)，在对该第1金属层进行蚀刻时，使用高锰酸钾、重铬酸钾等具有氧化性的蚀刻液。如上所述使用具有氧化性的蚀刻液对第1金属层进行蚀刻后，通过对印刷电路板进行水洗，则认为可以去除蚀刻液中含有的成分，并且，即使残留有蚀刻液中含有的成分，在以前的电路板中，不认为这些残留成分会影响到基板的特性。但是，随着布线图的节距宽度越来越窄，当向这种窄节距的布线图间施加电压时，已发现布线图间的绝缘电阻值容易发生变动。这种绝缘电阻值的变动是由于聚酰亚胺基板表面的金属残渣等造成的，但已知这种迁移等的绝缘电阻值的变动，依赖于绝缘薄膜表面中的金属等的含有量。
再有，对于上述印刷电路板，在形成由铜或铜合金构成的布线图的导电金属层和作为绝缘薄膜的聚酰亚胺薄膜之间，形有由铬、镍等金属构成的基底金属层，为了从这种由多种金属构成的复合金属层形成布线图，需要经过蚀刻液互不相同的多个蚀刻工序，从而溶解形成该复合金属层的金属。尤其是，为了蚀刻含有铬、镍等金属的基底金属层，需要使用高锰酸钾等含有氧化性无机化合物的蚀刻液，并且得知这种蚀刻液中含有的氧化性无机化合物(金属、盐、金属氧化物等)容易残留在形成的布线图或绝缘薄膜上。而且，这种残留在所形成的布线图或绝缘薄膜上的微量无机化合物，会污染在制造该印刷电路板的后续工序中使用的液剂，且直到最后还会残留在印刷电路板上。这种残留的、来源于蚀刻液的金属或无机化合物将成为布线图间产生迁移的起因，再有，为了不降低续该工序的后续工序中的处理液性能，也需要尽量去除这些金属。
但是，这些金属或无机化合物单单用水洗是不易去除的，并且，对于当今的布线图非常微节距化的印刷电路板，连续长时间的利用流水的水洗容易产生由水压引起的基板(布线)变形，另外，为了完全去除这种金属或无机化合物，需要长时间连续水洗，因此存在生产线变长，生产率下降的问题。
专利文1：特开2003-188495号公报。
发明内容
本发明的目的在于，解决使用极薄金属镀层绝缘薄膜的印刷电路板特有的问题，即：对于使用绝缘薄膜被极薄金属层覆盖的基底薄膜(极薄金属覆盖聚酰亚胺薄膜)而形成的印刷电路板，当长时间连续向其施加电压时，印刷电路板的绝缘电阻下降的问题。
即，本发明的目的在于，提供一种使用如聚酰亚胺薄膜的绝缘薄膜的至少一面上，通过溅镀法等形成极薄的金属层的基底薄膜(金属镀层聚酰亚胺薄膜)，制造绝缘电阻值不易发生变动的印刷电路板的方法。
另外，本发明的目的还在于提供一种如上所述形成的、绝缘电阻值不易发生变动的印刷电路板。
再有，本发明的目的还在于提供一种在如上所述的印刷电路板上安装有电子元器件的半导体装置。
本发明的印刷电路板的制造方法，其特征在于，对具有绝缘薄膜、形成在该绝缘薄膜的至少一面上的基底金属层以及形成在该基底金属层上的导电金属层的基底薄膜，通过包括主要用于溶解导电性金属的导电性金属蚀刻工序、以及主要用于溶解基底金属的基底金属蚀刻工序的多个蚀刻工序，选择性地进行蚀刻以形成布线图之后，将该形成有布线图的绝缘薄膜与含有还原性物质的还原性水溶液进行接触。
再有，本发明的印刷电路板的制造方法，优选将所述基底薄膜与溶解导电性金属的蚀刻液进行接触以形成布线图后，再与对形成基底金属层的金属进行溶解的第1处理液接触，接着，与选择性地溶解导电性金属的微蚀刻液进行接触之后，与具有和第1处理不同化学组份的、且与形成基底金属层的金属的相互作用比与导电性金属具有更高选择性的第2处理液进行接触，然后，与含有还原性物质的还原性水溶液进行接触。
另外，本发明的印刷电路板的制造方法，优选通过蚀刻法选择性地去除所述基底薄膜的金属层以形成布线图后，用可以溶解和/或钝化形成该基底金属层的金属的处理液进行处理，接着，与含有还原性物质的还原性水溶液进行接触。
另外，本发明的印刷电路板的制造方法，优选将所述基底薄膜用可溶解基底金属层中所含Ni的第1处理液进行处理后，用可溶解基底金属层中所含Cr、且能够去除绝缘薄膜的基底金属层的第2处理液进行处理，将残留在绝缘薄膜表层上的没有形成布线图的溅镀金属与绝缘薄膜的表层一同去除，接着，与含有还原性物质的还原性水溶液进行接触。
本发明的印刷电路板，具有布线图，所述布线图通过多个蚀刻工序，选择性地对形成在绝缘薄膜至少一面上的基底金属层和导电金属层进行蚀刻而形成，其特征在于，该印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
再有，本发明的印刷电路板，优选使所述布线图的截面上的导电金属层的下端宽度，比该截面上的基底金属层的上端宽度小，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
另外，本发明的印刷电路板，优选使构成所述布线图的基底金属层，在宽度方向上比构成该布线图的导电金属层突出，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
另外，本发明的印刷电路板，优选使所述绝缘薄膜中，未形成有布线图的部分的绝缘薄膜厚度、比形成有该布线图的绝缘薄膜的厚度薄1～100nm，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
尤其是，在本发明中，印刷电路板上的来源于蚀刻液的金属残余量优选在0.000002～0.03μg/cm2范围内。
并且，本发明的半导体装置，其特征在于，在如上述来源于蚀刻液的金属量非常少的印刷电路板上，安装有电子元器件。
对在绝缘薄膜的至少一面上具有基底金属层和导电金属层的基底薄膜进行选择性蚀刻时，需要通过多个蚀刻工序对导电金属层以及基底金属层进行蚀刻。在上述蚀刻工序中，主要用于蚀刻基底金属层的高锰酸钾等配有氧化性化合物的蚀刻液，仅仅通过蚀刻工序之后的清洗工序是不易被去除。因此，对于经过一般的水洗工序制造的印刷电路板，微量残留有来源于上述蚀刻液的锰等金属，通过一般的水洗工序无法使来源于蚀刻液的金属残余量低于0.05μg/cm2。
在本发明中，通过对在绝缘薄膜的至少一个面上以基底金属层和导电金属层的顺序进行层叠的基底薄膜，进行选择性蚀刻以形成由基底金属层和导电金属层构成的布线图之后，对蚀刻基底金属层时使用的蚀刻液中含有的锰等来源于蚀刻液的氧化性金属或金属化合物，使用含有还原性物质的水溶液进行处理。通过利用上述含有还原性物质的水溶液进行处理，来源于蚀刻液的金属或金属化合物变得非常容易水洗去除，可以使水洗后的印刷电路板表面上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2，优选在0.000002～0.03μg/cm2范围内。如上所述，在形成布线图之后，通过利用含有还原性物质的水溶液对表面进行清洗，可以明显降低来源于蚀刻液的金属残余量，也不污染在其后的工序中使用的药液，能够有效地防止本发明的印刷电路板的外观恶化以及品质下降。再有，还可以减小布线图间的绝缘电阻值的经时性变化，能够获得可靠性高的印刷电路板以及电路基板。
在本发明的印刷电路板的制造方法中，对经过多个蚀刻工序而形成有布线图的基板，使用含有还原性物质的水溶液进行清洗。通过使用上述含有还原性物质的水溶液进行清洗，可以非常有效地去除附着在基板表面上的来源于蚀刻液的金属。即，在制造本发明的印刷电路板时，使用在绝缘薄膜的至少一面上形成有基底金属层和形成在该基底金属层的表面的导电金属层的基底薄膜，通过使用不同的蚀刻液的多个蚀刻工序，选择性地蚀刻上述基底金属层和导电金属层而形成布线图，在选择性蚀刻绝缘薄膜表面的基底金属时，使用高锰酸钾以及高锰酸钠等含有氧化性金属化合物的蚀刻液。因此，在获得的印刷电路板的表面上，还是会残留有微量的来源于蚀刻液的金属，由于上述微量的来源于蚀刻液的残留金属，使得布线图之间容易产生迁移等，并且，这些残留金属还成为后续工序中使用的处理液等的污染原因。上述来源于蚀刻液的残留金属不易通过水洗去除。为了连续制造成长尺寸的带状，如上所述的印刷电路板的水洗工序中添加附加工序是有上限的，可是利用一般的印刷电路板的制造工序中的水洗，却又无法使印刷电路板表面上的来源于蚀刻液的金属残余量减少到本发明中规定的程度。
本发明是通过使用含有还原性物质的还原性水溶液，发现其可以有效地去除上述来源于蚀刻液的残留金属，从而实现本发明的，使用在绝缘薄膜的至少一个面上介于镍、铬等基底金属层而具有铜或铜合金等导电金属层的基底薄膜，经过多个蚀刻工序，使用不同种类的多种蚀刻液，选择性地蚀刻基底金属层和导电金属层以形成布线图之后，用含有还原性有机酸等还原性物质的还原性水溶液对该薄膜表面进行处理，来去除残留的来源于蚀刻液的金属。
因此，在利用本发明的方法制造的印刷电路板的表面上，来源于蚀刻液的金属残余量明显减少，也不发生由残留金属引起的迁移等，并且，后续工序中使用的处理液也不会因为残留金属而被污染。
如上所述，由于从本发明的印刷电路板的表面有效地去除了来源于蚀刻液的残留金属，因此，即使长时间使用本发明的印刷电路板，布线图间的绝缘电阻值也不易变动。并且，也不易发生由残留金属引起的布线图的变质。
另外，如上所述，由于印刷电路板上形成的布线图间的电性电阻值经时性稳定，因此本发明的半导体装置可以长时间稳定地使用。
附图说明
图1为制造本发明的印刷电路板的工序流程图；
图2为制造本发明的印刷电路板的各工序中的布线图等的截面示意图；
图3为利用本发明的方法形成的布线图的截面模式图。
附图标记
11    绝缘薄膜
12    基底金属层
16    镀层
17    截面为台形的基底材料根部
20    导电金属层
22    掩模材料
具体实施方式
下面，按照制造方法对本发明的印刷电路板及其制造方法进行详细的说明。
图1为制造本发明的印刷电路板时的工序示意图。另外，图2为各工序中表示布线图等的截面形状的截面图，图3为利用本发明的方法制造的印刷电路板的布线图的截面形状的截面模式图。在该图2、图3中，同一部件标有相同的序号，序号11为绝缘薄膜、序号12为基底金属层、序号16为镀层、序号20为导电金属层、序号22为掩模材料。
在制造本发明的印刷电路板时，使用在绝缘薄膜的至少一个面上具有基底金属层和形成于该基底金属层表面上的导电金属层的基底薄膜。
形成该基底薄膜的绝缘薄膜可以列举的有：聚酰亚胺薄膜、聚酰亚胺-酰胺薄膜、聚酯、聚苯硫醚、聚醚亚胺、氟树脂以及液晶聚合物等。即，这些绝缘薄膜具有不会由于形成基底金属层等时的加热而产生变形程度的耐热性。还具有不被蚀刻时使用的蚀刻液或者清洗时使用的碱溶液侵蚀程度的耐酸、耐碱性，作为具有上述特性的绝缘薄膜，优选聚酰亚胺薄膜。
上述绝缘薄膜，通常平均厚度为7～150μm，优选平均厚度为7～50μm，更优选的平均厚度为15～40μm。本发明的印刷电路板，由于是适用于制造薄型基板，因此优选使用更薄的聚酰亚胺薄膜。并且，为了提高后叙基底金属层的粘合性，也可对上述绝缘薄膜的表面，进行使用肼、KOH溶液等的粗化处理以及等离子处理等。
在上述绝缘薄膜的表面形成有基底金属层。该基底金属层形成在绝缘薄膜的至少一个面上，因此，在本发明中，作为基底薄膜可以使用下述任意一种基底薄膜，即，在绝缘薄膜的一个面上层叠有基底金属层和导电金属层的薄膜(单面覆层基底薄膜)，或者，在绝缘薄膜的双面层叠了所述基底金属层和导电金属层而构成的薄膜(双面覆层基底薄膜)。
在该基底薄膜上，通过设置基底金属层以提高形成在该基底金属层表面上的导电金属层相对于绝缘薄膜的粘合性。
在本发明中，形成基底金属层的金属可以列举的有：铜、镍、铬、钼、钨、硅、钯、钛、钒、铁、钴、锰、铝、锌、锡以及钽等。这些金属可以单独或者组合使用。尤其在本发明中，基底金属层优选由镍、铬或者含有这些金属的合金形成。所述基底金属层优选在绝缘薄膜的表面使用蒸镀法以及阴极溅镀法等干式制膜法而获得。所述基底金属层的厚度，通常在1～100nm，优选在2～50nm范围内。该基底金属层是为了在该层上稳定地形成导电金属层，其优选为，使用可使基底金属的一部分物理性切入绝缘薄膜表面程度的运动能量，与绝缘薄膜碰撞而形成。因此，在本发明中，该基底金属层尤其优选为如上所述的基底金属的阴极溅镀层。
在上述基底金属层的表面形成有导电金属层。该导电金属层通常由铜或铜合金构成。上述导电金属层可以利用镀层法，通过在基底金属层的表面淀积铜或铜合金而形成。这里，用于形成导电金属层的镀层法有：电解镀层法、非电解镀层法等湿式法，阴极溅镀法、蒸镀法等干式法，导电金属层可以使用任意一种方法形成。并且，也可以将干式法和湿式法组合以形成导电金属层。
尤其在本发明中，优选利用电解镀层法或非电解镀层法等湿式镀层法形成导电金属层。如上所述形成的导电金属层的平均厚度通常在0.5～40μm，优选在1～18μm，更优选在2～12μm范围内。其中，形成导电金属层时，在组合上述湿式法和干式法的情况中，通常是在基底金属层的表面例如通过阴极溅镀法等，形成阴极溅镀导电金属层后，再在该阴极溅镀导电金属层的表面形成湿式法导电金属层。此时的阴极溅镀导电金属层的平均厚度通常在0.5～17.5μm，优选在1.5～11.5μm范围内，并使所述阴极溅镀导电金属层和湿式法导电金属层的总平均厚度处于上述范围内。其中，如上所述形成的导电金属层，即使其导电性金属的淀积方法不同，其也成为不可分离的一体，在形成布线图时发挥同等的作用。
如上所述形成的基底金属层和导电金属层的总平均厚度通常在0.5～40μm，优选在1～18μm，更优选在2～12μm范围内。另外，上述基底金属层和导电金属层的平均厚度比例，通常在1∶40000～1∶10，优选在1∶50000～1∶100范围内。
在制造本发明的印刷电路板时，使用上述基底金属层和导电金属层形成在绝缘薄膜的至少一个面上的基底薄膜，通过利用多个蚀刻工序对基底金属层和导电金属层进行选择性蚀刻以形成布线图。
可以通过在基底薄膜的导电金属层上形成感光性树脂层，对该感光性树脂曝光、显影所需图形以形成由感光性树脂构成的图形，再将该形成的图形作为掩模材料，通过蚀刻形成布线图。
上述蚀刻工序包括：主要蚀刻导电金属层的导电性金属蚀刻工序，和主要蚀刻基底金属层的基底金属蚀刻工序。
导电性金属蚀刻工序是蚀刻形成导电金属层的铜或铜合金的工序，在此使用的蚀刻剂是针对导电性金属铜或铜合金的蚀刻剂(即，铜蚀刻剂)。
作为上述导电性金属蚀刻剂，比如有：主要成分为氯化铁的蚀刻液、主要成分为氯化铜的蚀刻液以及硫酸+过氧化氢等蚀刻液，这些针对导电性金属的蚀刻剂，能够以出色的选择性蚀刻导电金属层以形成布线图，同时，该蚀刻液对于导电金属层和绝缘薄膜之间的基底金属层也具有相当强的蚀刻能力。
在上述导电性金属蚀刻工序中，处理温度通常为30～55℃，处理时间通常为5～120秒。如上所述使用导电性金属蚀刻剂，通过蚀刻形成如图2(a)所示截面构造的、主要使导电性金属层20被蚀刻的布线图。
如上所述通过进行导电性金属蚀刻，主要使基底薄膜表面的导电金属层20被蚀刻，以形成和使用的掩模材料相似形状的布线图。另外，位于该导电金属层20下侧的基底金属层12也被相当程度地蚀刻，但基底金属层12在该导电性金属蚀刻工序中不能被完全去除。
如上所述，使用由感光性树脂的固化物构成的掩模材料22，主要选择性地蚀刻导电性金属之后，由感光性树脂的固化物构成的掩模材料22可以通过使用氢氧化钠、氢氧化钾等含有碱的水溶液，具体地，使用如含有NaOH+Na2CO3等的水溶液等清洗液进行处理从而去除。如上所述去除了掩模材料的布线图的截面形状如图2(b)所示。
在本发明中，在如上所述沿着掩模材料图形主要去除了导电金属层之后，将通过主要用于选择性地蚀刻基底金属层的基底金属蚀刻工序，溶解去除以形成布线图，但在该基底金属蚀刻工序之前也可以设置酸洗工序(微蚀刻工序)。即，如上所述通过导电性金属蚀刻工序，主要对导电金属层进行选择性蚀刻之后，在该导电性金属蚀刻工序中作为掩模材料使用的由感光性树脂构成的图形，在经过导电性金属蚀刻工序之后，例如其可以通过碱清洗等去除，但经过这种和碱性清洗液的接触，在导电金属层的表面或者基底金属层的表面将会形成氧化膜。另外，由于和感光性树脂的固化物构成的掩模材料接触的导电金属层(铜)表面(布线图的顶面)，因没有与蚀刻材料接触的过程，从而和布线图的法面(垂直面)等相比较，其活性有所不同。因此，在导电性金属蚀刻工序之后，通过进行酸洗(微蚀刻)，使布线图表面(整个面)均匀化，可以在后续工序中进行高精度的蚀刻。
但是，在上述酸洗工序中，如果与蚀刻液接触的时间过长，则形成布线图的铜或铜合金的溶出量变多，从而使布线图本身变得窄细，因此，在该阶段进行酸洗时，该酸洗工序中的蚀刻液和布线图的接触时间通常为2～60秒左右。上述经过最初的酸洗工序的布线图的截面形状如图2(c)所示。
如上所述，经过导电性金属蚀刻工序或者再根据需要经过上述酸洗工序之后(进行了最初的微蚀刻之后)，通过基底金属蚀刻工序，主要溶解去除基底金属层，同时钝化残余的基底金属。
如上所述，基底金属层由铜、镍、铬、钼、钛、钒、铁、钴、铝、锌、锡以及钽等金属或者含有这些金属的合金形成，该基底金属层，使用对应其形成金属的蚀刻液，选择性地溶解上述形成基底金属层的金属，而且，钝化处理微量残余在绝缘薄膜上的基底金属层形成金属。
例如，当作为上述基底金属蚀刻工序的对象的基底金属层是使用镍和铬形成的场合，针对镍，例如可以使用硫酸/盐酸混合溶液等第1处理液(可以溶解镍的第1处理液)进行溶解去除，另外，针对铬，例如可以使用高锰酸钾+KOH水溶液等第2处理液(可以溶解铬的第2处理液)进行溶解去除。
在本发明中，可以溶解镍的第1处理液的示例，可以列举的有浓度分别为5～15重量％左右的硫酸/盐酸混合溶液，以及过硫酸钾和硫酸的混合溶液。
通过使用该第1处理液进行处理，主要溶解去除形成基底金属层的金属中的镍等金属。在使用该第1处理液进行的处理中，处理温度通常为30～55℃，处理时间通常为5～40秒。
通过上述处理，如图2(d)所示，可以溶解去除突起状残留在布线图的侧面的基底金属和/或残留在布线之间的基底金属。其结果是，使构成相邻的布线图形的基底金属层之间的间隔接近于预定的值(设定值)。即，根据要形成的布线节距的设计宽度，其形成布线图的基底金属层之间的间隔有所不同，但例如布线节距为30μm(设计线宽：15μm、间距宽：15μm)时，用电子显微镜照片(SEM照片)实际测量该基底金属间的最短间隔时，大多在5～18μm范围内。该实测最短间隔是设计值的33％～120％，接着通过设定更合适的条件，可以使该基底金属间的最短间隔控制在10～16μm范围内，即，相对于设计值，在66.7％～106.7％范围内。另外，例如，当布线节距为100μm(设计线宽：50μm、间距宽：50μm)时，则可以使实际测量的布线图形线宽控制在设计值的10％～120％的宽度。
在上述使用第1处理液的处理中，所谓溶解去除突起状残余的基底金属是指，如图2(e)所示，溶解成，由布线图的基底金属层形成的、从布线图连接线上向宽度方向突出的突出部分的，从布线图连接线到端部的距离(SA)为0～6μm(设计间距宽的0～40％)，优选为0～5μm，更优选为0～3μm，最优选为0～2μm。因此，在本发明中，从布线图连接线到端部的距离在该范围之内的部分，将被视为形成布线图连接线部分，而不称之为突起。
其中，在本发明中形成的布线图上，为了在后续工序中防止氧化、形成IC芯片等结合时的合金层等，而在其表面形成有镀层，但在形成有上述镀层的场合，优选确保相邻的布线图的离镀层表面的最窄部分的间隔(布线图的最短间隔)至少为5μm。
如上所述，在使用第1处理液进行处理之后，使用第2处理液进行处理，但在该使用第2处理液的处理之前，可以附加微蚀刻(microetching)工序。
在本发明中，当进行微蚀刻时，作为可以使用的微蚀刻液，例如可以使用HCl或H2SO4等蚀刻导电性金属铜时使用的蚀刻液，还可以使用过硫酸钾(K2S2O8)、过硫酸钠(Na2S2O8)、硫酸+H2O2等。尤其在本发明中，作为该微蚀刻液优选使用过硫酸钾(K2S2O8)、过硫酸钠(Na2S2O8)、硫酸+H2O2。
如上所述，通过微蚀刻，如图2(f)所示，形成布线图的导电性金属铜等被选择性地蚀刻，但基底金属的镍、铬并没有被同等程度地蚀刻。在该微蚀刻工序中，主要蚀刻形成布线图的导电金属层(铜层)20，从而使其从布线图的周围边缘部朝向中心方向稍微后退，而相对于此，形成布线图的基底金属层12则相比较不易被蚀刻。因此，经过该微蚀刻工序而形成的布线图，在由导电金属层20形成的布线图的导电金属层下端部，和由基底金属层12形成的布线图的基底金属层上端部之间，形成有明显的段差。即，通过该微蚀刻工序，布线图的由导电性金属(铜)形成的部分，由于微蚀刻而朝向布线图的截面中心部分后退，但布线图的基底金属层，则由于不易被该微蚀刻溶解，从而维持由基底金属层形成的布线图的形状。因此，经过该微蚀刻工序而形成的布线图形状为，在导电金属层构成的布线图周围形成有由基底金属层构成的突出部。
如上所述，在使用第1处理液和第2处理液的基底金属层蚀刻工序的中途，通过设置如上所述微蚀刻工序，如图2(g)所示，使形成的基底金属层的上端部的宽度W1和导电金属层20的下端部的宽度W2明显不同，W1-W2的差W3(2×(W3/2))通常在0.05～2.0μm，优选在0.2～1.0μm范围内。
因此，在使用第1处理的处理工序和使用与其不同组分的第2处理液处理基底金属层的中途，通过进行如上所述微蚀刻工序可以获得如下形态的布线图，即，形成的布线图上，在由铜等构成的导电金属层20形成的布线图的周围，形成有W3×1/2宽的由基底金属层12构成的带状突出部。
其中，该微蚀刻工序为可选工序，如果不进行该微蚀刻，通常在布线图上不会形成如图2(h)所示的由基底金属层12构成的带状突出部。该突出部可以通过使用第2处理液进行处理而抑制迁移的发生。
如上所述，根据需要进行微蚀刻之后，使用第2处理液进行处理。
这里使用的第2处理液是可以溶解基底金属层中含有的铬，当铬有残留时，则可以钝化该残留铬的处理液。
即，如上所述通过使用第1处理液进行处理(还可以根据需要进行微蚀刻)，形成基底金属层12的镍几乎被溶解去除，但形成基底金属层12的金属铬依然残留在绝缘薄膜11上。这些铬如果残留在布线图间，则布线图间的绝缘电阻值不稳定，因此，使用含有可以溶解去除该绝缘薄膜11上的基底金属层12中含有的铬，或者，即使在铬有残留时，也可以钝化残留铬的成分的第2处理液。
这里使用的第2处理液是可以溶解去除基底金属层中含有的铬，并且即使在绝缘薄膜表面上有残留的铬时，也可以钝化该残留铬的处理液。此类第2处理液，可以列举的有：高锰酸钾·KOH水溶液、以及高锰酸钠+NaOH水溶液。在本发明中，作为第2处理液使用高锰酸钾+KOH水溶液时，高锰酸钾的浓度通常为10～60克/升，优选为25～55克/升，KOH的浓度优选为10～30克/升。在本发明中，使用如上所述的第2处理液进行处理时，处理温度通常为40～70℃，处理时间通常为10～60秒。
如上所述通过使用第2处理液进行处理，如图(i)所示，形成基底金属层12的大部分铬被溶解去除。并且，即使在绝缘薄膜11上微量残留有铬，也可以将该铬进行钝化。即，通过使用该第2处理液进行处理，可以溶解大部分的、在绝缘薄膜11表面上作为基底金属层12残余的铬，并对残留在绝缘薄膜表面上的大约几十厚度的铬进行氧化、钝化。
再有，通过适当地使用该第2处理液，可以如图2(j)所示，利用该第2处理液对绝缘薄膜11的表面进行化学研磨。因此，通过适当地使用该第2处理液，可以去除基底金属层12，同时，该第2处理液可以从绝缘薄膜11的表面，以通常1～100nm，优选5～50nm的深度切除(溶解去除)绝缘薄膜11。如上所述通过使用第2处理液，可以将残留在绝缘薄膜11表面上的铬与绝缘薄膜的表层一起去除。因此，适当地使用该第2处理液时，没有形成布线图的部分的绝缘薄膜11的厚度比形成有布线图的绝缘薄膜的厚度通常薄1～100nm，优选薄2～50nm。其中，布线图部分的基底金属层12和绝缘薄膜11，从第2处理液中被导电金属层20所保护。
如上所述获得的印刷电路板的布线图，如图2(j)所示，当不进行微蚀刻时，由导电金属层20构成的布线图(导电金属层)的下端部的宽度和基底金属层12的上端部，在截面上，以同一宽度或几乎相同的宽度形成，但是没有形成布线图的部分的绝缘薄膜11(聚酰亚胺薄膜)的表面，以通常1～100nm，优选2～50nm范围的深度被切除，而形成有布线图的部分则形成有，具有高度为1～100nm，优选2～50nm的、截面为台形的基底材料基部17。
其中，在如上所述使用第2处理液进行处理之后，在布线图之间的绝缘薄膜上一般不会发现单独的镍，但有时会残留有微量的铬，但是这些铬已被钝化，不会由于上述钝化了的铬而影响布线图间的绝缘性。
如上所述，通过多个蚀刻工序使用各种蚀刻剂形成布线图之后，该印刷电路板被水洗，但在印刷电路板的表面上残留有来源于形成布线图时使用的蚀刻液的金属。
尤其是，作为蚀刻处理基底金属层时使用的蚀刻液，高锰酸钾等含有氧化性无机化合物的蚀刻的有效性较高，但当使用这种含有氧化性无机化合物的蚀刻液时，则在印刷电路板表面上残留来源于上述蚀刻液的金属。即，在蚀刻工序结束之后，对印刷电路板将实施水洗工序，但在上述蚀刻工序之后的仅仅一般水洗工序中，来源于蚀刻液的金属无法完全被去除，而是残留在印刷电路板的表面，成为后续工序中使用的处理液等的污染原因，同时，由于这些残留金属变得容易发生迁移等，也成为降低印刷电路板的可靠性的主要原因。这里，来源于蚀刻液的金属是形成最后的蚀刻处理中使用的氧化性无机化合物的金属，具体地有锰等，这些金属有时也会形成氧化物等的金属化合物。
在本发明中，如上所述形成布线图之后，将形成有该布线图的绝缘薄膜与含有还原性物质的还原性水溶液进行接触。
这里使用的还原性物质可以列举的是，具有还原性的有机酸，上述具有还原性的有机酸，可以列举的有：草酸、柠檬酸、抗坏血酸以及有机羧酸等。这些具有还原性的有机酸可以单独或组合使用。并且，这些有机酸也可以形成盐。
上述具有还原性的有机酸对形成的布线图没有影响，并且以可以去除残留的来源于蚀刻液的金属的浓度溶解在水中使用，通常以2～10重量％、优选以3～5重量％的浓度溶解于水中使用。
对于上述含有具有还原性有机酸的还原性水溶液和布线图的接触方法没有特别的限制，但优选采用还原性处理液均匀地接触布线图的方法，例如将形成有布线图的绝缘薄膜浸泡在上述处理液的方法、向形成有布线图的绝缘薄膜喷雾上述处理液的方法等，可以采用各种方法，并且，也可以将这些方法组合。
上述还原性处理液，其温度调节为通常在25～60℃，优选在30～50℃范围内，和调节到上述温度的还原性处理液的接触时间通常为2～150秒，优选为10～60秒。如上所述通过与还原性处理液接触，可以有效地去除残留在布线图以及绝缘薄膜表面的来源于蚀刻液的金属。
如上所述，与还原性处理液接触处理之后的布线基板(绝缘薄膜和在其表面上形成的布线图)可以直接进入下一个工序进行处理，但优选经过水洗之后再进入下一个工序进行处理。
该水洗工序，由于如上所述通过和还原性处理液的接触去除了大部分残留在表面的来源于蚀刻液的金属，因此，该水洗所需的时间可以比通常的水洗工序所需时间缩短。在本发明中，用还原性处理液处理之后的水洗通常为2～60秒，优选为15～40秒，与不进行利用含有还原性物质的水溶液的处理时相比，可以使水洗时间缩短至1/2～1/30左右。
如上所述在本发明中，使用不同组成的蚀刻液以多个工序进行蚀刻处理之后，利用含有还原性物质的水溶液进行处理，接着，最好再经过水洗，使上述印刷电路板表面上的来源于蚀刻液的金属的残余量小于等于0.05μg/cm2、优选在0.000002～0.03μg/cm2范围内。即，为主要蚀刻基底金属层而使用的氧化性无机化合物，其一部分具有残留在基板表面的倾向，这种氧化性无机化合物，单独地只用水洗是无法完全被去除。
其中，在本发明中，印刷电路板表面上的来源于蚀刻液的金属的残余量，是通过下述方法求出：1)从长尺寸的电子部品安装用薄膜载带上剪下形有一个布线图的一段(例如从宽度为35mm的带上切断形有一个布线图的10孔份的47.5mm长度部分)，作为试样；2)将该试样放入溶解液的纯水(100cc)中，在100℃下煮沸5小时，以将试样中含有的锰提取到热水中；3)使用ICP-MS(电感耦合等离子体质谱分析装置；ICP-MS)，对溶解到热水中的锰量进行分析测定，以求出提取出的锰量，再将获得的总锰量，除以切出试样的总面积(双面的合计面积)，从而求出。
如本发明中，可以通过和含有还原性物质的水溶液接触之后，进行水洗，使印刷电路板表面的来源于蚀刻液的金属残余量小于等于0.05μg/cm2，进一步可以通过适当调整与含有还原性物质的溶液的接触以及水洗的条件，使其在0.000002～0.03μg/cm2范围内。上述来源于蚀刻液的金属残余量是利用普通的水洗在短时间内无法达到的范围内的量。
如上述形成在印刷电路板上的布线图，以使其端子部分露出的程度用树脂保护层覆盖，但在形成树脂保护层之前，也可以以覆盖形成的布线图的至少基底金属层的程度进行掩模镀层处理。即，形成布线图之后，用含有还原性物质的水溶液进行处理，以去除残留在形成的布线图以及露出的绝缘薄膜上的来源于蚀刻液的金属，接着，进行水洗之后，在形成树脂覆盖层之前，可以形成镀层以掩蔽布线图下端部的基底金属层的露出部分。
这里形成的掩模镀层至少覆盖布线图下端部的基底金属层，也可以在布线图的整体上形成掩模镀层。如上所述形成的掩模镀层可以是镀锡层、镀金层、镀镍金层、镀焊料层、镀无铅焊料层、镀钯层、镀镍层、镀锌层以及镀铬层等，这些镀层可以是单层，也可以是多个镀层层叠的复合镀层，在本发明中尤其优选是镀锡层、镀金层、镀镍层及镀镍金层。另外，也可以对形成的布线图上，以覆盖端子部分的程度形成树脂保护层之后，再在露出部分上形成该掩模镀层。
上述掩模镀层的厚度，可以根据镀层的类型适当选择，镀层厚度通常设定在0.005～5.0μm，优选在0.005～3.0μm的范围内。另外，也可以先整体掩模镀层，将端子部分露出并形成树脂保护膜之后，接着对从树脂保护膜露出的端子部分再次镀相同的金属。即使形成上述厚度的掩模镀层，也可以防止从形成布线图的基底金属层产生迁移。上述掩模镀层可以通过电解镀层法或者非电解镀层法等形成。
如上所述通过对布线图进行掩模镀层处理，布线图的绝缘基板一侧的进行了钝化的基底金属层表面以及侧壁部，被掩模镀层所覆盖，由于布线图间具有足够高的绝缘电阻，因此即使在不同类型的金属间产生电位差，也可以有效防止从基底金属层产生迁移。尤其是如上所述通过进行掩模镀层处理，连基底金属层的侧壁部也被掩模镀层所覆盖，使基底金属没有露出，因此，布线图间的绝缘可靠性高，并且，也不易发生由迁移等引起的经时性绝缘不良情况。其中，该掩模镀层，其主要目的是为了防止从基底金属层产生迁移，但并不局限于只如上所述覆盖基底金属层，例如其目的也可以是后续的端子部分镀层工序等中的防止发生孔蚀等。
如上所述根据需要进行掩模镀层处理之后，形成树脂保护层以覆盖除布线图的端子部分之外的布线图以及形有该布线图部分的绝缘薄膜。该树脂保护层例如可以利用网板印刷技术，通过将阻焊剂涂布到所需部分而形成，还可以预先将具有粘合剂的树脂薄膜赋形为所需形状，再通过粘贴该赋形后的树脂薄膜而形成。
如上所述形成阻焊层等树脂保护层之后，在从该树脂保护层露出的部分的布线图表面上形成镀层。即，对从上述阻焊层或树脂保护层露出的端子部分进行镀层处理。该镀层处理，使在上述印刷电路板上安装电子元器件时形成在电子元器件上的突起(Bump)电极等，和该印刷电路板的端子通电性连接，并且，用于在将安装有电子元器件的印刷电路板(半导体装置)组装到电子设备上时，确保印刷电路板和其他部件的通电性连接。
如上所述形成的镀层例如可以列举的有：镀锡层、镀金层、镀银层、镀镍金层、镀焊料层、镀无铅焊料层、镀钯层、镀镍层、镀锌层以及镀铬层等。该镀层可以是单层，也可以是多个镀层层叠的复合镀层。另外，上述金属镀层可以是上述金属构成的纯金属层，也可以具有扩散了其他金属的扩散层。形成扩散层时，在要使其扩散的金属(或者金属镀层)表面，形成由形成扩散层的金属构成的镀层，例如通过加热处理等，使下层的金属和上层的金属相互扩散，从而形成扩散层。
另外，上述镀层，通常在单一的印刷电路板上是由同一金属构成的镀层，但也没有必要使单一印刷电路板的该金属镀层一定由同一金属形成，也可以按照不同的端子，形成镀层的金属的种类有所不同。
上述镀层可以利用电解镀层法或者非电解镀层法等通用的镀层法形成。
上述镀层的平均厚度根据形成的镀层类型而有所不同，但通常在5～12μm范围内。其中，当布线图有多个镀层时，上述镀层的平均厚度为布线图上形成的镀层的总厚度。
如上所述形成的布线图的截面形状的示例如图3(1)～(4)所示。图3中，序号11为绝缘薄膜、序号12为基底金属层、序号20为导电金属层、序号16为镀层。
通过将如上所述形成的印刷电路板的端子和形成在电子元器件上的突起电极等电极进行通电性连接，安装IC芯片等电子元器件，再将该连接部分和电子元器件及其周围进行树脂密封，而制造半导体装置。
本发明的印刷电路板以及半导体装置，通过利用含有还原性物质的水溶液，对来源于多个蚀刻工序中使用的蚀刻液的金属进行处理，而将其去除，从而可以使形成的布线图以及布线图间的来源于蚀刻液的金属残余量达到非常微量的小于等于0.05μg/cm2、更优选0.000002～0.003μg/cm2，因此，不易产生由残留金属引起的迁移，另外，也不会发生由于残留金属而使后续工序中使用的镀液等被污染的情况，能够得到可靠性非常高的印刷电路板。
如上所述，本发明的印刷电路板以及半导体装置，其布线图以及绝缘薄膜上的来源于蚀刻液的金属的残余量明显较少，因此，本发明的印刷电路板以及半导体装置，明显地没有由于迁移等而使布线图间的电性电阻值产生变动。即，本发明的印刷电路板以及半导体装置，其来源于蚀刻液的金属的残余量明显较少，不易产生由于上述残留金属而引起的迁移等，无长时间连续施加电压后的绝缘电阻和施加电压前的绝缘电阻间的实质性变化，作为印刷电路板具有非常高的可靠性。
本发明的印刷电路板适用于具有布线图(或者导线)的宽度小于等于30μm，优选为宽度为25～5μm的布线图，另外具有布线节距距离小于等于50μm，优选为40～20μm的印刷电路板。
这些本发明的印刷电路板包括：印刷电路板(PWB)、FPC(FlexiblePrinted Circuit)、TAB(Tape Automated Bonding)带、COF(Chip OnFilm)、CSP(Chip Size Package)、BGA(Ball Grid Array)、μ-BGA(μ-Ball Grid Array)等。
另外，对于上述本发明的印刷电路板，是以聚酰亚胺薄膜作为绝缘薄膜，在该绝缘薄膜的表面形成布线图的印刷电路板为重点进行的说明，另本发明的半导体装置是在上述布线图上安装电子元器件，通过使用树脂对上述安装的电子元器件的周围进行密封而形成的，该半导体装置也具有非常高的可靠性。
(实施例)
下面，将对本发明的印刷电路板及其制造方法，具体举例进行说明，但本发明并不仅限于此。并且，以下记述的绝缘电阻值，全部是在恒温恒湿槽外的常温下的测定值。
实施例1
通过反溅镀对宽度为35mm、平均厚度为38μm的聚酰亚胺薄膜(宇部興產(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件下溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层使用。即，将38μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa条件下处理10分钟之后，脱气使装置内成为100℃×0.5Pa的压力，再进行铬镍合金的溅镀以形成基底金属层。
在经上述处理形成的基底金属层上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(导电金属层)。
在上述形成的电解铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl的浓度为12％的氯化铜蚀刻液，蚀刻电解铜层30秒制成布线图。
用NaOH+NaCO3溶液进行40℃×30秒的处理，去除布线图上的用感光性树脂形成的掩模材料。
然后使用K2S2O8+H2SO4溶液作为酸洗溶液进行30℃×10秒的处理，酸洗了电解铜层和基底金属层(Ni-Cr合金)。
然后，使用作为第1处理液的含有17克/升HCl和17克/升H2SO4的溶液，对薄膜载带进行50℃×30秒的处理，溶解由镍铬合金构成的基底金属层中的镍。
接着，用作为微蚀刻液的H2S2O8+H2SO4溶液，以使由布线图边缘朝向内侧的处理深度为0.3μm(铜导体的缩小)的程度，选择性地溶解铜导体。
接着，使用作为第2处理液的40克/升高锰酸钾+20克/升KOH溶液，进行65℃、30秒的处理，以溶解基底金属层中含有的铬。该第2处理液可以溶解去除基底金属层中的铬，且通过氧化而钝化残留的少量的铬。
接着，为了去除附着在绝缘薄膜上以及图形上的残留的锰，使用40克/升的溶解了草酸2水合物((COOH)2-2H2O)的草酸水溶液，对基板进行40℃、1分钟的清洗，溶解去除残留的锰。然后，使用23℃的纯水进行15秒的清洗。
上述使用草酸清洗40℃×1分钟后，附着残留在基板上的锰为0.0003μg/cm2。与此相比，不进行利用草酸水溶液清洗时(参考例1)为0.14μg/cm2，不进行草酸水溶液清洗的场合下，在基板上残留有相当数量的锰，这些锰可能在后续工序中也无法去除，以其残留的状态而形成印刷电路板，成为导致印刷电路板品质下降的原因。另外，这些残留的锰还污染后续工序中使用的药液，成为导致印刷电路板的外观以及品质下降的原因。
如上所述形成布线图后，对形成的布线图实施厚度为0.01μm的非电解镀锡处理。
接着，如上所述用镀锡层隐蔽了布线图后，形成阻焊层以露出连接端子以及外部连接端子。
另外，对从阻焊层露出的内部连接端子以及外部连接端子进行厚度为0.5μm的镀锡处理，加热形成规定的纯锡层(镀锡层总厚度：0.51μm，纯锡层厚度：0.25μm)。
如上所述形成的布线图的截面形状具有近似于图3(2)所示的形状。
在85℃、85％RH的条件下，对上述已形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。该接通试验是一种加速(老化)试验，是将直到发生短路的时间(例如绝缘电阻值到达不足1×108Ω的时间)设定为1000小时左右的试验，经过1000小时的时候，绝缘电阻低于1×108Ω的印刷电路板，不能作为普通基板使用。另外，经过1000小时后的绝缘电阻低于1×1014Ω的印刷电路板，在实际使用中可能会出现问题。
该实施例1中制造的印刷电路板，其绝缘可靠性试验之前的绝缘电阻为6×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为6×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
与此相比，没有进行草酸处理的试样(参考例1)的绝缘可靠性试验之后测定的绝缘电阻为1.0×1014Ω，通过使用草酸进行处理，提高了获得的印刷电路板的绝缘可靠性。
其结果表示在表1中。
实施例2
通过反溅射对平均厚度为38μm的聚酰亚胺薄膜(宇部興產(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件下溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层。即，将38μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下处理10分钟之后，使装置内的压力达到100℃×0.5Pa，再进行铬镍合金的溅镀以形成基底金属层。
在如上所述形成的基底金属层上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层)。
在上述形成的电解铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl、浓度为12％的氯化铜蚀刻液，蚀刻电解铜层30秒，制成和用感光性树脂形成的图形相似形状的布线图。
使用NaOH+NaCO3溶液进行40℃×30秒的处理，去除用感光性树脂形成在布线图上的掩模材料。
然后，使用K252O8+H2SO4溶液作为第1处理液进行30℃×10秒的处理，酸洗了铜层和基底金属层(Ni-Cr合金)。
然后，使用40克/升的高锰酸钾+20克/升的KOH溶液作为第2处理液，进行40℃×1分钟的处理，钝化Ni-Cr合金突出部，接着尽量溶解残留在线间的少量的铬，且氧化而钝化没有完全去除掉的铬。
接着，为了去除附着在电路板薄膜上以及图形上的残留的锰，使用40克/升的溶解了草酸2水合物((COOH)2-2H2O)的草酸水溶液，对基板进行40℃、1分钟的清洗，溶解去除残留的锰。然后，使用23℃的纯水进行15秒的清洗。
上述使用草酸清洗40℃×1分钟后，附着残留在基板上的锰为0.00056μg/cm2。与此相比，不进行利用草酸水溶液清洗时(参考例2)，锰的数量为0.11μg/cm2。
接着，进行厚度为0.5μm的镀锡处理，并加热形成规定的纯锡层。
如上所述形成的布线图的截面形状具有近似于图3(1)所示的形状。
在85℃、85％RH的条件下，对上述已形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。该印刷电路板的绝缘可靠性试验之前的绝缘电阻为5×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为5×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
与此相比，没有进行草酸处理的试样(参考例2)的绝缘可靠性试验之后测定的绝缘电阻为3.5×1014Ω，通过使用草酸进行处理，提高了获得的印刷电路板的绝缘可靠性。
结果表示在表1中。
实施例3
通过反溅射对平均厚度为38μm的聚酰亚胺薄膜(宇部興產(株)制，UPILEX-S)的一个表面进行粗化处理之后，在以下的条件下溅镀镍铬合金，形成平均厚度为40nm的铬镍合金层作为基底金属层。即，将38μm厚的聚酰亚胺薄膜在100℃、3×10-5Pa下处理10分钟之后，将装置内调节为100℃×0.5Pa，再进行铬镍合金的溅镀以形成基底金属层。
在如上所述形成的基底金属层上，通过电镀法淀积铜，形成厚度为8μm的电解铜层(电镀铜层)。
在上述形成的电解铜层的表面涂布感光性树脂，经过曝光、显影，形成布线节距为30μm(线宽：15μm、间距宽：15μm)的梳状电极的图形，将该图形作为掩模材料，使用含有100克/升HCl、浓度为12％的氯化二铜蚀刻液，蚀刻电解铜层30秒，制成和用感光性树脂形成的图形相似形状的布线图。
使用NaOH+Na2CO3溶液进行40℃×30秒的处理，去除用感光性树脂形成在布线图上的掩模材料。
然后，使用K2S2O8+H2SO4溶液作为酸洗液进行30℃×10秒的处理，酸洗了铜层和基底金属层(Ni-Cr合金)。
然后，使用作为可以溶解镍的第1处理液的15％HCl+15％H2SO4的溶液，进行50℃×30秒的处理，溶解Ni-Cr合金突出部26中的镍，且使布线图间的绝缘薄膜的聚酰亚胺露出。
接着，作为溶解铬并可溶解聚酰亚胺的第2处理液，使用40克/升的高锰酸钾+20克/升的KOH溶液进行处理，以将布线图间的金属与其下面50nm的聚酰亚胺薄膜一起溶解去除。
然后，为了去除附着在电路板薄膜上以及图形上的残留的锰，使用40克/升的溶解了草酸2水合物((COOH)2-2H2O)的草酸水溶液，对基板进行40℃、1分钟的清洗，溶解去除残留的锰。然后，使用23℃的纯水进行15秒的清洗。
上述使用草酸清洗40℃×1分钟后，附着残留在基板上的锰为0.00028μg/cm2。与此相比，不进行利用草酸水溶液清洗时(参考例3)，锰的残余量为0.056μg/cm2。
接着，形成阻焊层以露出连接端子以及外部连接端子，并对露出的内部连接端子以及外部连接端子进行厚度为0.5μm的镀锡处理，且加热以形成规定的纯锡层。
如上所述形成的布线图的截面形状具有近似于图3(3)所示的形状。
在85℃、85％RH的条件下，对上述已形成梳状电极的印刷电路板施加40V电压而进行1000小时的接通试验(HHBT)。获得的印刷电路板的绝缘可靠性试验之前的绝缘电阻为7×1014Ω，在绝缘可靠性试验之后测定的绝缘电阻为8×1014Ω，两者之间没有伴随施加电压而导致绝缘电阻的实质性差异。
与此相比，没有进行草酸处理的试样(参考例3)的绝缘可靠性试验之后测定的绝缘电阻为4.6×1014Ω，通过使用草酸进行处理，提高了获得的印刷电路板的绝缘可靠性。
结果表示在表1中。
                                                                         表1
  聚酰亚胺   基底金属层   镀铜层                           蚀刻液   还原性水溶液处理   镀锡层   HHBT
镍·铬 金属 厚度   Cu蚀刻 第1处理液   微蚀刻   第2处理液   草酸浓度处理条件   锰残余量μg/cm   金属厚度   经过1000Hr后的绝缘电阻值
实施例1 38μm 40nm 电解铜 8μm   氯化铜   15％HCl+15％H2SO4   K2S2O8+H2SO4   KMnO4+KOH   40g/L40℃×1分钟 0.0003   0.5μm 6×1014Ω
参考例1 38μm 40nm 电解铜 8μm   氯化铜   15％HCl+15％H2SO4   K2S2O8+H2SO4   KMnO4+KOH 无 0.14   0.5μm 1.0×1014Ω
实施例2 38μm 40nm 电解铜 8μm   氯化铜   K2S2O8+H2SO4 无   KMnO4+KOH   40g/L40℃×1分钟   0.00056   0.5μm 5×1014Ω
参考例2 38μm 40nm 电解铜 8μm   氯化铜   K2S2O8+H2SO4 无   KMnO4+KOH 无 0.11   0.5μm 3.5×1014Ω
实施例3 38μm 40nm 电解铜 8μm   氯化铜   15％HCl+15％H2SO4 无   KMnO4+KOH   40g/L40℃×1分钟 0.00028   0.5μm 8×1014Ω
参考例3 38μm 40nm 电解铜 8μm   氯化铜   15％HCl+15％H2SO4 无   KMnO4+KOH 无 0.056   0.5μm 4.6×1014Ω
如上所述，本发明的印刷电路板，使用含有还原性物质的水溶液处理并去除了来源于蚀刻液的金属，因此印刷电路板表面上的来源于蚀刻液的金属残余量明显减少，可以防止发生由上述残留金属引起的迁移等，能够得到可靠性非常高的印刷电路板以及半导体装置。另外，在制造印刷电路板时，由于已去除了来源于蚀刻液的金属，因此后续工序中的处理液以及装置，不会因为残留金属而被污染，可以高效地制造印刷电路板以及半导体装置。另外，利用含有还原性物质的处理液，可以有效地去除来源于蚀刻液的金属，因此能够缩短水洗工序，通过采用本发明的制造方法可以高效地制造印刷电路板。

Claims (24)

1、一种印刷电路板的制造方法，其特征在于，
对具有绝缘薄膜、和形成在该绝缘薄膜的至少一面上的基底金属层、以及形成在该基底金属层上的导电金属层的基底薄膜，通过包括主要用于溶解导电性金属的导电性金属蚀刻工序、以及主要用于溶解基底金属的基底金属蚀刻工序的多个蚀刻工序，进行选择性蚀刻以形成布线图之后，将形成有布线图的该绝缘薄膜与含有还原性物质的还原性水溶液进行接触。
2、如权利要求1所述的印刷电路板的制造方法，其特征在于，
将所述基底薄膜与用于溶解导电性金属的蚀刻液进行接触以形成布线图后，再与用于溶解形成基底金属层的金属的第1处理液接触，接着，与用于选择性地溶解导电性金属的微蚀刻液进行接触之后，与具有和第1处理液不同化学组份的、且与形成基底金属层的金属的相互作用比与导电性金属具有更高选择性的第2处理液进行接触，然后，与含有还原性物质的还原性水溶液进行接触。
3、如权利要求1所述的印刷电路板的制造方法，其特征在于，
通过蚀刻法选择性地去除所述基底薄膜的导电金属层以形成布线图后，用可以溶解和/或钝化形成基底金属层的金属的处理液进行处理，接着，与含有还原性物质的还原性水溶液进行接触。
4、如权利要求1所述的印刷电路板的制造方法，其特征在于，
用可以溶解基底金属层中含有的Ni的第1处理液，对所述基底薄膜进行处理后，用可溶解基底金属层中含有的Cr、且能够去除绝缘薄膜的基底金属层的第2处理液进行处理，将残留在未形成有布线图的该绝缘薄膜表层上的溅镀金属与绝缘薄膜的表层一同去除，接着，与含有还原性物质的还原性水溶液进行接触。
5、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
所述还原性水溶液中含有的还原性物质为具有还原性的有机酸或其盐。
6、如权利要求5所述的印刷电路板的制造方法，其特征在于，
所述具有还原性的有机酸为由抗坏血酸、草酸、柠檬酸以及有机羧酸构成的组中选择的至少一种有机酸。
7、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
在与所述还原性水溶液接触的、形成有布线图的电路板的表面上，附着有来源于氧化性无机化合物之高锰酸钾和/或高锰酸钠的金属或者金属化合物。
8、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
与所述还原性水溶液接触之后，用流水清洗2秒钟以上。
9、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
所述形成在印刷电路板上的来源于蚀刻液的金属残余量，小于等于0.05μg/cm2。
10、如权利要求8所述的印刷电路板的制造方法，其特征在于，
所述形成在印刷电路板上的来源于蚀刻液的金属残余量，在0.000002～0.03μg/cm2范围内。
11、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
所述基底金属层含有镍和/或铬。
12、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
所述导电金属层是由铜或铜合金形成。
13、如权利要求1至4中任意一项所述的印刷电路板的制造方法，其特征在于，
所述绝缘薄膜为聚酰亚胺薄膜。
14、一种印刷电路板，具有布线图，该布线图通过多个蚀刻工序，对在绝缘薄膜的至少一面上形成的基底金属层和导电金属层进行选择性蚀刻而形成，其特征在于，
该印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
15、如权利要求14所述的印刷电路板，其特征在于，
所述布线图的截面上的导电金属层的下端宽度，比该截面上的基底金属层的上端宽度小，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
16、如权利要求14所述的印刷电路板，其特征在于，
构成所述布线图的基底金属层，在宽度方向上突出于构成该布线图的导电金属层，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
17、如权利要求14所述的印刷电路板，其特征在于，
所述绝缘薄膜中，未形成有布线图的部分的绝缘薄膜厚度、比形成有该布线图的绝缘薄膜厚度薄1～100nm，并且，印刷电路板上的来源于蚀刻液的金属残余量小于等于0.05μg/cm2。
18、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述来源于蚀刻液的金属是，蚀刻液中含有的形成氧化性金属化合物的金属。
19、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述形成氧化性金属化合物的金属是锰。
20、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述来源于蚀刻液的金属残余量在0.000002～0.03μg/cm2范围内。
21、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述基底金属层含有镍和/或铬。
22、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述导电金属层是由铜或铜合金形成。
23、如权利要求14至17中任意一项所述的印刷电路板，其特征在于，
所述绝缘薄膜为聚酰亚胺薄膜。
24、一种半导体装置，其特征在于，
在上述权利要求14至23中任意一项所述的印刷电路板上，安装有电子元器件。
CNA2005800254933A 2004-07-29 2005-06-03 印刷电路板、其制造方法及半导体装置 Pending CN1994033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP222186/2004 2004-07-29
JP2004222186A JP4585807B2 (ja) 2003-12-05 2004-07-29 プリント配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN1994033A true CN1994033A (zh) 2007-07-04

Family

ID=35786053

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800254933A Pending CN1994033A (zh) 2004-07-29 2005-06-03 印刷电路板、其制造方法及半导体装置

Country Status (5)

Country Link
US (1) US20080236872A1 (zh)
KR (1) KR100874743B1 (zh)
CN (1) CN1994033A (zh)
TW (1) TWI395531B (zh)
WO (1) WO2006011299A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111499915A (zh) * 2019-12-30 2020-08-07 瑞声科技(新加坡)有限公司 一种lcp薄膜的表面处理方法
JP2022523016A (ja) * 2019-01-24 2022-04-21 アプライド マテリアルズ インコーポレイテッド 高度なパッケージング用途のための微細な再配線形成の方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
KR101482429B1 (ko) * 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150057032A (ko) * 2013-11-18 2015-05-28 삼성전기주식회사 터치 패널 및 그의 제조 방법
US9142416B1 (en) * 2014-05-13 2015-09-22 Lam Research Corporation Process to reduce nodule formation in electroless plating
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
JP6820736B2 (ja) * 2016-12-27 2021-01-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR102679250B1 (ko) * 2018-09-12 2024-06-28 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
USD926208S1 (en) 2019-07-12 2021-07-27 GE Precision Healthcare LLC Display screen with graphical user interface
CN113054068B (zh) * 2019-12-27 2022-04-05 山东浪潮华光光电子股份有限公司 一种砷化镓基发光二极管粗化后取管芯的方法
GB2593864B (en) * 2020-02-28 2023-01-04 X Fab France Sas Improved transfer printing for RF applications
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
US11978698B2 (en) * 2021-04-23 2024-05-07 Changxin Memory Technologies, Inc. Method for forming a semiconductor package structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978422A (en) * 1990-03-20 1990-12-18 Macdermid, Incorporated Method for improving insulation resistance of printed circuits
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
US6268323B1 (en) * 1997-05-05 2001-07-31 Arch Specialty Chemicals, Inc. Non-corrosive stripping and cleaning composition
JP2000294900A (ja) 1999-04-02 2000-10-20 Dainippon Printing Co Ltd 配線基板の加工方法
JP3667273B2 (ja) * 2001-11-02 2005-07-06 Ｎｅｃエレクトロニクス株式会社 洗浄方法および洗浄液
JP2003188495A (ja) * 2001-12-13 2003-07-04 Sumitomo Metal Mining Co Ltd プリント配線基板の製造方法
JP4309086B2 (ja) 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003282651A (ja) 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法
JP2004014888A (ja) * 2002-06-10 2004-01-15 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びその製造方法で得られたプリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022523016A (ja) * 2019-01-24 2022-04-21 アプライド マテリアルズ インコーポレイテッド 高度なパッケージング用途のための微細な再配線形成の方法
JP7423640B2 (ja) 2019-01-24 2024-01-29 アプライド マテリアルズ インコーポレイテッド 高度なパッケージング用途のための微細な再配線形成の方法
CN111499915A (zh) * 2019-12-30 2020-08-07 瑞声科技(新加坡)有限公司 一种lcp薄膜的表面处理方法

Also Published As

Publication number Publication date
KR100874743B1 (ko) 2008-12-19
TWI395531B (zh) 2013-05-01
US20080236872A1 (en) 2008-10-02
KR20070029812A (ko) 2007-03-14
WO2006011299A1 (ja) 2006-02-02
TW200607424A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1994033A (zh) 印刷电路板、其制造方法及半导体装置
CN1891018A (zh) 印刷电路板、其制造方法以及电路装置
CN1117512C (zh) 多层印刷电路板及其制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1176567C (zh) 制造多层布线板的方法
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
CN1245008A (zh) 印刷布线板及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1287469A (zh) 经表面加工的电沉积铜箔及其制造方法和用途
JP4705143B2 (ja) 印刷回路基板の製造方法
CN1281629A (zh) 多层印刷电路板的制造方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1538518A (zh) 导体衬底，半导体器件及其制造方法
CN1327489A (zh) 附有载体箔的电解铜箔及其制作方法和使用该电解铜箔的敷铜层压板
CN1899002A (zh) 印刷电路板、其制造方法以及电路装置
CN1628379A (zh) 半导体装置及其制造方法
JP5667927B2 (ja) マイグレーション抑制層形成用処理液、および、マイグレーション抑制層を有する積層体の製造方法
CN1701429A (zh) 布线板及其制造方法
JP2018157051A (ja) バンプ付き配線基板の製造方法
US20220395935A1 (en) Sn-bi-in-based low melting-point joining member, production method therefor, semiconductor electronic circuit, and mounting method therefor
CN1835212A (zh) 电子装置用基板及其制造方法以及电子装置及其制造方法
CN1784125A (zh) 刚性·挠性印刷线路板的制造方法
KR101600159B1 (ko) 태양 전지용 집전 시트의 배선 패턴 형성용 도전성 기재 및 태양 전지용 집전 시트의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication