CN1946270A - 印制线路板、多层印制线路板及其制造方法 - Google Patents

印制线路板、多层印制线路板及其制造方法 Download PDF

Info

Publication number
CN1946270A
CN1946270A CNA2006100849004A CN200610084900A CN1946270A CN 1946270 A CN1946270 A CN 1946270A CN A2006100849004 A CNA2006100849004 A CN A2006100849004A CN 200610084900 A CN200610084900 A CN 200610084900A CN 1946270 A CN1946270 A CN 1946270A
Authority
CN
China
Prior art keywords
hole
wiring board
printed wiring
coating
terminal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100849004A
Other languages
English (en)
Other versions
CN1946270B (zh
Inventor
平田英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
Original Assignee
Nippon CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp filed Critical Nippon CMK Corp
Publication of CN1946270A publication Critical patent/CN1946270A/zh
Application granted granted Critical
Publication of CN1946270B publication Critical patent/CN1946270B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种即使将选择性地在非贯通孔中填充镀层而形成的BVH作为层间连接方法，也可实现高密度布线化以及薄型化的印制线路板。它是通过盲孔来连接不同的布线图案形成层而构成的，其特征在于，该盲孔由在非贯通孔中填充镀层而形成，并且该镀层没有在包括该盲孔的连接盘的布线图案上形成。本发明还提供该印制线路板的制造方法，它至少包括以下工序：在绝缘层上依次层压金属箔和金属阻挡层；通过激光穿孔形成到达所希望的布线图案形成层的非贯通孔；清洁该非贯通孔内部；在该非贯通孔内填充镀层并在金属阻挡层上析出镀层；除去在金属阻挡层上析出的镀层及从该非贯通孔突出的镀层；剥离该金属阻挡层；蚀刻处理该金属箔形成布线图案。

Description

印制线路板、多层印制线路板及其制造方法
技术领域
本发明涉及配置有盲孔(ブラインドバイアホ一ル，blind via hole)的印制线路板、多层印制线路板及其制造方法，特别涉及实现高密度布线化以及薄型化的印制线路板、多层印制线路板及其制造方法。
背景技术
随着电气制品的高密度化·小型化的不断进展，半导体封装基板·模块基板·主插件基板均向多层化发展，作为连接不同的布线图案形成层之间的连接方法，从贯穿印制线路板里外的穿通孔的方式，变化成在同轴上积层形成多个连接所希望的布线图案形成层之间的内层导通孔(以下将其记为“IVH”，同时特别将使镀层析出进行层间连接的称为盲孔，记为“BVH”)的叠孔(stacked pier)的方式。
该叠孔化以及在所有层的同轴上层叠形成IVH的全叠层化可通过以往的减成法(减成法是在铜箔等金属上形成抗蚀图案，将从该抗蚀图案露出的金属进行蚀刻处理形成布线图案的方法)来实现。
但是，微细布线化不能用以往的减成法来解决。
原因如下：通过减成法形成回路时，如果是单面印制线路板的情况，由于只蚀刻预先层压的铜箔，因此可以形成微细布线回路，然而当为有2层以上布线图案形成层的印制线路板的情况时，当形成穿通孔或BVH等时，由于需要对绝缘基板整体实施非电解镀以及电解镀处理，因此蚀刻的导体成为“铜箔+镀层”，结果造成导体厚度加厚，再加上必然离差大的镀层，由此造成导体厚度随位置不同而变化等，所以是不利于形成微细布线的工艺方法。
以往的减成法中，布线图案宽度L/布线图案间距S(以下将其记为L/S)＝75μm/75μm是稳定形成的极限。
在这样的技术背景中，为了解决微细布线化采用了半加成法。
半加成法是形成与所要得到的布线图案为相反图案的抗镀膜，在没有形成该抗镀膜的部分使镀层析出形成布线图案的工艺方法，由于即使没有形成抗镀膜的部分是窄间隙，但只要如果镀液流入就可以使铜析出，因此可形成至L/S＝25μm/25μm左右。
但是，半加成法中，即使可形成所有层IVH化，但是不能实现在所有层的同轴上层叠形成IVH的全叠层化。
其原因在于，通过半加成法形成双面芯基板时，作为层间连接方法，不是通过非贯通孔结构，而是通过穿通孔来进行连接，因此不能形成作为叠层化的条件的在非贯通孔中填充镀层的BVH。
即，多层化的情况时，由于该双面芯基板的里外形成加层(built-up)的形式，因此该加层中可以形成非贯通孔，从而可形成在该非贯通孔中填充镀层的BVH。因此，在加层中可形成叠孔，然而在双面芯基板中不能形成填充有镀层的BVH，所以不能实现全叠层化(不能在所有层的同轴上层叠形成BVH，由此不能进行充分的高密度布线化)。
另外，半加成法中还存在以下的缺点。
首先，由于半加成法是如下的工艺方法，即，先在绝缘层上形成非电解镀层，接着，通过进行将该非电解镀层作为供电层的电解镀处理，在形成布线图案的部分选择性地析出镀层，因此没有由绝缘层的粗化而引起的固定效果，难以将布线图案与该绝缘层紧贴(这与集成电路芯片安装后与密封树脂的紧贴相同)。
在用于得到这样的固定效果的大小不同的粗化面的形成中，不仅需要考虑树脂的交联密度及填料，或者由去钻污(desmear)引起的填料脱离系统(用于形成凹凸)等，为了设计出整体耐化学性下降的固化物，绝缘材料中可采用的主剂·固化系·填料等受到限定，无法是满足各种要求(绝缘特性、介质特性等电特性、吸湿特性或刚性·可挠性等)。
另外，在印制线路板的设计上，由于布线图案在基板面内形成时不均一，因此如加成法这样通过选择镀覆形成布线图案，则在布线图案的稀疏部分有电流密度集中镀层厚度加厚的倾向，另外，在紧密部分有镀层厚度变薄的倾向，因而有阻抗不能匹配的情况出现。
另一方面，提出了通过与以往不同的工艺方法，来实现微细布线化、全层IVH化、全叠层化的印制线路板(例如参考专利文献1、2、3)。
专利文献1、2中所公开的结构是通过导电性糊连接布线图案形成层间，可实现全层IVH、全叠层化的结构。
但是，由于层间连接为导电浆和由铜箔形成的布线图案的连接，因此为了降低导通电阻，提高连接可靠性，需要在铜箔上设置大些的金属凸起。因此，在导体的厚度公差方面，虽有利于微细布线化(由于可以只蚀刻事先积层的铜箔形成回路，因此有利于微细布线的形成)，但是由于该金属凸起的影响易发生铜残留，结果不能形成微细布线。
另外，由于使用导电浆作为层间连接方法，IVH的导通电阻由于铜镀层而变得非常大，不适用于需要小径IVH的高密度布线。还有，镀液与浆由于粘度的差异在孔填充性上存在大的差异，该导电浆的印刷不能实现充分的小径化。
专利文献3的结构虽然可实现微细布线化、全层IVH、全叠层化，但是由于将蚀刻厚铜箔形成的层间连接凸起作为IVH利用，因此与上述专利文献1、2同样，难以实现该IVH的小径化。
另外，由于基板面内不均一分布的层间连接用凸起(IVH)的疏密不同，密集部分压力分散难以得到需要的压力，即使同时在不使环氧等高分子材料炭化的温度下加热，通过这样的热压接，铜箔与层间连接凸起的接合中还是存在连接可靠性的问题。
另外，由于将蚀刻厚铜箔而形成的层间连接凸起作为IVH，因此与填充导电浆的IVH相比较，虽然可实现低电阻化，但是由于形成在层间连接凸起与布线图案之间，必须介有镍的结构，因此不仅不能实现充分的低电阻化，而且还由于垂直于结晶方向的的方向(面方向)的线膨胀系数或弹性率不同，在热冲击时的密着程度及不上铜箔与铜镀层的密着程度。
另一方面，本申请人已经申请了关于以下内容的专利申请，即，通过在该BVH形成部中选择形成在形成BVH时的镀层，从而通过只蚀刻铜箔就可以形成回路的印制线路板的制造方法(参考专利文献4)。以下通过图10来简单说明该制造方法。
图10显示了在图中未示的内层芯基板上形成加层布线层的示例，首先，如图10(a)所示，在形成于内层的导通孔底部连接盘(round)8b的形成层上依次层压绝缘层1和铜箔等金属箔2(例如层压附有树脂付的铜箔)，接着，通过照射激光，对到达导通孔底部连接盘8b的非贯通孔5进行穿孔(参考图10(b))。
接着，进行该非贯通孔5的去钻污处理之后，如图10(c)所示，通过置换型的非电解镀处理，在金属箔2的侧表面和从非贯通孔5露出的导通孔底部连接盘8b的表面形成金属阻挡层3(例如Ni-B或Ni-P等)。
再接着，在包括非贯通孔5的外层整面上形成图中未示的非电解镀层(例如非电解镀铜)之后，通过进行电解镀(例如使用塞孔用镀液的电解镀铜)处理，在非贯通孔5中填充镀层7的同时，使该镀层7在外层析出(参考图10(d))。
而后，如图10(e)所示，进行盲孔9及其连接盘部(以下将其称为“镀覆连接盘8a”)的图案形成之后，如图10(f)所示，将露出到外层的金属阻挡层3蚀刻除去，接着，通过在露出的金属箔2上形成回路，得到具有在外层含有金属箔连接盘2a的布线图案8的图10(g)的印制线路板Pb。
这样，由于作为IVH在非贯通孔填充镀层形成了BVH，因而可将该IVH的直径(即BVH的直径)实现小径化的同时，多层化时也可叠孔化、全叠层化。另外，在制造工序中，铜箔的厚度公差是基板状态的铜镀层的10分之1以下，因此可容易形成微细布线图案(相当于图中的布线图案8)。
但是，上述制造方法中，在BVH的连接盘(相当于图10(g)中所示的“金属箔连接盘2a”)上形成该BVH时的镀层作为镀覆连接盘8a残留，由于必须对应多层化时的该镀的厚度，相应加厚层间绝缘层的厚度(为了确保上下层的布线图案之间的绝缘性能，需要作为该上下层的布线图案之间的绝缘层厚为特定厚度)，不能将最终得到的多层印制线路板变薄。
另外，该制造方法中，由于在非贯通孔及其连接盘上选择性地形成镀层，因而最终的连接盘径(金属箔连接盘2a的直径)变大，妨碍了高密度布线化。
【专利文献1】日本专利特开平5-77840号公报
【专利文献2】日本专利特开平6-342977号公报
【专利文献3】日本专利特开2002-43506号公报
【专利文献4】日本专利特开2004-319994号公报
发明内容
发明要解决的课题
本发明是消除上述问题的发明，是以以下内容为课题的发明，即，提供即使作为层间连接方法，选择性地在非贯通孔中填充镀层形成BVH，也可以实现高密度布线化以及薄型化的印制线路板、多层印制线路板及其制造方法。
解决课题的方法
本发明是通过提供印制线路板而解决上述课题的发明，所述印制线路板是通过盲孔连接不同布线图案形成层而构成的印制线路板，其特征在于，该盲孔由在非贯通孔中填充镀层而形成，且该镀层不在含有该盲孔的连接盘的布线图案上形成。
这样，由于形成不在盲孔的连接盘上形成镀层(镀覆连接盘)的结构，可以形成连接盘(金属箔连接盘)而不考虑该镀覆连接盘形成时的配合公差。因此，可使该连接盘径比以往小，结果，可使该印制线路板更加高密度布线化。
本发明所述印制线路板，其特征还在于，含有上述盲孔的连接盘的布线图案被埋入，使该布线图案的表面和绝缘层的表面相平滑。
通过这样，不仅可实现印制线路板的高密度布线化，也可实现薄型化。
另外，本发明所述印制线路板，其特征还在于，含有上述盲孔的全部布线图案由铜形成。
通过这样，可实现导通电阻的低电阻化。
另外，本发明所述的印制线路板，其特征在还于，上述盲孔是如下形成的：在对该盲孔形成用的非贯通孔进行穿孔时，以将在该非贯通孔的开口边缘突出的金属伞残留的状态填充镀层。
这样可提高盲孔的连接可靠性。
另外，本发明所述的印制线路板，其特征还在于，填充上述镀层时，使其与盲孔的连接盘近平滑。
这样，在多层化该印制线路板时，可平滑化表面。
另外，本发明还涉及通过多层层压上述印制线路板形成多层印制线路板来解决上述课题的发明。
通过这样，由于将在盲孔的上部没有形成镀覆连接盘的印制线路板多层化，可薄型化该多层印制线路板。
另外，本发明还涉及通过提供印制线路板的制造方法来解决上述课题的发明，该方法是通过盲孔连接不同的布线图案形成层而构成的的印制线路板的制造方法，其特征在于，至少包括以下工序：在绝缘层上依次层压金属箔以及蚀刻条件与该金属箔不同的金属阻挡层的工序；通过从该金属阻挡层上直接照射激光，对到达所希望的布线图案形成层的非贯通孔进行穿孔的工序；通过去钻污处理清洁该非贯通孔内部的工序；通过镀覆处理在该非贯通孔内填充镀层，同时在金属阻挡层上析出镀层的工序；通过蚀刻处理除去在金属阻挡层上析出的镀层以及从该非贯通孔突出的镀层的工序；剥离该金属阻挡层的工序；蚀刻处理该金属箔形成布线图案的工序。
通过这样，可容易得到实现高密度布线化的印制线路板。
另外，本发明的如上所述的印制线路板的制造方法，其特征还在于，上述非贯通孔的穿孔通过照射二氧化碳激光来进行，并且该镀覆处理是以将由该二氧化碳激光的照射而形成于非贯通孔的开口边缘的金属伞残留的状态来进行的。
通过这样，可容易得到具有连接可靠性高的盲孔的印制线路板。
另外，本发明还涉及通过多层印制线路板的制造方法来解决上述课题的发明，其特征在于，重复操作权利要求7或8的工序。
通过这样，容易得到实现薄型化的多层印制线路板。
另外，本发明还涉及提供印制线路板的制造方法来解决上述课题的发明，它是通过盲孔将不同的布线图案形成层连接的印制线路板的制造方法，其特征在于，至少包括以下工序：形成包括盲孔的连接盘的布线图案的工序；将该布线图案埋入使之与绝缘层的表面相平滑的工序；通过在该盲孔的连接盘开口部照射激光而对到达所希望的布线图案形成层的非贯通孔进行穿孔的工序；通过去钻污处理来清洁该非贯通孔内部的工序；通过以设置有蚀刻条件与布线图案不同的金属阻挡层的状态在从绝缘层露出的布线图案的表面进行镀覆处理，从而在非贯通孔内填充镀层，同时在外层也析出该镀层的工序；蚀刻除去该外层的镀层的工序；剥离该金属阻挡层的工序。
通过这样，可以容易地得到实现高密度布线化和薄型化的印制线路板。
另外，权利要求11所述的本发明如权利要求10所述的印制线路板的制造方法，其特征还在于，通过二氧化碳激光的照射来进行上述非贯通孔的穿孔，并且，以将由该二氧化碳激光的照射而形成于非贯通孔的开口边缘的金属伞残留的状态，进行该镀覆处理。
通过这样，容易得到具有连接可靠性高的盲孔的薄型的印制线路板。
另外，权利要求12所述的本发明是多层印制线路板的制造方法，其特征在于，反复操作如权利要求10或11的工序来进行。
通过这样，可以容易得到实现进一步薄型化的多层印制线路板。
附图说明
【图1】显示本发明印制线路板的制造方法的截面工序说明简图。
【图2】显示金属伞与镀层的关系的截面说明简图。
【图3】本发明多层印制线路板的截面说明简图。
【图4】显示没有设置金属伞的示例的截面说明简图。
【图5】显示本发明印制线路板的其他制造方法的截面大致工序说明图。
【图6】显示续于图5的本发明印制线路板的其他制造方法的截面大致工序说明图。
【图7】本发明多层印制线路板的其他截面说明简图。
【图8】显示没有设置金属伞的示例的其他截面说明简图。
【图9】将通过蚀刻所形成的布线图案埋入到绝缘层的状态的大致截面说明图。
【图10】显示以往印制线路板的制造方法的截面大致工序说明图。
符号的说明
1：绝缘层
2：金属箔
2a：金属箔连接盘
2b：开口部
3：金属阻挡层
4：双面覆金属箔层压板
5：非贯通孔
6：金属伞
7：镀层
8：布线图案
8a：镀覆连接盘
8b：导通孔底部连接盘
9：BVH
10：没有形成金属阻挡层的部分
11：载体
11a，11b：载体基板
P，Pb：印制线路板
Pa：多层印制线路板
S：金属箔连接盘的表面
B：金属箔连接盘的里面
L1：金属箔连接盘的直径
L2：开口部的直径
具体实施方式
通过图1(f)来说明本发明印制线路板的实施方式。
图1(f)是在绝缘层1的表里形成有布线图案8的双面印制线路板P的截面说明简图，由在绝缘层1的表里形成的布线图案8、在该绝缘层1的一面形成的导通孔底部连接盘8b、在另一面形成的金属箔连接盘2a以及在非贯通孔5内填充有镀层7的BVH9形成，通过采取在含有该金属箔连接盘2a的布线图案8上不形成该镀层7的结构，减小金属箔连接盘2a的直径，实现高密度布线化。
接着说明图1(f)的印制线路板P的制造方法。
首先，如图1(a)所示，准备双面覆金属箔的层压板4，该层压板4在绝缘层1的表里依次层压金属箔2(例如铜箔)以及蚀刻条件与该金属箔2的不同的金属阻挡层3，接着，通过激光加工，对到达一面的金属箔2的非贯通孔5进行穿孔(参考图1(b))。
在此，作为该金属阻挡层3，只要是在蚀刻除去之后形成的在该金属阻挡层3上的镀7层时，不蚀刻到金属箔2则可以是任一金属，可例举如Ni、Sn、Ag等。
另外，作为激光加工，只要是可以直接照射在金属阻挡层3上进行孔加工，则可以是任一的激光，但是从成本方面、在加工后的开口边缘形成金属伞6等方面来考虑较好为使用二氧化碳激光。
接着，在以将在非贯通孔5的开口边缘形成的金属伞6残留的状态进行去钻污处理之后，在整面上形成图中未示的非电解镀层(例如非电解镀铜层)，再接着，通过电解镀处理(例如，使用塞孔用镀液的电解镀铜处理)，在该非贯通孔5内填充镀层7，同时使之在外层析出(参考图1(c))。
然后，对露出表面的镀层7进行蚀刻处理(碱蚀刻处理)，使金属阻挡层3露出(参考图1(d))。
在此，在非贯通孔5的开口边缘形成的金属伞6不是必需的，然而为了确保连接可靠性，较好为残留该金属伞6。其原因在于，在基板状态的电解镀铜通常具有±3～5μm的离差，因此在镀层厚度较薄的部分，对镀层7进行蚀刻后，残留的镀层与非贯通孔5的开口边缘几乎没有侧面接合，因而如果没有金属伞6则很难得到连接可靠性。
另外，如图2(a)(图1(d)的主要部分的截面扩大图)所示，考虑到在蚀刻除去金属阻挡层3上的镀时，要应对金属阻挡层非形成部10的部分的蚀刻离差这一点，，也较好为残留该金属伞6(即使蚀刻深度稍微深些，也可确保BVH的连接可靠性，图2(a)显示了蚀刻量较多的情况)。
另外，作为在非贯通孔5内填充的镀层7，较好为使其与BVH9的连接盘(即，“金属箔连接盘2a”)近平滑地填充，例如，在高于里面B低于表面S的范围进行的填充，可以确保BVH的连接可靠性以及在多层化时可将上层的表面平坦化，因而较好(参考图2(b)(图1(f)的主要部分的截面扩大图))。
另外，作为该金属伞6的长度，较好是从非贯通孔5的开口边缘部开始较好在3μm以上、15μm以下。
作为其理由，是因为在3μm以下则几乎没有提高BVH9的连接可靠性的效果，如长于15μm，则为了维持液体流通性(液回り性)必须加大BVH的直径，这妨碍了高密度布线化。
接着，如图1(e)所示，剥离在表面上露出的金属阻挡层3之后，通过进行蚀刻处理，得到通过BVH9来连接表里布线图案8之间的图1(f)的印制线路板P。
本实施方式中最应该关注的是，利用金属阻挡层在外层没有形成在形成BVH时的镀层的结构。
这样不用形成以往所必需的镀覆连接盘8a(参考图10(g))，在形成金属箔连接盘2a时，由于不用考虑形成该镀覆连接盘8a时的曝光精度等，因此该金属箔连接盘2a的直径可以设定得小于以往技术，可使高密度布线化提高。另外，由于构成为在包括金属箔连接盘2a的布线图案上没有形成在形成该BVH时的镀层的结构，因此可以在多层化时平坦化表面的同时，达到薄型化。
更值得关注的方面是，可以是包括BVH的布线图案全部由铜形成的结构。
这样，与在BVH与布线图案之间介有镍等金属阻挡层的以往技术相比较，可以实现导通电阻的低电阻化。
说明本发明的过程中是以在绝缘层的表里形成有布线图案的双面印制线路板为示例来说明的，但在结构上并不限于此，通过在厚度方向上层压多个本发明的表面近平滑、且金属箔连接盘2a的直径减小的BVH9而形成叠孔，也可以得到实现高密度布线化的多层印制线路板Pa(参考图3)。
如简单说明该制造方法，则图1(f)的印制线路板P作为芯基板，在其表里通过层间绝缘层依次层压金属箔和金属阻挡层，之后通过重复进行图1(b)～图1(f)的工序，可得到所希望层数的多层印制线路板Pa(另外，本结构中也可进行全叠层化)。
另外，如上述说明，作为BVH9的结构，并不是必须设置金属伞6，也可以采取如图4所示的结构，当然也可以是重叠多个该BVH9，与图3一样进行叠孔化。
通过图5～图6所示的制造工序图继续说明其他实施方式。
首先，如图5(a)所示，在载体11(本图的载体，以“铜”等金属作为示例在图中显示，但是也可使用由绝缘树脂形成有脱模层的载体)依次层压金属阻挡层3和金属箔2，接着通过对金属箔2进行蚀刻处理(碱蚀刻处理)，得到形成有包括金属箔连接盘2a的布线图案8的图5(b)的载体基板11a(同样，如图5(c)所示，也形成具有包括导通孔底部连接盘8b的布线图案8的载体基板11b)。
接着，如图5(d)所示，使载体基板11a、11b的布线图案8形成面相对，且在两者之间配置绝缘层1之后，通过层压挤压，将布线图案8(包括金属箔连接盘2a以及导通孔底部连接盘8b)埋入到绝缘层1中(参考图5(e))。
再接着，如图6(f)所示，剥离载体基板11，而后，在金属箔连接盘2a照射激光对到达导通孔底部连接盘8b的非贯通孔5进行穿孔(参考图6(g))，该激光的直径小于该金属箔连接盘2a的直径L1、且大于金属箔连接盘2a的开口部2b的直径L2。
之后，在通过去钻污处理进行非贯通孔5的清洁后，再通过以残留激光的照射形成的金属伞6的状态，顺次进行非电解镀处理、电解镀处理，这样在该非贯通孔5中填充镀层7，同时在外层也使镀层7析出(参考图6(h))。
之后，如图6(i)所示，通过进行蚀刻处理(碱蚀刻处理)来除去在外层析出的镀层7，接着，通过剥离在表面露出的金属阻挡层3，得到图6(j)的印制线路板P。
本实施方式中应该关注的部分是与绝缘层1的表面相平滑地形成了包括金属箔连接盘2a、导通孔底部连接盘8b的布线图案8。
通过这样，与图1说明的实施方式相比较，可使印制线路板的厚度更薄。
另外，是本实施方式(布线图案8与绝缘层1的表面相平滑的结构)，也可如图7所示，形成与图3同样的多层化(图7(a)显示了结构为全部层的布线图案埋入到绝缘层的多层印制线路板，图7(b)显示了结构为将图7(a)的内层采用图1(f)的印制线路板的多层印制线路板的结构)，或者可以如图8所示，形成与图4同样的不形成金属伞6的结构。
说明本实施方式的过程中，作为布线图案的形成手段采用蚀刻金属箔而形成的示例来说明，但是也可以通过加成法这样用镀覆来形成布线图案，另外，金属阻挡层的形成中，使用了预先在整面上形成的示例来说明，但是也可以将布线图案埋入到绝缘层之后，在包括该布线图案的绝缘层的整面上形成，或者也可只在露出的布线图案的表面形成。
另外，如本实施方式中的说明，通过蚀刻形成布线图案8的情况中，图9所示由于加宽了露出侧的宽度，可以说是对提高元件的安装性、引线键合等方面有效的结构。
实施例
以下例举实施例以及比较例进一步说明本发明产生的高密度布线化和薄型化的效果。另外，实施实施例以及比较例时的各条件如下所示。
首先，使用同样的布线图案，制成金属箔连接盘(以下，将其称为“铜箔连接盘”)的加工后直径的平均为φ300μm、L/S＝30μm/30μm的样品基板。
接着，相对于φ300μm的连接盘，进行BVH或镀覆连接盘发生了多少位置偏差的统计数据的收集，分别求出BVH不超出镀覆连接盘的镀覆连接盘径以及镀覆连接盘不超出铜箔连接盘的铜箔连接盘直径的设定值。
再接着，以BVH直径或各连接盘直径的离差、位置偏差的实际数据为基础再制造样品基板，确认各连接盘的小径化可以达到什么程度。
作为样品基板，制造5批×50板工作大小为400mm×500mm的基板，每1块板测量25处(各6，250处)BVH、镀覆连接盘、铜箔连接盘的位置以及直径。另外在上述位置和直径的测定中，使用ミツトヨ制的测长显微镜(QV-Apex606)。
实施例1
参照图1来说明本发明的实施例1。
首先，通过对在环氧系的绝缘层(40μm)的表里层压厚度为12μm的铜箔而得的双面覆铜层压板进行电解镀镍处理，使在该铜箔上析出2μm的无光泽镍镀层(相当于图1(a))，接着，通过在所希望的位置上照射二氧化碳激光(在镍镀层上直接照射)，对顶端直径(开口部直径)为φ70μm的非贯通孔进行穿孔(相当于图1(b))。
此时，通过测长显微镜测定的非贯通孔的直径以及位置偏差的结果是孔径为φ70μm±3μm、位置偏差为±10μm。
接着，通过过锰酸系的去钻污处理来清洁该非贯通孔内部之后(此时在非贯通孔的开口部形成的铜伞距开口边缘部约10μm)，通过依次进行非电解镀铜处理、使用塞孔形成用镀液的电解镀铜处理，在该非贯通孔内填充铜镀层的同时，使铜镀层也在表面(镍镀层上)上析出(相当于图1(c))。
接着，通过以络铵离子为主要成分的碱蚀刻液进行整面的蚀刻，除去镍镀层上的铜镀层(相当于图1(d))，接着，使用硝酸系的镍剥离液，除去在表面上露出的镍镀(相当于图1(e))。
而后，使用一般的减成法形成回路，得到配置有φ300μm铜箔连接盘和L/S＝30μm/30μm的微细布线图案的印制线路板(相当于图1(f))。
此时，通过测长显微镜测定铜箔连接盘的直径以及位置偏差的结果显示，铜箔连接盘直径为300μm±5μm、位置偏差为±20μm。
通过以上的结果计算出了实现小径化的铜箔连接盘的直径，在计算值上得以确认可小径化至146μm，为此实际制造了该铜箔连接盘的直径为146μm的样品基板(除了铜箔连接盘的直径为146μm，其他按照与上述的300μm铜箔连接盘的样品基板的相同的条件制造)，结果，可以得到BVH没有超出铜箔连接盘，并且具有L/S＝30μm/30μm的微细布线的印制线路板。
另外，按照以下的方法求得实现小径化的上述铜箔连接盘的直径。
即，由于非贯通孔(BVH)以及铜箔连接盘的直径离差及位置偏差的合计，也就是环宽(アニユラリング)(在非贯通孔的周围所形成的连接盘的单侧的宽度)为3+10+5+20＝38μm，因此铜箔连接盘的直径为非贯通孔径+2×环宽＝70+2×38＝146μm。
比较例1
接着，说明比较例1(完成的印制线路板的BVH连接盘与图10(g)相同)。
首先，准备在环氧系的绝缘层(40μm)的表里层压了厚度为12μm的铜箔的双面覆铜层压板，通过对该双面覆铜层压板进行黑化处理从而提高激光的吸收性之后，通过在所希望的位置上照射二氧化碳激光(在铜箔上直接照射)来穿孔顶端直径(开口部径)为70μm的非贯通孔。
此时通过测长显微镜测定激光导通孔的直径以及位置偏差的结果显示，非贯通孔的孔径为70μm±3μm、位置偏差为±10μm。
接着，通过使用一般的减成法形成回路来形成φ300μm的铜箔连接盘L/S＝30μm/30μm的微细布线图案。
此时，通过测长显微镜测定铜箔连接盘的直径以及位置偏差的结果显示，铜箔连接盘径为300μm±5μm、位置偏差为±20μm。
接着，通过过锰酸系的去钻污处理来清洁该非贯通孔内部后，通过依次进行非电解镀铜处理(0.5μm)、电解镀镍处理(2μm)、使用塞孔用的镀液的电解镀铜处理，在该非贯通孔内填充铜镀层的同时也在表面(镍镀层上)上使铜镀层(12μm)析出。
接着，在铜箔连接盘上通过曝光·显影形成φ200μm的抗蚀干膜之后，通过使用以络铵离子为主成分的碱蚀刻液进行蚀刻处理，除去从该抗蚀膜露出的铜镀，而后，剥离该抗蚀干膜之后，通过使用硝酸系的镍剥离液除去在表面上露出的镍镀层，形成镀覆连接盘。
此时，通过测长显微镜测定镀覆连接盘的直径以及位置偏差的结果显示，镀覆连接盘的直径为200μm±10μm、位置偏差为±20μm。
通过以上的结果计算出了实现小径化的铜箔连接盘的直径，在计算值上得以确认可小径化至266μm，为此实际上制造了该铜箔连接盘的直径为266μm的样品基板(除了铜箔连接盘的直径为266μm，其他按照与上述的300μm铜箔连接盘的样品基板的相同条件制造)，结果，BVH没有超出铜箔连接盘，并且可以得到具有L/S＝30μm/30μm的微细布线的印制线路板。
另外，按照以下的方法求得实现小径化的上述铜箔连接盘的直径。
即，由于非贯通孔(BVH)以及铜箔连接盘的直径离及位置偏差的合计，也就是环宽(在非贯通孔的周围所形成的连接盘的单侧的宽度)为3+10+(10×2)+(20×2)+5+20＝98μm，因此，铜箔连接盘的直径为非贯通孔径+2×环宽＝70+2×98＝266μm。
比较例2
下面，说明比较例2。
首先，准备在环氧系的绝缘层(40μm)的表里层压了厚度为12μm的铜箔的双面覆铜层压板，通过使用一般的减成法进行回路形成，设置了φ300μm的铜箔连接盘及在其中心的φ70μm的激光加工用的窗部，同时形成了L/S＝30μm/30μm的微细布线图案，接着，通过在该窗部照射二氧化碳激光，来穿孔顶端直径(开口部径)为φ70μm的非贯通孔，该二氧化碳激光的直径大于该窗部的直径且小于铜箔连接盘的直径。
此时，通过测长显微镜测定铜箔连接盘的直径的结果为300μm±5μm(由于非贯通孔的孔径及位置偏差与预先形成的窗部的直径相同，因而非贯通孔的孔径离差与位置偏差均为0)。
接着，通过过锰酸系的去钻污处理来清洁该非贯通孔内部之后，再通过依次进行非电解镀铜处理(0.5μm)、电解镀镍处理(2μm)、使用塞孔用的镀液的电解镀铜处理，在该非贯通孔内填充铜镀层的同时，使在表面(镍镀层上)上也析出铜镀(12μm)。
之后，在铜箔连接盘上通过曝光·显影形成φ200μm的抗蚀干膜后，通过使用以络铵离子为主成分的碱蚀刻液进行蚀刻处理来除去从该抗蚀膜露出的铜镀层，接着，剥离该抗蚀干膜后，通过使用硝酸系的镍剥离液除去在表面露出的镍镀层，形成镀覆连接盘。
此时，通过测长显微镜测定镀覆连接盘的直径以及位置偏差的结果显示，镀覆连接盘的直径为200μm±10μm、位置偏差为±20μm。
通过以上的结果计算出了实现小径化的铜箔连接盘的直径，在计算值上的确认可小径化至200μm，为此实际制造了该铜箔连接盘的直径为200μm的样品基板(处理除了铜箔连接盘的直径为200μm之外，其他按照与制造上述的300μm铜箔连接盘的样品基板相同的条件制造)，结果可以得到导通孔没有超出铜箔连接盘，并且具有L/S＝30μm/30μm的微细布线的印制线路板。
另外，按照以下的方法求得实现小径化的上述的铜箔连接盘的直径。
即，由于铜箔连接盘的直径离差及位置偏差的合计，也就是环宽(在非贯通孔的周围形成的连接盘的单侧的宽度)为5+(10×2)+(20×2)＝65μm，因此，铜箔连接盘径为非贯通孔径+2×环宽＝70+2×65＝200μm。
从以上的实施例及比较例1、2的结果确认了，本发明与以往的结构相比，可显著减小铜箔连接盘的直径，可提高高密度布线化(与比较例1之间的差为120μm、与比较例2之间的差为54μm)。
实施例2及比较例3、4
作为实施例2，在实施例1的芯基板的表里两面分别加层层压2层，制成本发明品的6层印制线路板。同样，作为比较例3、4，在比较例1、2的芯基板各自的表里两面分别加层层压2层，制成比较品的6层印制线路板。
对所得的6层印制线路板测定各自的厚度(该厚度的测定是测定包括在表里设置的阻焊膜的厚度)。另外，在上下的布线图案之间形成的绝缘层厚设定在20μm(在外层的布线图案上形成的阻焊膜厚度在布线图案上也设定在20μm)，另外，比较例3、4中的镀覆连接盘的厚度设定为10μm。
该结果显示，相对于比较品的约280μm，本发明品为约220μm，可达到如大致计算的薄型化[由于在芯基板的单侧层压的2层的加层绝缘层为每层10μm(合计20μm)、在外层的布线图案上形成的阻焊膜为10μm，因此合计是单侧可达到减薄30μm，因此在计算上两双侧估计可减薄60μm，而在本次的实施例中，可达到如大致计算的薄型化(在各层没有形成镀覆连接盘可以相应薄型化)]。

Claims (12)

1.印制线路板，它是通过盲孔来连接不同的布线图案形成层而构成的的印制线路板，其特征在于，该盲孔由在非贯通孔中填充镀层而形成，并且，该镀层没有在包括该盲孔的连接盘的布线图案上形成。
2.如权利要求1所述的印制线路板，其特征在于，将包括该盲孔的连接盘的布线图案埋入，使该布线图案的表面与绝缘层的表面相互之间变得平滑。
3.如权利要求1或2所述的印制线路板，其特征在于，包括该盲孔的全部布线图案由铜形成。
4.如权利要求1～3中任一项所述的印制线路板，其特征在于，该盲孔是在对该盲孔形成用非贯通孔穿孔时，以将在该非贯通孔的开口边缘突出的金属伞残留的状态填充镀层而形成。
5.如权利要求1～4所述的印制线路板，其特征在于，填充该镀层要使其与盲孔的连接盘近平滑。
6.多层印制线路板，其特征在于，层压多个权利要求1～5中任一项所述的印制线路板而得。
7.印制线路板的制造方法，它是通过盲孔来连接不同布线图案形成层而构成的印制线路板的制造方法，其特征在于，至少包括以下工序：在绝缘层上依次层压金属箔和蚀刻条件与该金属箔不同的金属阻挡层的工序；通过从该金属阻挡层上直接照射激光，对到达所希望的布线图案形成层的非贯通孔进行穿孔的工序；通过去钻污处理来清洁该非贯通孔内部的工序；通过镀覆处理在该非贯通孔内填充镀层，同时在金属阻挡层上也析出镀层的工序；通过蚀刻处理除去在金属阻挡层上析出的镀层以及从该非贯通孔突出的镀层的工序；剥离该金属阻挡层的工序；蚀刻处理该金属箔形成布线图案的工序。
8.如权利要求7所述的印制线路板的制造方法，其特征在于，该非贯通孔的穿孔通过照射二氧化碳激光来进行，并且该镀覆处理以将残存有通过该二氧化碳激光的照射而形成于非贯通孔的开口边缘的金属伞的状态来而进行。
9.多层印制线路板的制造方法，其特征在于，重复进行权利要求7或8所述的工序。
10.印制线路板的制造方法，它是通过盲孔来连接不同的布线图案形成层而构成的的印制线路板的制造方法，其特征在于，至少包括以下工序：形成包括有盲孔的连接盘的布线图案的工序；将该布线图案埋入使之与绝缘层的表面相平滑的工序；通过在该盲孔的连接盘开口部照射激光而对到达所希望的布线图案形成层的非贯通孔进行穿孔的工序；通过去钻污处理来清洁该非贯通孔内部的工序；以设置有蚀刻条件与布线图案不同的金属阻挡层的状态，在从绝缘层露出的布线图案的表面进行镀覆处理从而在非贯通孔内填充镀层，同时在外层也析出该镀层的工序；蚀刻除去该外层的镀层的工序；剥离该金属阻挡层的工序。
11.如权利要求10所述的印制线路板的制造方法，其特征在于，通过照射二氧化碳激光来进行该非贯通孔的穿孔，并且以将由该二氧化碳激光的照射而形成于非贯通孔的开口边缘的金属伞残留的状态，来进行该镀覆处理。
12.多层印制线路板的制造方法，其特征在于，重复进行权利要求10或11所述的工序。
CN2006100849004A 2005-10-03 2006-05-29 印制线路板、多层印制线路板及其制造方法 Expired - Fee Related CN1946270B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005290122 2005-10-03
JP2005-290122 2005-10-03
JP2005290122 2005-10-03
JP2006091241 2006-03-29
JP2006091241A JP2007129180A (ja) 2005-10-03 2006-03-29 プリント配線板、多層プリント配線板及びその製造方法
JP2006-091241 2006-03-29

Publications (2)

Publication Number Publication Date
CN1946270A true CN1946270A (zh) 2007-04-11
CN1946270B CN1946270B (zh) 2012-03-28

Family

ID=37900818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100849004A Expired - Fee Related CN1946270B (zh) 2005-10-03 2006-05-29 印制线路板、多层印制线路板及其制造方法

Country Status (5)

Country Link
US (1) US20070074902A1 (zh)
JP (1) JP2007129180A (zh)
KR (1) KR20070037671A (zh)
CN (1) CN1946270B (zh)
TW (1) TW200715931A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841968A (zh) * 2010-04-30 2010-09-22 深圳崇达多层线路板有限公司 一种含有阶梯形盲孔的线路板及制作方法
WO2011060605A1 (zh) * 2009-11-17 2011-05-26 Wang Dingfeng 将元件脚同时焊接在顶层线路和底层线路上的双面电路板及其互连导通方法
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
CN101351083B (zh) * 2007-07-17 2011-09-14 欣兴电子股份有限公司 线路板及其工艺
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN102427673A (zh) * 2011-09-01 2012-04-25 广州杰赛科技股份有限公司 盲孔pcb板的加工方法
CN102427684A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102458035A (zh) * 2010-10-20 2012-05-16 上海嘉捷通电路科技有限公司 一种开槽印制板结构
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN104737631A (zh) * 2012-09-05 2015-06-24 三井金属矿业株式会社 印刷布线板的制造方法及印刷布线板
CN107529282A (zh) * 2016-06-21 2017-12-29 Ｊｘ金属株式会社 附脱模层的铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN108463065A (zh) * 2017-02-17 2018-08-28 三星电机株式会社 基板及用于制造该基板的方法
CN108696998A (zh) * 2017-03-31 2018-10-23 Ｊｘ金属株式会社 附脱模层的铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
TW200839941A (en) * 2007-03-19 2008-10-01 Mutual Tek Ind Co Ltd Interconnection structure and method thereof
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
US8020967B2 (en) * 2007-07-18 2011-09-20 Brother Kogyo Kabushiki Kaisha Liquid discharge apparatus and method for producing liquid discharge apparatus
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
US8365402B2 (en) 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067074B1 (ko) * 2010-06-28 2011-09-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
KR101715941B1 (ko) * 2010-08-03 2017-03-13 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP5971518B2 (ja) * 2012-03-30 2016-08-17 日立化成株式会社 多層配線基板
CN103052267B (zh) * 2012-12-31 2015-07-29 广州杰赛科技股份有限公司 盲埋孔线路板的加工方法
US9877387B2 (en) * 2013-03-27 2018-01-23 Kyocera Corporation Wiring board and mounting structure using same
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6327463B2 (ja) * 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
JP6350064B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI656814B (zh) * 2018-03-06 2019-04-11 和碩聯合科技股份有限公司 電路板線路配置方法及電路板線路結構
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
CN1198652A (zh) * 1997-05-06 1998-11-11 华通电脑股份有限公司 喷沙形成盲孔的多层电路板制法
CN2310438Y (zh) * 1997-09-19 1999-03-10 华通电脑股份有限公司 带无孔圈导电盲孔的多层电路板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351083B (zh) * 2007-07-17 2011-09-14 欣兴电子股份有限公司 线路板及其工艺
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
WO2011060605A1 (zh) * 2009-11-17 2011-05-26 Wang Dingfeng 将元件脚同时焊接在顶层线路和底层线路上的双面电路板及其互连导通方法
CN101841968A (zh) * 2010-04-30 2010-09-22 深圳崇达多层线路板有限公司 一种含有阶梯形盲孔的线路板及制作方法
CN102458035A (zh) * 2010-10-20 2012-05-16 上海嘉捷通电路科技有限公司 一种开槽印制板结构
CN102458035B (zh) * 2010-10-20 2014-11-19 上海嘉捷通电路科技有限公司 一种开槽印制板结构
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
CN102427673A (zh) * 2011-09-01 2012-04-25 广州杰赛科技股份有限公司 盲孔pcb板的加工方法
CN102427684A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN102427684B (zh) * 2011-11-08 2014-04-23 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN104737631A (zh) * 2012-09-05 2015-06-24 三井金属矿业株式会社 印刷布线板的制造方法及印刷布线板
CN104737631B (zh) * 2012-09-05 2018-05-08 三井金属矿业株式会社 印刷布线板的制造方法及印刷布线板
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN107529282A (zh) * 2016-06-21 2017-12-29 Ｊｘ金属株式会社 附脱模层的铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN108463065A (zh) * 2017-02-17 2018-08-28 三星电机株式会社 基板及用于制造该基板的方法
CN108696998A (zh) * 2017-03-31 2018-10-23 Ｊｘ金属株式会社 附脱模层的铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法

Also Published As

Publication number Publication date
JP2007129180A (ja) 2007-05-24
KR20070037671A (ko) 2007-04-06
US20070074902A1 (en) 2007-04-05
TW200715931A (en) 2007-04-16
CN1946270B (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1053081C (zh) 生产多层印刷电路板的方法
CN1269199C (zh) 倒装片型半导体器件及其制造方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1812696A (zh) 制造印刷电路板的方法
CN1176567C (zh) 制造多层布线板的方法
CN1346309A (zh) 敷铜层叠板和印刷布线板用电路基板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN1575091A (zh) 布线电路板
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1578601A (zh) 内置半导体ic模块及其制造方法
CN1714608A (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1914965A (zh) 制造电路载体的方法以及该方法的应用
CN1694603A (zh) 印制电路板的电解镀金方法
CN1476290A (zh) 多层布线板及其制作方法和基板材料
CN1574027A (zh) 布线电路板
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1714609A (zh) 电路板、多层布线板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20180529

CF01 Termination of patent right due to non-payment of annual fee