CN1578601A - 内置半导体ic模块及其制造方法 - Google Patents

内置半导体ic模块及其制造方法 Download PDF

Info

Publication number
CN1578601A
CN1578601A CNA2004100557098A CN200410055709A CN1578601A CN 1578601 A CN1578601 A CN 1578601A CN A2004100557098 A CNA2004100557098 A CN A2004100557098A CN 200410055709 A CN200410055709 A CN 200410055709A CN 1578601 A CN1578601 A CN 1578601A
Authority
CN
China
Prior art keywords
semiconducter
resin bed
module
built
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100557098A
Other languages
English (en)
Inventor
高谷稔
阿部寿之
铃木圭
高野弘介
川田贤一
远藤敏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004191369A external-priority patent/JP3938921B2/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1578601A publication Critical patent/CN1578601A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

提供一种内置半导体IC模块，使用电极节距非常窄的半导体IC来构成内置半导体IC模块。该内置半导体IC模块包括：树脂层(140、150)；贯通树脂层(140、150)设置的柱电极(120)；以及为埋入在树脂层(140)和树脂层(150)之间而被固定的、通过研磨而薄膜化的半导体IC(130)。在本发明中，由于在将设置于半导体IC(130)中的柱状凸起(132)相对于柱电极(120)进行定位，所以柱状凸起(132)的平面位置实质上被固定，因此，可使用100μm以下、特别是60μm左右的电极节距非常窄的半导体IC。

Description

内置半导体IC模块及其制造方法
技术领域
本发明涉及内置半导体IC模块及其制造方法，特别涉及适于内置电极节距窄的半导体IC的内置半导体IC模块及其制造方法。
背景技术
近年来，为了满足对半导体IC搭载模块的小型化、薄型化的要求，提出了将搭载的半导体IC在裸片状态下搭载在印制电路板上的很多方案。裸片状态的半导体IC与封装后的半导体IC相比，电极节距非常窄，所以在将其搭载在印制电路板上时，如何进行设置于半导体IC的电极(以下称为‘焊接电极(land electrode)’)与设置于印制电路板的布线(以下称为‘基板布线图形’)的连接成为重要的课题。
作为连接焊接电极和基板布线图形的一个方法，已知通过引线键合来连接它们的方法。根据这种方法，尽管可比较容易地安装裸片状态的半导体IC，但由于需要搭载半导体IC的区域和连接键合线的区域为印制电路板上的不同平面，所以有安装面积增大的问题。
而作为连接焊接电极和基板布线图形的另一方法，还已知将裸片状态的半导体IC以倒装片方式连接在印制电路板上的方法。根据这种方法，尽管可以减小安装面积，但为了充分确保焊接电极和基板布线图形的机械连接强度，需要在焊接电极的表面上实施多层的下层阻挡金属(under barrier metal)等，存在工序复杂的问题。
而且，上述两个方法都是在印制电路板的表面上搭载半导体IC，所以都存在难以使模块整体变薄的相同问题。作为解决这种问题的方法，如专利文献1的记载，有在印制电路板上形成空腔并在其内部埋入裸片状态的半导体IC，由此构成内置半导体IC模块的方法。
但是，在专利文献1记载的方法中，为了确保形成了空腔的部分的强度，需要使印制电路板的厚度达到某一范围，这成为阻碍模块薄型化的问题。而且，与半导体IC的平面方向的尺寸相比，需要将空腔的平面方向的尺寸增大某种程度来设定，所以在焊接电极和基板布线图形的相对位置关系上产生偏移，因而难以使用电极节距在100μm以下的窄小的半导体IC。
[专利文献1]特开平9-321408号公报(日本)
这样，在现有的内置半导体IC模块中，难以充分的薄型化，同时使用电极节距窄的半导体IC非常困难。
此外，在专利文献1记载的方法中，通过埋入空腔的树脂层而覆盖半导体IC的大部分，所以存在如下问题：作为这种树脂层的材料，如果选择机械特性良好的材料，则电气特性不足，而如果选择电气特性良好的材料，则机械特性不足。这样，在现有的内置半导体IC模块中，难以兼顾半导体IC的机械性保护和优良的电气特性。
发明内容
因此，本发明的目的在于提供可实现进一步薄型化的内置半导体IC模块及其制造方法。
本发明的另一目的在于提供可使用电极节距非常窄的半导体IC的内置半导体IC模块及其制造方法。
此外，本发明的再一目的在于提供可兼顾半导体IC的机械性保护和优良的电气特性的内置半导体IC模块。
本发明一方案的内置半导体IC模块包括：第一树脂层；第二树脂层；至少被埋入所述第一和第二树脂层内的柱电极(postelectrode)；以及以被埋入在所述第一树脂层和所述第二树脂层之间的方式固定的半导体IC；其特征在于，在所述半导体IC的焊接电极(land electrode)上设置柱状凸起(stud bump)，所述柱状凸起相对于所述柱电极被定位。
根据本发明，由于在第一树脂层和第二树脂层之间埋入半导体IC，所以可使内置半导体IC模块整体的厚度薄。而且，由于设置于半导体IC上的柱状凸起相对于柱电极来定位，所以柱状凸起的平面位置实质上固定，因此，可以使用100μm以下、特别是60μm左右这样的电极节距非常窄的半导体IC。此外，如果使用通过研磨而薄膜化的半导体IC，则可使内置半导体IC模块整体的厚度非常薄。
此外，在本发明中，也可以还包括设置于第一树脂层侧的第一基板布线图形、以及设置于第二树脂层侧的第二基板布线图形，柱电极的一端电连接至第一基板布线图形，柱电极的另一端电连接至第二基板布线图形。由此，可进行从内置半导体IC模块的一个面到另一个面的电连接。此外，也可以还包括以埋入在第一树脂层和第二树脂层之间的方式设置的第三基板布线图形。
本发明的另一方案的内置半导体IC模块包括：在一个主表面上设有柱状凸起的半导体IC；与所述半导体IC的另一主表面和侧面的至少一部分相接而设置的第一树脂层；以及与所述柱状凸起的至少一部分相接而设置的第二树脂层；其特征在于，构成所述第一树脂层的材料和构成所述第二树脂层的材料相互不同。
根据本发明，由于构成第一树脂层的材料和构成第二树脂层的材料相互不同，所以可分别选择与要求相对应的特性的材料。因此，作为第一树脂层的材料，选择对于半导体IC机械性保护特性相对良好的材料，而作为第二树脂层的材料，可以选择电气特性相对良好的材料，这种情况下，可以兼顾半导体IC的机械性保护和良好的电气特性。
具体地说，与构成第一树脂层的材料相比，最好是构成第二树脂层的材料的Q值大，与构成第一树脂层的材料相比，构成第二树脂层的材料的介质常数低。这样，作为构成第二树脂层的材料，如果选择电气特性相对良好的材料，则抑制传输线路的分布电容，所以半导体IC可使用频率非常高的信号。
此外，与构成第二树脂层的材料相比，最好是构成第一树脂层的材料的机械强度高，与构成第二树脂层的材料相比，最好是构成第一树脂层的材料的吸水性低，而且，与构成第二树脂层的材料相比，最好是构成第一树脂层的材料的相对于半导体IC的密接性高。这样，作为构成第一树脂层的材料，如果选择机械特性相对良好的材料，则可以有效地防止半导体IC的机械破损、腐蚀、剥离等，可以提高内置半导体IC模块的可靠性。
特别是半导体IC的另一主表面的几乎整个面与第一树脂层相接，半导体IC的一个主表面的几乎整个面与第二树脂层相接较好，半导体IC的侧面的几乎整个面与第一树脂层相接较好。由此，半导体IC的大部分表面与第一树脂层相接，而且柱状凸起与第二树脂层连接，所以按高维方式来兼顾半导体IC的机械性保护和优良的电气特性。
本发明的内置半导体IC模块的制造方法的特征在于，包括如下步骤：在第一复制用基板上形成柱电极的步骤；在第二复制用基板上形成第一和第二定位部的步骤；将柱状凸起定位在所述第一定位部上，同时将具有柱状凸起的半导体IC暂时固定在所述第二复制用基板上的步骤；以及通过所述第二定位部和所述柱电极，将所述第一复制用基板相对于所述第二复制用基板进行定位，同时通过所述第一和第二复制用基板来按压并固化树脂的步骤。
根据本发明，将设置于半导体IC上的柱状凸起的平面方向上的位置相对于柱电极的平面方向的位置实质上固定，所以可形成连接到柱状凸起的布线图形而几乎不产生偏移。由此，可以使用100μm以下、特别是60μm左右的电极节距非常窄的半导体IC。
此外，在本发明中，最好还包括如下步骤：在第二复制用基板上暂时固定半导体IC之前，对半导体IC的背面进行研磨，使其厚度变薄。由此，可以使内置半导体IC模块的整体厚度非常薄。
此外，在本发明中，最好还包括如下步骤：在第一复制用基板和第二复制用基板的至少一个基板上形成基板布线图形。由此，在按压并固化树脂的步骤中，可同时形成基板布线图形。
此外，在本发明中，最好还包括如下步骤：通过剥离第二复制用基板而露出柱电极和柱状凸起的步骤；形成对露出的柱电极和柱状凸起进行覆盖的树脂层的步骤；通过除去树脂层的一部分而再次露出柱电极和柱状凸起的步骤；以及形成与再次露出的柱电极和柱状凸起相对应的基板布线图形的步骤。这种情况下，由于柱状凸起的平面方向的位置和柱电极的平面方向的位置实质上固定，所以可形成该基板布线图形而几乎不产生偏移。
此外，作为第一复制用基板，可使用多层基板。这种情况下，第一复制用基板不剥离，可仍然作为内置半导体IC模块的一部分来使用。
本发明具有如下效果：
这样，根据本发明，可以提供使用电极节距非常窄的半导体IC的薄型的内置半导体IC模块。此外，根据本发明，可以兼顾内置的半导体IC的机械性保护和优良的电气特性。
附图说明
图1是表示本发明的优选实施方式的内置半导体IC模块100的结构的概要剖面图。
图2是表示半导体IC130的结构的立体图。
图3是表示内置半导体IC模块100的一部分制造工序(形成干膜102、103)的图。
图4是表示内置半导体IC模块100的一部分制造工序(干膜102的图形化)的图。
图5是表示内置半导体IC模块100的一部分制造工序(形成下部基板布线图形110、111)的图。
图6是表示内置半导体IC模块100的一部分制造工序(剥离干膜102、103)的图。
图7是表示内置半导体IC模块100的一部分制造工序(形成干膜104、105)的图。
图8是表示内置半导体IC模块100的一部分制造工序(干膜104的图形化)的图。
图9是表示内置半导体IC模块100的一部分制造工序(形成柱电极120)的图。
图10是表示内置半导体IC模块100的一部分制造工序(剥离干膜104、105)的图。
图11是表示内置半导体IC模块100的一部分制造工序(形成定位孔106a、106b)的图。
图12是说明在复制用基板106上仅设置对应于一部分柱状凸起132的定位孔106a的情况下的定位方法的图。
图13是表示内置半导体IC模块100的一部分制造工序(暂时固定半导体IC130)的图。
图14是表示内置半导体IC模块100的一部分制造工序(复制用基板101、106的压力)的图。
图15是表示内置半导体IC模块100的一部分制造工序(形成树脂层140)的图。
图16是表示内置半导体IC模块100的一部分制造工序(剥离复制用基板101、106)的图。
图17是表示内置半导体IC模块100的一部分制造工序(形成预浸料150a)的图。
图18是表示内置半导体IC模块100的一部分制造工序(形成树脂层150)的图。
图19是表示内置半导体IC模块100的一部分制造工序(形成基底导体层160)的图。
图20是表示内置半导体IC模块100的一部分制造工序(形成干膜107、108)的图。
图21是表示内置半导体IC模块100的一部分制造工序(干膜107的图形化)的图。
图22是表示内置半导体IC模块100的一部分制造工序(形成上部基板布线图形170、171)的图。
图23是表示内置半导体IC模块100的一部分制造工序(剥离干膜107、108)的图。
图24是表示内置半导体IC模块100的一部分制造工序(除去基底导体层160)的图。
图25是表示内置半导体IC模块100的一部分制造工序(形成孔151)的图。
图26是表示内置半导体IC模块100的另一部分制造工序(形成基底导体层160)的图。
图27是表示内置半导体IC模块100的另一部分制造工序(形成干膜107、108)的图。
图28是表示内置半导体IC模块100的另一部分制造工序(干膜107的图形化)的图。
图29是表示内置半导体IC模块100的另一部分制造工序(形成上部基板布线图形170、171)的图。
图30是表示内置半导体IC模块100的另一部分制造工序(剥离干膜107、108)的图。
图31是表示内置半导体IC模块100的另一部分制造工序(除去基底导体层160)的图。
图32是表示本发明的另一优选实施方式的内置半导体IC模块200的结构的概要剖面图。
图33是表示内置半导体IC模块200的一部分制造工序(形成定位孔201a、201b)的图。
图34是表示内置半导体IC模块200的一部分制造工序(形成干膜202、203)的图。
图35是表示内置半导体IC模块200的一部分制造工序(干膜203的图形化)的图。
图36是表示内置半导体IC模块200的一部分制造工序(形成内部基板布线图形290)的图。
图37是表示内置半导体IC模块200的一部分制造工序(剥离干膜202、203)的图。
图38是表示内置半导体IC模块200的一部分制造工序(暂时固定半导体IC230)的图。
图39是表示内置半导体IC模块200的一部分制造工序(复制用基板201、206产生的压力)的图。
图40是表示内置半导体IC模块200的一部分制造工序(形成树脂层240)的图。
图41是表示内置半导体IC模块200的一部分制造工序(剥离复制用基板201、206)的图。
图42是表示内置半导体IC模块200的一部分制造工序(形成预浸料250a)的图。
图43是表示内置半导体IC模块200的一部分制造工序(形成树脂层250)的图。
图44是表示内置半导体IC模块200的一部分制造工序(形成基底导体层260、261)的图。
图45是表示内置半导体IC模块200的一部分制造工序(形成干膜207、208)的图。
图46是表示内置半导体IC模块200的一部分制造工序(干膜207、208的图形化)的图。
图47是表示内置半导体IC模块200的一部分制造工序(形成上部基板布线图形270、271及下部基板布线图形210、211)的图。
图48是表示内置半导体IC模块200的一部分制造工序(剥离干膜207、208)的图。
图49是表示内置半导体IC模块200的一部分制造工序(除去基底导体层260、261)的图。
图50是表示使树脂层140和树脂层150的界面位于半导体IC130的表面130a下方的例子的概要剖面图。
图51是表示使树脂层140和树脂层150的界面位于半导体IC130的表面130a上方的例子的概要剖面图。
具体实施方式
以下，参照附图，详细地说明本发明的优选实施方式。
图1是表示本发明的优选实施方式的内置半导体IC模块100的结构的概要剖面图。
如图1所示，本实施方式的内置半导体IC模块100包括：叠层的树脂层140(第一树脂层)和树脂层150(第二树脂层)；埋入在树脂层140和树脂层150之间的半导体IC130；以可入树脂层140的表面的方式设置的下部基板布线图形110、111(第一基板布线图形)；设置在树脂层150的表面上的上部基板布线图形170、171(第二基板布线图形)；设置在上部基板布线图形170、171的下部的基底导体层160；以埋入在树脂层140和树脂层150内的方式贯通设置的、将下部基板布线图形111和上部基板布线图形171电连接的柱电极120；覆盖树脂层140的表面和下部基板布线图形110、111的保护层180；以及覆盖树脂层150的表面和上部基板布线图形170、171的保护层181。在半导体IC130的各焊接电极(在图1中未示出)上，分别形成柱状凸起132，各焊接电极经由对应的柱状凸起132，与上部基板布线图形170电连接。如图1所示，柱状凸起132贯通树脂层150来设置。
此外，在图1中没有图示，但在保护层180、181的表面上搭载电容器等无源部件，经由设置于保护层180、181中的导通孔(BVH)来电连接下部基板布线图形110、111或上部基板布线图形170、171。
在本实施方式的内置半导体IC模块100中，被内置的半导体IC130通过研磨而薄型化，由此内置半导体IC模块100的整体厚度在1mm以下，例如可减薄至200μm左右。此外，如后述那样，在本实施方式中，设置于半导体IC130中的各柱状凸起132的平面方向的位置相对于柱电极120的平面方向的位置是实质性固定的，因此，在制造上，在柱状凸起132和上部基板布线图形170的相对位置关系上几乎不产生偏移。
图2是表示半导体IC130的结构的立体图。
如图2所示，半导体IC130是裸片状态的半导体IC，在其表面130a上配有多个焊接电极131。对于焊接电极131的节距(电极节距)没有特别限定，但在本实施方式的内置半导体IC模块100中，由于在焊接电极131和上部基板布线图形170的相对位置关系上几乎不产生偏移，所以可使用电极节距在100μm以下、例如60μm的非常窄的半导体IC。
此外，半导体IC130的背面130b被研磨，由此半导体IC130的厚度t(从表面130a至背面130b的距离)与普通的半导体IC相比非常薄。对于半导体IC130的厚度t，没有特别限定，但最好是在200μm以下、例如设定为20～50μm左右。背面130b的研磨在晶片的状态下对多个半导体IC一起进行，然后，最好是通过切割分离为单独的半导体IC130。在通过研磨变薄前，通过切割分离为单独的半导体IC130的情况下，如果在通过热固化性树脂等覆盖半导体IC130的表面130a的状态下研磨背面130b，则作业效率高。
此外，在各焊接电极131上，形成柱状凸起132。对于柱状凸起132的尺寸，可按照电极节距适当设定，例如，在电极节距约100μm时，最好是设定为直径30～50μm左右、高度40～80μm左右。柱状凸起132如下形成：在通过切割分离为单独的半导体IC130后，通过使用引线接合器(wire bonder)，在各焊接电极131上形成。作为柱状凸起132的材料，没有特别限定，但最好是使用铜(Cu)。如果使用铜(Cu)作为柱状凸起132的材料，则与使用金(Au)的情况相比，对于焊接电极131，可获得高的连接强度，提高可靠性。
如图1所示，在本实施方式的内置半导体IC模块100中，半导体IC130的背面130b和侧面130c与树脂层140相接，另一方面，半导体IC130的表面130a与树脂层150相接。由此，半导体IC130表面的大部分与树脂层140相接，而且柱状凸起132与树脂层150相接。
树脂层140和树脂层150最好是由相互不同的材料构成。即，树脂层140的材料最好选择在半导体IC130的机械性保护上相对良好的材料，树脂层150的材料最好选择在电气特性上相对良好的材料。
作为半导体IC130的机械性保护上良好的材料，可列举机械强度高的材料、吸水性低的材料、对于半导体IC130的密接性高的材料等。如上述，由于树脂层140与半导体IC130的大部分表面相接，所以作为构成树脂层140的材料，如果选择这样的材料，则可以有效地防止半导体IC130的机械性损伤、腐蚀、剥离等，可提高内置半导体IC模块100的可靠性。作为这样的材料，没有特别限定，可以列举环氧树脂、酚醛树脂或苯并恶嗪树脂的单体，或在这些树脂中添加了滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、玻璃片、玻璃纤维、氮化钽、氮化铝等材料，在这些树脂中，添加从包含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铋、铝、铅、镧、锂和钽构成的组中选择的至少一种金属的金属氧化物粉末的材料，在这些树脂中，配合了芳族聚酰胺纤维等树脂纤维等材料，或者，使这些树脂浸渍在玻璃布、芳族聚酰胺纤维、非织布等中的材料。尽管这些材料在半导体IC130的机械性保护上优良，但电气特性都不高。但是，由于树脂层140不与柱状凸起132相接，所以没有问题。
对于树脂层140的具体机械强度，没有特别限定，但弯曲强度最好是在100MPa以上，在120MPa以上更好。由此，可以有效地防止半导体IC130的机械性破损、腐蚀、剥离等，可提高内置半导体IC模块100的可靠性。
对于树脂层140的具体的吸水率，没有特别限定，在温度121℃、相对湿度100％的环境下进行24小时的加速试验后的吸水值最好是在1.0％以下，在0.6％以下更好。由此，特别是可有效地抑制回流后的树脂层140的膨胀。
对于树脂层140和半导体IC130的密接性，没有特别限定，在后述的工序中，最好是具有在树脂层140和半导体IC130的界面上不残存可目视尺寸的气泡程度的密接性。
另一方面，作为电气特性上优良的材料，可列举Q值高的材料、介质常数低的材料等。如上所述，由于树脂层150与柱状凸起132相接，所以如果选择这样的材料作为构成树脂层150的材料，则可抑制传输线路的分布电容，所以半导体IC130可使用频率非常高的信号。特别是对于半导体IC130的机械性保护上优良的材料，介质常数最好是低0.2以上，更好是低0.5以上。一般的印制电路板的材料使用环氧树脂，而环氧树脂的介质常数约为4.5左右。对此，如果介质常数低0.2以上，则可以将分布电容约降低5％，如果电常数低0.5以上，则可以将分布电容约降低10％。而对于Q值，最好是在100以上，在300以上更好。在印制电路板内构成线圈的情况下，如果材料的Q值低于100，则对该线圈的f-Q特性产生大的影响，不能获得作为线圈的足够的Q值。而在如PA(功率放大器)和VCO(电压控制振荡器)那样需要具有高Q的线圈时，材料的Q值必须在300以上，如果低于它，则不能满足一般的要求特性。
作为满足这样的要求的材料，可列举聚乙烯苄基醚化合物树脂、双马来酸亚胺三嗪树脂(BT树脂)、氰酸酯树脂、环氧+活性酯固化树脂、聚苯醚树脂(聚苯撑氧化物树脂)、固化性聚烯烃树脂、苯环丁烯树脂、聚酰亚胺树脂、芳香族液晶聚酯树脂、聚苯硫醚、聚醚酰亚胺树脂、聚醚醚酮树脂、氟树脂的单体，或在这些树脂中添加硅石、滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃片、玻璃纤维、氮化钽、氮化铝等材料，在这些树脂中，添加从包含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂和钽构成的组中选择的至少一种金属的金属氧化物粉末的材料，在这些树脂中，配合了芳族聚酰胺纤维等树脂纤维等材料，或者，使这些树脂浸渍在玻璃布、芳族聚酰胺纤维、非织布等中的材料等。尽管这些材料的电气特性优良，但对半导体IC130的机械性保护特性都不高。但是，由于树脂层150与半导体IC130的接触面积比较小，所以没有大的问题。
下面，参照附图来说明图1所示的内置半导体IC模块100的制造方法。
图3至图24是说明图1所示的内置半导体IC模块100的制造方法的工序图。
首先，准备复制用基板101(第一复制用基板)，在其表面101a和背面101b上分别粘贴感光性的干膜102、103(图3)。作为复制用基板101的材料，只要是具有导电性材料，则使用什么样的材料都可以，但由于其在后面的工序中被剥离，所以最好是使用与图1所示的树脂层140的密接性低的材料。作为与树脂的密接性低的材料，可列举镍(Ni)和不锈钢。对于复制用基板101的厚度，只要可确保作为复制用基板的必要机械强度，没有特别限定，例如也可设定为50μm左右。另一方面，对于干膜102的厚度，需要设定得稍厚于下部基板布线图形110、111，例如在下部基板布线图形110、111的厚度为20μm左右时，作为干膜102的厚度，设定为25μm左右就可以。如后述那样，干膜103以防止在复制用基板101的背面101b上实施镀敷的目的而设置，其厚度是任意的。
接着，使用光掩模(未图示)对干膜102进行曝光，除去要形成下部基板布线图形110、111的区域110a、111a的干膜102(图4)。这样一来成为如下状态：在区域110a和区域111a，复制用基板101的表面101a露出。此时，不除去干膜103，由此对于复制用基板101的背面101b，实质上保持整个面被覆盖的状态。
这样，在使复制用基板101的表面101a的一部分露出后，进行将复制用基板101作为基体的电解电镀。由此，在复制用基板101的表面101a露出的区域110a、111a，分别形成下部基板布线图形110、111(图5)。对于复制用基板101的背面101b，实质上其整个面被干膜103覆盖，所以不形成镀层。对于镀液的种类，可按照要构成下部基板布线图形110、111的材料适当选择，例如，在下部基板布线图形110、111的材料为铜(Cu)时，镀液可以使用硫酸铜。然后，如果剥离干膜102、103，则变成在复制用基板101的表面101a上形成了下部基板布线图形110、111的状态(图6)。
接着，在复制用基板101的表面101a和背面101b，分别粘结其它感光性的干膜104、105(图7)。干膜104的厚度需要设定得比柱电极120稍厚，例如，在柱电极120的厚度为90μm左右时，干膜104的厚度设定为100μm左右就可以。另一方面，干膜105与干膜103一样，以防止在复制用基板101的背面101b上实施镀敷的目的而设置，其厚度是任意的。
接着，使用光掩模(未图示)对干膜104进行曝光，除去要形成柱电极120的区域120a的干膜104(图8)。如图8所示，要形成柱电极120的区域120a是对应于下部基板布线图形111的大致中心部分的区域，这样一来变成下部基板布线图形111在区域120a露出的状态。此时，不除去干膜105，这样一来复制用基板101的背面101b实质上保持整个面被覆盖的状态。
这样，在使下部基板布线图形111的一部分露出后，进行以复制用基板101为基体的电解电镀。由此，在下部基板布线图形111露出的区域120a，形成柱电极120(图9)。复制用基板101的背面101b实质上其整个面被干膜105覆盖，所以不形成镀层。镀液的选择如上述那样，例如可以使用硫酸铜。然后，如果剥离干膜104、105，则成为在复制用基板101的表面101a形成了下部基板布线图形110、111及柱电极120的状态(图10)。如上所述，对复制用基板101的加工结束。
另一方面，除了复制用基板101以外，还单独准备复制用基板106(第二复制用基板)，通过使用腐蚀掩模(未图示)对规定的区域进行腐蚀除去，形成多个定位孔106a(第一定位部)和多个定位孔106b(第二定位部)(图11)。作为复制用基板106，可使用与复制用基板101相同材料和相同厚度的基板，但与复制用基板101不同，不需要具有导电性。但是，由于在后面的工序中被剥离，所以最好是使用与树脂层140的密接性低的材料。作为复制用基板106的材料，在使用与复制用基板101相同的材料时，可通过使用氯化亚铁的湿法腐蚀来形成定位孔106a、106b。
定位孔106a是在以下的工序中通过嵌合柱状凸起132，在将半导体IC130定位于复制用基板106上的状态下用于暂时固定的孔。因此，其直径需要与柱状凸起132的直径大致相同，或设定得稍大。如果定位孔106a的直径过大于柱状凸起132的直径，则不能将半导体IC130暂时固定在复制用基板106上，所以不能将定位孔106a的直径设定得过大。此外，只要能以定位于复制用基板106上的状态来暂时固定半导体IC130，则不需要对应于所有的柱状凸起132形成与其相同数目的定位孔106a。如图12所示，设置对应于一部分柱状凸起132的定位孔106a，而且通过在对应于剩余的柱状凸起132的区域设置比柱状凸起132的直径大很多的切口106c，形成可避免剩余的柱状凸起132和复制用基板106的干扰的结构也可以。
另一方面，定位孔106b是通过在以下的工序中嵌合柱电极120，将复制用基板106相对于复制用基板101进行定位用的孔。但是，其直径与柱电极120的直径相比，需要设定得稍大。但是，与柱电极120的直径相比，如果定位孔106b的直径过大，则定位精度下降，所以不应将定位孔106b的直径设定得过大。
这样一来，复制用基板106上形成的定位孔106a和定位孔106b是在以下的工序中分别嵌合柱状凸起132和柱电极120的孔，由于是确定它们的相对位置关系的精度的重要因素，所以需要高精度地形成。因此，只要可确保加工精度，也可以使用其他方法，例如使用钻来形成定位孔106a、106b。如上所述，结束对复制用基板106的加工。
而且，除了对复制用基板101和复制用基板106的加工以外，还进行对半导体IC130的加工。如上所述，对半导体IC130的加工有两个，即通过研磨进行薄型化和形成柱状凸起132。如上所述，通过研磨的薄型化如下进行：通过在晶片的状态下对背面130b进行研磨，在其厚度t为200μm以下、例如变薄至20～50μm左右后，经分割而分离为单独的半导体IC130。而且，柱状凸起132的形成可如下进行：在通过分割而分离成单独的半导体IC130后，通过使用引线接合器，在各焊接电极131上形成柱状凸起。由此，如图2所示，可以制作薄型化且在各焊接电极131上形成了柱状凸起132的半导体IC130。
这样，如果对复制用基板106的加工和对半导体IC130的加工结束，则在设置于复制用基板106上的定位孔106a中插入半导体IC130的柱状凸起132，由此在复制用基板106上暂时固定半导体IC130(图13)。由此，半导体IC130成为定位在复制用基板106上的状态。
接着，在设置于复制用基板106上的定位孔106b中插入柱电极120，将复制用基板106相对于复制用基板101进行定位，而且通过复制用基板101和复制用基板106按压预浸料140a(图14)。所谓预浸料(prepreg：半固化片)140a，是在碳纤维、玻璃纤维、芳族聚酰胺纤维等纤维中浸渍环氧树脂等机械强度高、吸水性低、对半导体IC130的密接性高的未固化的热固化性树脂的薄片，通过一边按压一边加热，使预浸料140a中所含的热固化性树脂固化，形成树脂层140(图15)。由此，下部基板布线图形110、下部基板布线图形111、柱电极120和半导体IC130通过树脂层140被一体化，半导体IC130的背面130b和侧面130c被树脂层140覆盖。半导体IC130的表面130a没有被覆盖在树脂层140中，仍为露出的状态。然后，将复制用基板101和复制用基板106剥离，取出已一体化的叠层体(图16)。如果将复制用基板101和复制用基板106剥离，则如图16所示，成为柱电极120和柱状凸起132突出的状态。这里，柱电极120和柱状凸起132的平面位置关系与设置于复制用基板106中的定位孔106a和定位孔106b的平面位置关系实质上一致，所以两者的关系实质上是固定的。
接着，在柱电极120和柱状凸起132突出的表面上，覆盖预浸料150a，完全覆盖突出的柱电极120和柱状凸起132(图17)。使用的预浸料150a最好是使用与用于形成树脂层140的预浸料140a不同的材料。具体地说，使用在聚乙烯苄基醚化合物树脂中混合填料的材料等，最好是使用Q值高、介质常数低的材料。然后，在通过加热而使预浸料150a固化并形成树脂层150后，通过研磨或喷射(blast)而除去其表面，使柱电极120和柱状凸起132露出(图18)。
接着，根据溅射法等气相生长法，在柱电极120和柱状凸起132露出侧的整个表面上形成薄的基底导体层160(图19)。但是，在基底导体层160的形成中，可以使用镀敷法来取代气相生长法，也可通过粘贴金属箔来形成基底导体层160。由于基底导体层160的不需要部分在其后被除去，所以需要将基底导体层160的厚度设定得足够薄，例如可设定为0.3μm左右。
接着，在叠层体的两面、即树脂层140的表面和基底导体层160的表面上分别粘贴感光性的干膜107、108(图20)。对于干膜107的厚度，需要比上部基板布线图形170、171设定得稍厚，例如，在上部基板布线图形170、171的厚度为20μm左右时，干膜107的厚度设定为25μm即可。另一方面，设置干膜108的目的在于防止在形成下部基板布线图形110、111的树脂层140的表面上实施镀敷，所以其厚度是任意的。
接着，使用光掩模(未图示)对干膜107进行曝光，除去要形成上部基板布线图形170、171的区域170a、171a的干膜107(图21)。由此，成为基底导体层160在区域170a和区域171a露出的状态。此时，不除去干膜108，由此对于形成了下部基板布线图形110、111的树脂层140的表面，实质上保持整个面被覆盖的状态。
这里，要形成上部基板布线图形170的区域170a如图21所示，包含对应于柱状凸起132的区域。如上所述，在本实施方式中，由于使用电极节距非常窄的半导体IC130，所以在柱状凸起132和区域170a的平面方向上的相对位置关系上不容许大的偏移，但如上述那样，柱状凸起132和柱电极120的平面方向上的相对位置关系实质上被固定。这意味着对应于区域170a的光掩模的图形和对应于区域171a的光掩模的图形的相对位置关系，与柱状凸起132和柱电极120的平面方向上的相对位置关系实质上一致，所以在基底导体层160中，可正确地露出对应于柱状凸起132的区域。
这样，在露出一部分基底导体层160后，进行以基底导体层160为基体的电解电镀。由此，在露出基底导体层160的区域170a、171a，分别形成上部基板布线图形170、171(图22)。对于树脂层140的表面，实质上其整个面被干膜108覆盖，所以不形成镀层。对于镀液的选择，如上述那样例如可以使用硫酸铜。然后，如果将干膜107、108剥离，则成为在基底导体层160的表面上形成有上部基板布线图形170、171的状态(图23)。
然后，在使用酸等腐蚀液除去没有形成上部基板布线图形170、171部分的不需要的基底导体层160(软腐蚀)后(图24)，用感光性的保护层180和181覆盖叠层体的两面，在除去与要搭载电容等无源部件的区域相对应部分的保护层180和181、并露出下部基板布线图形110和上部基板布线图形170的一部分后，通过搭载无源部件，完成图1所示的内置半导体IC模块100。
如以上说明，在本实施方式的内置半导体IC模块100的制作中，由于使用具有定位孔106a、106b的复制用基板106，所以柱状凸起132和柱电极120的平面方向上的相对位置关系实质上被固定。由此，由于对应于区域170a的光掩模的图形和对应于区域171a的光掩模的图形的相对位置关系，与柱状凸起132和柱电极120的平面方向上的相对位置关系实质上一致，所以在形成上部基板布线图形170、171时，可正确地对柱状凸起132进行定位。因此，即使在使用电极节距为100μm以下、例如60μm的非常窄的半导体IC130时，也可以将焊接电极131和柱状凸起132与上部基板布线图形170的相对位置关系的偏移抑制到最小限度。
而且，本实施方式中使用的半导体IC130，通过研磨将其厚度t设定得非常薄，所以使内置半导体IC模块100整体的厚度非常薄，例如可达到200μm左右。
再有，在上述制造工序中，在形成了树脂层150后，通过研磨或喷射来除去其表面，露出柱电极120和柱状凸起132(参照图18)，但也可以通过使用激光等开孔而露出柱电极120和柱状凸起132。以下，参照附图来说明这种方法。
图25至图31是说明通过开孔而露出柱电极120和柱状凸起132的情况下的制造方法的工序图。
首先，在直至图17的工序结束后，通过向对应于柱电极120和柱状凸起132的区域照射激光，在树脂层150中形成孔151，使柱电极120和柱状凸起132露出(图25)。也可以使用激光照射以外的方法来形成孔151。
其后的工序与图19以后的工序同样，在露出柱电极120和柱状凸起132侧的整个表面上形成薄的基底导体层160后(图26)，在叠层体的两面上粘贴感光性的干膜107、108(图27)，通过使用未图示的光掩模对干膜107进行曝光，将区域170a、171a的干膜107除去(图28)。接着，进行以基底导体层160为基体的电解电镀，在区域170a、171a中分别形成上部基板布线图形170、171(图29)。然后，将干膜107、108剥离(图30)，除去(软腐蚀)没有形成上部基板布线图形170、171部分的不需要的基底导体层160(图31)。然后，在用感光性的保护层180和181覆盖叠层体的两面，除去对应于要搭载电容等无源部件的区域部分的保护层180和181，使下部基板布线图形110和上部基板布线图形170的一部分露出后，通过搭载无源部件，完成内置半导体IC模块。
下面，说明本发明的另一优选实施方式的内置半导体IC模块。
图32是表示本发明另一优选实施方式的内置半导体IC模块200的结构的概要剖面图。
如图32所示，本实施方式的内置半导体IC模块200包括：叠层的树脂层240及树脂层250；埋入在树脂层240和树脂层250之间的半导体IC230及内部基板布线图形290(第三基板布线图形)；在树脂层240的表面设置的下部基板布线图形210、211；在树脂层250的表面设置的上部基板布线图形270、271；在下部基板布线图形210、211的树脂层250侧设置的基底导体层261；在上部基板布线图形270、271的树脂层250侧设置的基底导体层260；以埋入树脂层240和树脂层250内的方式贯通设置的、将下部基板布线图形211和上部基板布线图形271电连接的柱电极220；对树脂层240的表面及下部基板布线图形210、211进行覆盖的保护层280；以及对树脂层250的表面和上部基板布线图形270、271进行覆盖的保护层281。这样，本实施方式的内置半导体IC模块200与上述的内置半导体IC模块100相比，主要不同是在设置着内部基板布线图形290的方面，以及不将下部基板布线图形210、211埋入在树脂层240中，而是设置在其表面这方面。
在本实施方式的内置半导体IC模块200中，也在保护层280、281的表面上搭载电容等无源部件，经由设置于保护层280、281中的导通孔(BVH)，与下部基板布线图形210、211或上部基板布线图形270、271电连接。此外，内置的半导体IC230可以使用与上述的内置半导体IC模块100中使用的半导体IC130相同的柱电极，如图32所示，经由柱状凸起232，与上部基板布线图形270电连接。
此外，在本实施方式的内置半导体IC模块200中，半导体IC230的背面230b和侧面230c也与树脂层240相接，另一方面，半导体IC230的表面230a与树脂层250相接。由此，半导体IC230的大部分表面与树脂层240连接，而且柱状凸起232与树脂层250相接。树脂层240是与上述内置半导体IC模块100中的树脂层140同样的层，其材料最好是选择在半导体IC230的机械性保护上优良的材料。另一方面，树脂层250是与上述内置半导体IC模块100中的树脂层150同样的层，其材料最好是选择电气特性上优良的材料。
下面，参照附图来说明图32所示的内置半导体IC模块200的制造方法。再有，本实施方式的内置半导体IC模块200的制造方法在很多部分上与上述内置半导体IC模块100的制造方法类似，所以省略部分重复的说明。
图33至图49是说明图32所示的内置半导体IC模块200的制造方法的工序图。
首先，准备复制用基板201，通过使用腐蚀掩模(未图示)来腐蚀除去规定的区域，形成多个定位孔201a和多个定位孔201b(图33)。作为复制用基板201，使用与上述复制用基板101相同的材料和相同的厚度就可以，作为定位孔201a、201b的形成方法，使用与在复制用基板106中形成定位孔106a、106b的方法相同的方法就可以。
定位孔201a是在以下的工序中通过嵌合柱状凸起232，在将半导体IC230定位在复制用基板201上的状态下用于暂时固定的孔，因此，其直径需要与柱状凸起232的直径大致相同，或设定得稍大。再有，如用图12说明的那样，设有对应于一部分柱状凸起232的定位孔201a，而且在对应于剩余的柱状凸起232的区域中，，通过设置与柱状凸起232的直径相比足够大的切口，来避免剩余的柱状凸起232和复制用基板201的干扰。另一方面，定位孔201b是用于在以下工序中通过嵌合柱电极220，将复制用基板201相对于后述的复制用基板206进行定位的孔。
接着，通过在复制用基板206的两面上粘贴感光性的干膜202、203(图34)，使用光掩模(未图示)对干膜203进行曝光，从而除去要形成内部基板布线图形290的区域290a的干膜203(图35)。此时，不除去干膜202。
这样，在露出复制用基板201的一部分背面后，通过以复制用基板201为基体进行电解电镀，在区域290a形成内部基板布线图形290(图36)。然后，如果将干膜202、203剥离，则成为在复制用基板201的背面形成内部基板布线图形290的状态(图37)。
接着，准备与上述半导体IC130具有同样结构的半导体IC230，通过在复制用基板201设置的定位孔201中插入半导体IC230的柱状凸起232而暂时固定(图38)。由此，半导体IC230成为定位在复制用基板201上的状态。
另一方面，除了复制用基板201以外，还准备复制用基板206，使用与在复制用基板201形成内部基板布线图形290的方法同样的方法，在其表面形成多个柱电极220。然后，在复制用基板201上设置的定位孔201b中插入柱电极220，将复制用基板201相对于复制用基板206进行定位，同时通过复制用基板201和复制用基板206来按压预浸料240a(图39)。在这种状态下，对预浸料240a加热并使其固化，形成树脂层240(图40)。由此，内部基板布线图形290、柱电极220及半导体IC230通过树脂层240被一体化。然后，将复制用基板201和复制用基板206剥离，取出一体化的叠层体(图41)。这里，由于柱电极220和柱状凸起232的平面位置关系与设置于复制用基板201中的定位孔201a和定位孔201b的平面位置关系实质上一致，所以两者的位置关系实质上被固定。
接着，在柱电极220和柱状凸起232突出的表面上，覆盖预浸料250a，完全覆盖突出的柱电极220和柱状凸起232(图42)。然后，在通过加热使预浸料250a固化并形成树脂层250后，通过研磨或喷射来除去其表面，使柱电极220和柱状凸起232露出(图43)。
接着，在形成树脂层250一侧的整个表面上形成薄的基底导体层260，而且在形成有树脂层240一侧的整个表面上形成薄的基底导体层261(图44)。即，在叠层体的两面形成基底导体层。接着，通过在叠层体的两面、即基底导体层260、261的表面上分别粘帖感光性的干膜207、208(图45)，使用光掩模(未图示)对干膜207、208进行曝光，从而除去要形成上部基板布线图形270、271的区域270a、271a的干膜207和要形成下部基板布线图形210、211的区域210a、211a的干膜208(图46)。由此，成为基底导体层260在区域270a和区域271a露出的状态，成为基底导体层261在区域210a和区域211a露出的状态。
同样，在要形成上部基板布线图形270的区域270a中，如图46所示包含对应于柱状凸起232的区域，但由于柱状凸起232和柱电极220的平面方向上的相对位置关系实质上被固定，所以可使基底导体层260之中对应于柱状凸起232的区域正确地露出。
这样，在露出基底导体层260、261的一部分后，进行以基底导体层260、261为基体的电解电镀。由此，在基底导体层260露出的区域270a、271a中分别形成上部基板布线图形270、271，在基底导体层261露出的区域210a、211a中分别形成下部基板布线图形210、211(图47)。然后，如果将干膜207、208剥离，则成为在基底导体层260的表面形成上部基板布线图形270、271、而在基底导体层261的表面形成下部基板布线图形210、211的状态(图48)。
然后，在使用腐蚀液来除去(软腐蚀)没有形成上部基板布线图形270、271部分的不需要的基底导体层260，而且除去(软腐蚀)没有形成下部基板布线图形210、211部分的不需要的基底导体层261后(图49)，用感光性的保护层280和281覆盖叠层体的两面，除去与要搭载电容等无源部件的区域部分相对应的保护层280及281，进而除去树脂层250，使下部基板布线图形210、上部基板布线图形270及内部布线图形290的一部分露出后，通过搭载无源部件，完成图32所示的内置半导体IC模块200。
如以上说明，在本实施方式的内置半导体IC模块200的制作中，由于使用具有定位孔201a、201b的复制用基板201，所以柱状凸起232和柱电极220的平面方向上的相对位置关系实质上被固定。由此，与上述实施方式同样，即使在使用电极节距为100μm以下、例如60μm的非常窄的半导体IC130时，也可以将柱状凸起232和上部基板布线图形270的相对位置关系的偏移抑制到最小限度。
而且，在本实施方式中，由于形成内部基板布线图形290，所以可实施更复杂的布线图形。
再有，在上述制造工序中，在形成树脂层250后，通过研磨或喷射来除去其表面，从而使柱电极220和柱状凸起232露出(参照图43)，但如使用图25至图31说明的那样，也可以通过使用激光等开孔来露出柱电极220和柱状凸起232。此时，如果通过开孔露出内部基板布线图形290的一部分，则可以容易地进行内部基板布线图形290和其他布线等连接。
本发明不限定于以上说明的实施方式，可在权利要求范围中记载的发明的范围内进行各种变更，这些变更当然都包含在本发明的范围内。
例如，在图1所示的内置半导体IC模块100中，将下部基板布线图形110、111埋入在树脂层140中，但也可以在图14所示的按压工序中，使用图39所示的复制用基板206来取代复制用基板106，然后通过实施图44至图49所示的工序，在树脂层140的表面形成基板布线图形110、111。
相反，也可以在图32所示的内置半导体IC模块200中，在图39所示的按压工序中，取代复制用基板206，而使用图10和图14所示的复制用基板101，然后通过实施图19至图24所示的工序，在树脂层240的内部埋入下部基板布线图形210、211。
而且，也可以形成埋入于树脂层140(240)内部的下部基板布线图形110、和在树脂层140(240)的表面形成的下部基板布线图形210、211两者。这种情况下，为了实现埋入的下部基板布线图形110和形成在表面上的下部基板布线图形210、211的绝缘，需要在它们之间存在与树脂层150(250)同样的层。
在任何一种实施方式中，最终将复制用基板剥离，但作为一方的复制用基板，例如也可以使用实施了多个内部布线的多层基板，在按压后，不将其剥离而仍然作为内置半导体IC模块的一部分来使用。例如，也可以在图39所示的按压工序中，取代形成了柱电极220的复制用基板206，而使用形成了柱电极220的多层基板，不将其剥离，原封不动地用作基板。
而且，在任何一种实施方式中，通过在设置于复制用基板106(201)中的定位孔106b(201b)中插入柱电极120(220)，进行复制用基板101(206)相对于复制用基板101(206)的定位(参照图14、图39)，但在定位时不需要将柱电极插入在定位孔中。例如，也可以将柱电极的高度设定为与预浸料(140a、240a)的厚度相同的程度，经由定位孔来对柱电极进行图像识别，从而进行定位。这时，即使柱电极不插入定位孔中，也能正确地进行定位。此外，即使在将柱电极插入到定位孔中的情况下，如果同时使用图像识别的定位，则即使将定位孔的直径设定得相对于柱电极的直径足够大，仍可正确地进行定位，可提高作业效率。
在图1所示的内置半导体IC模块100中，半导体IC130的背面130b和侧面130c的整个面与树脂层140相接，半导体IC130的表面130a的整个面与树脂层150相接，但在由相互不同的材料构成树脂层140和树脂层150时，树脂层140与半导体IC130的背面130b和侧面130c的至少一部分相接，树脂层150与柱状凸起132的至少一部分连接就足够了。对于图32所示的内置半导体IC模块200也是如此。因此，如图50所示，树脂层140和树脂层150的界面也可以位于半导体IC130的表面130a的下方，如图51所示，树脂层140和树脂层150的界面也可以位于半导体IC130的表面130a的上方。
但是，在图50所示的结构中，半导体IC130和树脂层150更多地相接，所以与图1和图32所示的结构(树脂层140和树脂层150的界面与半导体IC130的表面130a一致的结构)相比，对半导体IC130的机械性的保护特性稍稍下降。相反，在图51所示的结构中，由于柱状凸起132的一部分与树脂层140相接，所以与图1和图32所示的结构相比，半导体IC130使用的信号的电气特性稍稍下降。
如以上说明，根据本发明，可提供使用电极节距非常窄的半导体IC的薄型的内置半导体IC模块。此外，根据本发明，可兼顾内置的半导体IC的机械性保护和优良的电气特性。

Claims (25)

1.一种内置半导体IC模块，其特征在于包括：第一树脂层、第二树脂层、至少被埋入所述第一和第二树脂层内的柱电极、以及以被埋入所述第一树脂层和所述第二树脂层之间的方式固定的半导体IC；在所述半导体IC的焊接电极上设置柱状凸起，所述柱状凸起相对于所述柱电极被定位。
2.如权利要求1所述的内置半导体IC模块，其特征在于，所述半导体IC通过研磨而薄膜化。
3.如权利要求1所述的内置半导体IC模块，其特征在于，还包括设置于所述第一树脂层侧的第一基板布线图形、以及设置于所述第二树脂层侧的第二基板布线图形，所述柱电极的一端电连接至所述第一基板布线图形，所述柱电极的另一端电连接至所述第二基板布线图形。
4.如权利要求3所述的内置半导体IC模块，其特征在于，还包括以埋入在所述第一树脂层和所述第二树脂层之间的方式设置的第三基板布线图形。
5.如权利要求1所述的内置半导体IC模块，其特征在于，所述半导体IC的电极节距在100μm以下。
6.如权利要求1所述的内置半导体IC模块，其特征在于，所述第一树脂层与所述半导体IC的主表面之中与设有所述柱状凸起的面相反一侧的主表面和侧面的至少一部分相接，所述第二树脂层与所述柱状凸起的至少一部分相接，构成所述第一树脂层的材料和构成所述第二树脂层的材料相互不同。
7.如权利要求6所述的内置半导体IC模块，其特征在于，与构成所述第一树脂层的材料相比，构成所述第二树脂层的材料的Q值大。
8.如权利要求6所述的内置半导体IC模块，其特征在于，与构成所述第一树脂层的材料相比，构成所述第二树脂层的材料的介质常数低。
9.如权利要求6所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料的机械强度高。
10.如权利要求6所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料的吸水性低。
11.如权利要求6所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料对所述半导体IC的密接性高。
12.一种内置半导体IC模块，其特征在于，包括：在一个主表面上设有柱状凸起的半导体IC、与所述半导体IC的另一主表面和侧面的至少一部分相接而设置的第一树脂层、以及与所述柱状凸起的至少一部分相接而设置的第二树脂层；构成所述第一树脂层的材料和构成所述第二树脂层的材料相互不同。
13.如权利要求12所述的内置半导体IC模块，其特征在于，与构成所述第一树脂层的材料相比，构成所述第二树脂层的材料的Q值大。
14.如权利要求12所述的内置半导体IC模块，其特征在于，与构成所述第一树脂层的材料相比，构成所述第二树脂层的材料的介质常数低。
15.如权利要求12所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料的机械强度高。
16.如权利要求12所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料的吸水性低。
17.如权利要求12所述的内置半导体IC模块，其特征在于，与构成所述第二树脂层的材料相比，构成所述第一树脂层的材料对所述半导体IC的密接性高。
18.如权利要求12所述的内置半导体IC模块，其特征在于，所述半导体IC的所述另一主表面的几乎整个面与所述第一树脂层相接，所述半导体IC的所述一个主表面的几乎整个面与所述第二树脂层相接。
19.如权利要求12所述的内置半导体IC模块，其特征在于，所述半导体IC的所述侧面的几乎整个面与所述第一树脂层相接。
20.如权利要求12所述的内置半导体IC模块，其特征在于，所述半导体IC通过研磨而薄膜化。
21.一种内置半导体IC模块的制造方法，其特征在于，包括：
在第一复制用基板上形成柱电极的步骤；
在第二复制用基板上形成第一和第二定位部的步骤；
将柱状凸起定位在所述第一定位部上，同时将具有柱状凸起的半导体IC暂时固定在所述第二复制用基板上的步骤；以及
通过所述第二定位部和所述柱电极，将所述第一复制用基板相对于所述第二复制用基板进行定位，同时通过所述第一和第二复制用基板来按压并固化树脂的步骤。
22.如权利要求21所述的内置半导体IC模块的制造方法，其特征在于，还包括如下步骤：将所述半导体IC暂时固定在所述第二复制用基板上之前，对所述半导体IC的背面进行研磨，使其厚度变薄。
23.如权利要求21所述的内置半导体IC模块的制造方法，其特征在于，还包括如下步骤：在所述第一复制用基板和所述第二复制用基板的至少一个上形成基板布线图形。
24.如权利要求21所述的内置半导体IC模块的制造方法，其特征在于，还包括如下步骤：
在使上述树脂固化之后，通过剥离所述第二复制用基板而使所述柱电极和所述柱状凸起露出的步骤；
形成对露出的所述柱电极和所述柱状凸起进行覆盖的树脂层的步骤；
通过除去所述树脂层的一部分而再次使所述柱电极和所述柱状凸起露出的步骤；以及
形成与再次露出的所述柱电极和所述柱状凸起相对应的基板布线图形的步骤。
25.如权利要求21所述的内置半导体IC模块的制造方法，其特征在于，所述第一复制用基板是多层基板。
CNA2004100557098A 2003-07-30 2004-07-30 内置半导体ic模块及其制造方法 Pending CN1578601A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003283243 2003-07-30
JP283243/2003 2003-07-30
JP191369/2004 2004-06-29
JP2004191475 2004-06-29
JP191475/2004 2004-06-29
JP2004191369A JP3938921B2 (ja) 2003-07-30 2004-06-29 半導体ｉｃ内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN1578601A true CN1578601A (zh) 2005-02-09

Family

ID=33545106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100557098A Pending CN1578601A (zh) 2003-07-30 2004-07-30 内置半导体ic模块及其制造方法

Country Status (3)

Country Link
US (1) US7547975B2 (zh)
EP (1) EP1503409B1 (zh)
CN (1) CN1578601A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983429A (zh) * 2008-03-31 2011-03-02 国立大学法人九州工业大学 布线用电子部件及其制造方法
CN101836520B (zh) * 2007-10-25 2012-04-18 松下电器产业株式会社 部件内置配线基板和部件内置配线基板的制造方法
CN102449756A (zh) * 2009-03-27 2012-05-09 莫列斯日本有限公司 结合散热器的封装组件以及其制造方法
CN116710273A (zh) * 2020-12-25 2023-09-05 株式会社力森诺科 层叠板及布线基板的制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US7271496B2 (en) * 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
US7629202B2 (en) * 2006-09-18 2009-12-08 International Business Machines Corporation Method and apparatus for electrostatic discharge protection using a temporary conductive coating
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5628470B2 (ja) * 2007-12-04 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20100301467A1 (en) * 2009-05-26 2010-12-02 Albert Wu Wirebond structures
KR101033939B1 (ko) * 2009-06-01 2011-05-11 주식회사 심텍 임베디드 ｂｏｃ형 인쇄회로기판 및 그 제조방법
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9000587B1 (en) * 2013-03-12 2015-04-07 Maxim Integrated Products, Inc. Wafer-level thin chip integration
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
US9847269B2 (en) * 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
DE102018107035B4 (de) * 2017-11-15 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926239A (en) * 1983-06-07 1990-05-15 Sharp Kabushiki Kaisha Plastic encapsulant for semiconductor
JP2529987B2 (ja) 1988-01-18 1996-09-04 株式会社東芝 多層印刷配線板装置の製造方法
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US4941255A (en) 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3751587B2 (ja) 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
DE10010820C1 (de) 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Regenerierung von Halbleiterscheiben
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JP4931283B2 (ja) 2000-09-25 2012-05-16 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4601158B2 (ja) 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP4934900B2 (ja) 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
US6429045B1 (en) 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
JP4243922B2 (ja) 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
US6794751B2 (en) 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4856328B2 (ja) 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3865639B2 (ja) * 2002-01-28 2007-01-10 信越化学工業株式会社 半導体封止用シリコーン組成物および半導体装置
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US7122404B2 (en) 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
JP3938921B2 (ja) 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TWI320583B (en) 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
JP4575071B2 (ja) 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836520B (zh) * 2007-10-25 2012-04-18 松下电器产业株式会社 部件内置配线基板和部件内置配线基板的制造方法
CN101983429A (zh) * 2008-03-31 2011-03-02 国立大学法人九州工业大学 布线用电子部件及其制造方法
CN102449756A (zh) * 2009-03-27 2012-05-09 莫列斯日本有限公司 结合散热器的封装组件以及其制造方法
CN102449756B (zh) * 2009-03-27 2015-08-05 莫列斯日本有限公司 结合散热器的封装组件以及其制造方法
CN116710273A (zh) * 2020-12-25 2023-09-05 株式会社力森诺科 层叠板及布线基板的制造方法

Also Published As

Publication number Publication date
EP1503409B1 (en) 2014-06-25
EP1503409A2 (en) 2005-02-02
EP1503409A3 (en) 2006-09-06
US20050029642A1 (en) 2005-02-10
US7547975B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
CN1578601A (zh) 内置半导体ic模块及其制造方法
CN1277309C (zh) 半导体器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1882224A (zh) 配线基板及其制造方法
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1162960C (zh) 弹性表面波装置及其制造方法
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1835661A (zh) 配线基板的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1921079A (zh) 配线基板的制造方法
CN1244258C (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication