CN1723556A - 可叠置的半导体器件及其制造方法 - Google Patents

可叠置的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1723556A
CN1723556A CNA2004800017045A CN200480001704A CN1723556A CN 1723556 A CN1723556 A CN 1723556A CN A2004800017045 A CNA2004800017045 A CN A2004800017045A CN 200480001704 A CN200480001704 A CN 200480001704A CN 1723556 A CN1723556 A CN 1723556A
Authority
CN
China
Prior art keywords
dielectric film
interconnect
semiconductor
structure bodies
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800017045A
Other languages
English (en)
Other versions
CN100468719C (zh
Inventor
定别当裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CMK KK
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1723556A publication Critical patent/CN1723556A/zh
Application granted granted Critical
Publication of CN100468719C publication Critical patent/CN100468719C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种半导体封装，包括底板、至少一个半导体结构体、绝缘层、上部互连、下部互连，该半导体结构体形成在底板的一个表面上而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕半导体结构体，该上部互连形成在该绝缘层上而且每个都包括至少一个互连层，至少一些上部互连连接到半导体结构体的外部连接电极，该下部互连形成在该底板的另一个表面上而且每个都包括至少一个互连层，至少一些下部互连电连接到上部互连。

Description

可叠置的半导体器件及其制造方法
技术领域
本发明涉及一种具有半导体结构体的半导体封装及其制造方法。
背景技术
近年来，由于以便携式电话为代表的电子器件尺寸减小，所以发展了所谓CSP(芯片大小封装)的半导体封装。例如，在CSP中，在具有集成电路和用于外部连接的多个连接垫片的半导体衬底顶面上形成钝化膜(绝缘膜)。在钝化膜中对应于连接垫片形成开口部分。形成通过开口部分连接到连接垫片的互连。由例如柱形电极形成的外部连接电极形成在每个互连另一端的侧面上。用密封材料填充外部连接电极之间的空间。
依据这种CSP，例如，当焊球形成在外部连接电极上时，该器件可以通过面朝下(face-down)的方法键合到带有接线端子的电路板。安装区几乎可以和裸露的半导体封装同样大小。所以该CSP与传统的使用引线键合的朝上焊接法相比可以大大地减小电子器件尺寸。
当连接垫片数目随着集成程度变高而增加时，传统的半导体封装会引起下列问题。如上所述，CSP通常具有在半导体衬底顶面上排列成矩阵的外部连接电极。当该排列用于具有许多外部连接电极的半导体衬底时，外部连接电极的尺寸和间距变小。由于这种缺点，CSP技术几乎不能应用于相对于半导体衬底的尺寸来说具有大量外部连接电极的器件。更具体地说，如果外部连接电极具有小尺寸和间距，为了连接到电路板的校直变得困难，并且连接到电路板的成本提高。还有降低可靠性的问题，包括低键合强度、在键合时电极之间发生短路的高可能性、以及由于半导体衬底和电路板之间线性膨胀系数的差别产生的应力而使得外部连接电极损坏的高可能性。
在传统的半导体封装中，如上所述，器件可以通过面朝下的方法键合到电路板，而且安装区几乎可以和半导体衬底的尺寸相同。由于这些原因，与传统的使用引线键合的朝上焊接法相比电子器件的尺寸可以大大地减小。然而，该方法减小尺寸也是有限的。更具体地说，当其他必需的电路元件例如感应器电路元件和天线电路元件形成在电路板上，并且传统的半导体衬底连接到这些电路元件以获得所需的电路功能时，该半导体衬底和电路元件二维排列。因此，尺寸减小受到限制。另外，因为这些元件是二维排列，所以布线长度增加。这会增加阻抗(寄生电容等等)，导致电路性能降低。
发明内容
作为本发明的优点，在包括具有多个连接垫片的半导体结构体的半导体封装及其制造方法中，即使当半导体结构体连接垫片的数目增加时，用于外部连接的接线端子也可以具有必需的大小和间距。因此，可以提高连接到电路板的可靠性。
作为另一个优点，使用该半导体封装的电子元件可以制造得紧凑。另外，因为电路元件之间的布线长度可以降低，所以可以改善电路性能。
为了获得上述效果，根据本发明的第一方面，提供一种半导体封装，包括至少一个底板、一个或多个半导体结构体、绝缘层、上部互连、至少一个接线端子部分、上部绝缘膜、下部互连、下部绝缘膜和垂直导电部分，每个结构体形成在底板的一个表面上而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕半导体结构体，每个上部互连形成在该绝缘层上而且包括至少一个互连层，至少一些上部互连连接到半导体结构体的外部连接电极，该至少一个接线端子部分形成在上部互连上而且具有包括例如焊球的突出电极，该上部绝缘膜覆盖该绝缘膜的上表面和除上部互连的接线端子部分外的部分，每个下部互连形成在该底板的另一个表面上而且至少包括一个互连层，至少一些下部互连电连接到上部互连，该下部绝缘膜覆盖该底板的另一个表面和除下部互连的接线端子部分外的部分，该垂直导电部分将上部互连的一个互连层连接到下部互连的一个互连层，其中，例如电子元件安装在下部绝缘膜上或者上部绝缘膜上，而且连接到接线端子部分，或者由一些下部互连或一些上部互连形成薄膜电路元件例如电容器电路元件、电感器电路元件或天线电路元件。
为了获得上述效果，根据本发明的第二方面，还提供一种制造半导体封装的方法，包括在底板的一个表面上设置多个半导体结构体，每个半导体结构体具有形成在半导体衬底上同时使半导体结构体彼此分开的多个外部连接电极；在底板的一个表面上环绕半导体结构体形成绝缘层；在该绝缘层上形成上部互连，每个上部互连至少包括一个互连层并且至少具有一个接线端子部分，至少一些上部互连连接到半导体结构体的外部连接电极；在该绝缘层和该上部互连上形成上部绝缘膜，该上部绝缘膜覆盖除接线端子部分之外的部分；在该底板的另一个表面上形成下部互连，每个下部互连包括至少一个互连层和至少一个接线端子部分；形成下部绝缘膜，该下部绝缘膜覆盖该底板的另一个表面和除该下部互连的接线端子之外的部分；在该绝缘层和该底板中形成通孔；在该通孔中形成垂直导电部分，该垂直导电部分将该上部互连的一个层连接到该下部互连的一个层，而且进一步包括在该上部绝缘膜或下部绝缘膜上安装例如电子元件并且将该电子元件连接到该接线端子部分。
为了获得上述效果，根据本发明的第三方面，提供一种半导体封装，包括第一半导体封装和第二半导体封装，第一半导体封装包括至少一个底板、至少一个半导体结构体、绝缘层和上部互连，该半导体结构体形成在底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕该半导体结构体，每个上部互连形成在该绝缘层上并且至少包括一个互连层，至少一些上部互连连接到半导体结构体的外部连接电极而且具有至少一个接线端子部分，并且第二半导体封装包括至少一个底板、至少一个半导体结构体、绝缘层、上部互连和下部互连，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕该半导体结构体，每个上部互连形成在该绝缘层上而且包括至少一个互连层，至少一些上部互连连接到该半导体结构体的外部连接电极而且具有至少一个接线端子部分，每个下部互连形成在该底板的另一个表面上而且包括至少一个互连层，至少一些下部互连电连接到该上部互连而且具有至少一个接线端子部分，其中，一个或多个第二半导体封装彼此连接，而且堆叠在第一半导体封装上，并且上端半导体封装的下部互连的接线端子部分连接到下端半导体封装的上部互连的接线端子部分，该连接通过第一半导体封装和堆叠在其上的第二半导体封装之间的连接部分以及借助于具有充满导电材料的通孔的粘合层彼此堆叠的多个第二半导体封装之间的连接部分之一来进行。
为了获得上述效果，根据本发明的第四方面，还提供一种制造半导体封装的方法，该半导体封装包括第一半导体封装和第二半导体封装，第一半导体封装包括至少一个底板、至少一个半导体结构体、绝缘层和上部互连，该半导体结构体形成在该底板的一个表面上而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕该半导体结构体，每个上部互连形成在该绝缘层上而且包括至少一个互连层，至少一些上部互连连接到该半导体结构体的外部连接电极而且具有至少一个接线端子部分，并且第二半导体封装包括至少一个底板、至少一个半导体结构体、绝缘层、上部互连和下部互连，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕该半导体结构体，每个上部互连形成在该绝缘层上而且包括至少一个互连层，至少一些上部互连连接到该半导体结构体的外部连接电极而且具有至少一个接线端子部分，每个下部互连形成在该底板的另一个表面上而且包括至少一个互连层，至少一些下部互连电连接到该上部互连而且具有至少一个接线端子部分，该方法包括在第一半导体封装上堆叠一个或多个第二半导体封装而且将上端半导体封装的下部互连的接线端子部分连接到下端半导体封装的上部互连的接线端子部分，该连接通过第一半导体封装和堆叠在其上的第二半导体封装之间的部分和彼此堆叠的多个第二半导体封装之间的部分之一来进行。
根据本发明的半导体封装，具有用于外部连接的突出电极的接线端子部分的配置区域可以比半导体结构体的尺寸更大。即使当半导体结构体的连接垫片数目增加时，也可以在确保必需的大小的同时抑制接线端子部分的大小和间距的减小。因此，可以提高与电路板连接的可靠性。
此外，电子元件或薄膜电路元件可以安装在该半导体封装上，或者多个半导体封装可以彼此堆叠。因为电子元件或者薄膜电路元件可以整体地安装在该半导体结构体上，或者多个半导体结构体可以以高密度安装，所以可以促进使用这种半导体封装的电子器件尺寸减小。此外，因为可以减小半导体结构体和薄膜电路元件或者电子元件之间的布线长度，或者减小半导体结构体之间的布线长度，所以可以改善电路性能。
附图说明
图1是显示根据本发明第一实施例的半导体封装的截面图；
图2是显示在应用于根据第一实施例的半导体封装的制造方法的例子中初始制备的结构的截面图；
图3是显示图2之后的制造步骤的截面图；
图4是显示图3之后的制造步骤的截面图；
图5是显示图4之后的制造步骤的截面图；
图6是显示图5之后的制造步骤的截面图；
图7是显示图6之后的制造步骤的截面图；
图8是显示图7之后的制造步骤的截面图；
图9是显示图8之后的制造步骤的截面图；
图10是显示图9之后的制造步骤的截面图；
图11是显示图10之后的制造步骤的截面图；
图12是显示图11之后的制造步骤的截面图；
图13是显示图12之后的制造步骤的截面图；
图14是显示图13之后的制造步骤的截面图；
图15是显示图14之后的制造步骤的截面图；
图16是显示根据本发明第二实施例的半导体封装的截面图；
图17是显示根据本发明第三实施例的半导体封装的截面图；
图18是显示根据本发明第四实施例的半导体封装的截面图；
图19是显示根据本发明第五实施例的半导体封装的截面图；
图20是显示根据本发明第六实施例的半导体封装的截面图；
图21是显示根据本发明第七实施例的半导体封装的截面图；
图22是显示根据本发明第八实施例的半导体封装的截面图；
图23是显示根据本发明第九实施例的半导体封装的截面图；
图24是显示应用于根据第九实施例半导体封装的制造方法例子的截面图；和
图25是显示图24之后的制造步骤的截面图。
最佳实施方式
下面将根据附图所示实施例详细地说明根据本发明的具有半导体结构体的半导体封装及其制造方法。
第一实施例
图1是显示根据本发明第一实施例的半导体封装的截面图。
该半导体封装具有矩形平面状的底板1。该底板1由绝缘材料制成，该绝缘材料通过用环氧树脂、聚酰亚胺树脂、BT(双马来酰亚胺三嗪)树脂或者PPE(聚苯撑醚)浸渍的玻璃纤维、芳族聚酰胺纤维或者液晶纤维来制备。可选择地，该底板1可以由例如硅、玻璃、陶瓷或者单一树脂的绝缘材料制成。
矩形平面状而且略小于底板1的半导体结构体2的下表面通过管芯焊接材料制成的粘合层3键合到底板1的上表面(一个表面)的中央部分。在这种情况下，该半导体结构体2具有互连、柱状电极和密封膜(后面将说明)，而且通常称为CSP。该半导体结构体2是还特别地称为晶片级CSP(W-CSP)，因为采用在硅片上形成互连、柱状电极和密封膜，然后进行划片以获得单个半导体结构体2的方法，后面将说明该方法。
下面将说明半导体结构体2的结构。
该半导体结构体2具有硅衬底(半导体衬底)4。硅衬底4通过粘合层3键合到底板1。具有预定功能的集成电路形成在硅衬底4上表面的中央部分。多个连接垫片5形成在该上表面上的周围部分。该连接垫片5由铝基金属制成并电连接到该集成电路。
由二氧化硅制成的绝缘膜6形成在硅衬底4的上表面和连接垫片5上，除了每个连接垫片5的中央部分。每个连接垫片5的中央部分通过绝缘膜6中形成的开口部分7暴露在外。
由环氧树脂或者聚酰亚胺树脂制成的保护膜(绝缘膜)8形成在绝缘膜6的上表面上。在这种情况下，开口部分9形成在保护膜8中相应于绝缘膜6的开口部分7的位置。由铜制成的底层金属层10从由开口部分7和9暴露的每个连接垫片5的上表面延伸到保护膜8上表面上的预定部分。
由铜制成的互连11分别形成在底层金属层10的整个上表面上。
由铜制成的柱状电极(外部连接电极)12形成在每个互连11连接垫片部分的上表面上。由环氧树脂或者聚酰亚胺树脂制成的密封膜(绝缘膜)13环绕柱状电极12形成在包括互连11的保护膜8的上表面上。密封膜13的上表面与该柱状电极12的上表面齐平。如上所述，称为W-CSP的半导体结构体2包括硅衬底4、连接垫片5和绝缘膜6并且还包括保护膜8、互连11、柱状电极12和密封膜13。
矩形框架状的绝缘层14环绕半导体结构体2形成在底板1的上表面上。绝缘层14的上表面与半导体结构体2的上表面基本上齐平。
该绝缘层14由例如热固性树脂制成，或者由例如通过在热固性树脂中分散增强材料例如玻璃纤维或者二氧化硅填充剂制备的材料制成。
具有平坦上表面的第一上部绝缘膜15形成在半导体结构体2和绝缘层14的上表面上。第一上部绝缘膜15通常称为用于结构(build-up)衬底的结构材料。第一上部绝缘膜15由例如包含增强材料的热固性树脂制成，增强材料例如纤维或者填充剂，热固性树脂例如环氧树脂或者BT树脂。在这种情况下，该纤维是玻璃纤维或者聚芳基酰胺纤维。该填充剂是二氧化硅填充剂或者陶瓷填充剂。
由铜制成的上部底层金属层16形成在第一上部绝缘膜15上表面的预定部分。由铜制成的上部互连17形成在每个上部底层金属层16的整个上表面。包括上部互连17的至少一些上部底层金属层16通过在第一上部绝缘膜15中相应于柱状电极12上表面中央部分的部分形成的开口部分18电连接到柱状电极12的上表面。
由抗焊剂制成的第二上部绝缘膜19形成在第一上部绝缘膜15和上部互连17的上表面上。
开口部分20形成在第二上部绝缘膜19中相应于每个上部互连17的接线端子部分的部分。焊球21形成在每个开口部分20中和每个开口部分20上面，而且电连接到上部互连17的接线端子部分。多个焊球21以矩阵形式设置在第二上部绝缘膜19上。
具有平坦下表面的第一下部绝缘膜22形成在底板1的下表面(其他表面)上。第一下部绝缘膜22由例如和第一上部绝缘膜15相同的材料制成。由铜制成的下部底层金属层23形成在第一下部绝缘膜22底面的预定位置。由铜制成的下部互连24形成在每个下部底层金属层23的整个底面上。
由抗焊剂制成的第二下部绝缘膜25形成在第一下部绝缘膜22和下部互连24的底面上。开口部分26形成在下部绝缘膜25中相应于每个下部互连24的接线端子部分的部分。
包括上部互连17的至少一些上部底层金属层16通过垂直导电部分28电连接到包括下部互连24的下部底层金属层23。部分28中的每一个包括由铜制成的底层金属层28a和形成在通孔27内表面上的铜层28b。该孔27形成在绝缘膜15、绝缘层14、底板1和第一下部绝缘膜22中的预定位置。在这种情况下，在该铜层28b中形成一个腔。选择性地，为了在上下互连17、24之间获得另人满意的导电性，可以用导电材料29，例如铜浆料、银浆料或者导电树脂来填充该腔。可选择地，该腔部分可以填充绝缘树脂，从而通过防止任何外部杂质例如水侵入半导体封装而提高可靠性。
在本实施例中，底板1的尺寸在一定程度上比半导体结构体2的尺寸更大。因此，上部互连17的接线端子部分的配置区域在某种程度上可以制做得比半导体结构体2的尺寸更大。因此，上部互连17的接线端子部分(第二上部绝缘膜19的开口部分20中的部分)的尺寸和间距可以制做得比柱状电极12的尺寸和间距更大。
更具体地说，以矩阵形式设置的上部互连17的接线端子部分不仅设置在相应于半导体结构体2的区域上，而且还设置在相应于设置在半导体结构体2外侧表面外的绝缘层14的区域上。在以矩阵形式设置在第二上部绝缘膜19上的焊球21中，至少在最外面位置的焊球21设置成围绕半导体结构体2。利用这种结构，即使当硅衬底4上的连接垫片5数目增加时，也可以在确保必需尺寸的同时抑制焊球21的尺寸和间距的减小。因为有助于与电路板的连接的校直，所以可以减小连接到电路板的成本，而且可以提高连接到电路板的可靠性。
在这个半导体封装中，如上所述，该下部互连24形成在底板1下面形成的第一下部绝缘膜22下面。下部互连24通过第一上部绝缘膜15、绝缘层14、底板1和第一下部绝缘膜22中形成的通孔27中形成的垂直导电部分28连接到至少一些上部互连17。正如之后将要说明的那样，例如，可以由至少一些下部互连24形成薄膜电路元件，例如电容器电路元件、电感器电路元件或者天线电路元件。该薄膜电路元件可以通过垂直导电部分28连接到该上部互连17。可选择地，正如后面将要说明的那样，例如，芯片元件例如电容器或电阻器或者电子器件例如集成电路芯片可以安装在第二下部绝缘膜25的上表面。利用这个结构，可以促进使用这种半导体封装的电子器件的尺寸减小。此外，因为可以减小半导体结构体和薄膜电路元件或者电子元件之间的布线长度，所以可以改善电路性能。
制造方法
下面将说明制造该半导体封装的方法的例子。首先，将说明制造应用于该半导体封装的半导体结构体的方法的例子。
图2是显示应用于根据第一实施例半导体封装的半导体结构体制造方法的例子的截面图。
在这种情况下，如图2所示，制备一种结构，其中由铝基金属制成的连接垫片5、由二氧化硅制成的绝缘膜6和由环氧树脂或者聚酰亚胺树脂制成的保护膜8形成在晶片状态的硅衬底(半导体衬底)4上。连接垫片5的中央部分通过绝缘膜6和保护膜8中形成的开口部分7和9暴露在外。在上述结构中，具有预定功能的集成电路形成在晶片状态的每个硅衬底4的区域中，在该区域中将形成每个半导体结构体。每个连接垫片5电连接到相应区域中形成的集成电路。
然后，如图3所示，底层金属层10形成在保护膜8的整个上表面，包括连接垫片5通过开口部分7和9暴露的上表面。在这种情况下，该底层金属层10可以仅仅具有通过化学镀形成的铜层，或者仅仅具有通过溅射形成的铜层。可选择地，铜层可以通过溅射形成在由溅射形成的薄钛层上。
然后，在底层金属层10的上表面上形成喷镀抗蚀膜31，接着对其进行构图。在这种情况下，该喷镀抗蚀膜31在相应于每个互连11的形成区域的位置具有开口部分32。
使用底层金属层10作为电镀电流路径来进行铜电镀，从而在喷镀抗蚀膜31每个开口部分32中底层金属层10的上表面上形成互连11。然后，除去喷镀抗蚀膜31。
如图4所示，在包括互连11的底层金属层10的上表面上形成喷镀抗蚀膜33，然后对其进行构图。在这种情况下，该喷镀抗蚀膜33在相应于每个柱状电极12的形成区域的位置具有开口部分34。使用底层金属层10作为电镀电流路径来进行铜电镀，从而在喷镀抗蚀膜33每个开口部分34中互连11的连接垫片部分的上表面上形成柱状电极12。其后，除去喷镀抗蚀膜33。通过使用互连11作为掩模进行蚀刻来除去底层金属层10的不需要部分，从而仅仅在互连11下面留下底层金属层10，如图5所示。
如图6所示，由环氧树脂或者聚酰亚胺树脂制成的密封膜13通过丝网印刷、旋涂或者模压涂覆形成在包括柱状电极12和互连11的保护膜8的整个上表面上，使得该膜厚比柱状电极12的高度更大。因此，在这种状态下，柱状电极12的上表面被密封膜13覆盖。
适当地抛光密封膜13和柱状电极12的上表面以暴露柱状电极12的上表面，如图7所示。包括暴露的柱状电极12上表面的密封膜13的上表面同样被平坦化。适当地抛光柱状电极12上表面侧的原因是通过电镀形成的柱状电极12的高度具有变化，而且需要通过消除该变化使其均匀。
如图8所示，粘合层3键合到硅衬底4的整个底面。该粘合层3由管芯焊接材料例如环氧树脂或者聚酰亚胺树脂制成，并且通过加热和按压以半固态粘附到硅衬底4。然后，粘附到硅衬底4的粘合层3键合到切割带。在图9所示的划片步骤以后，各个结构从切割带剥落。因此，获得每个都在硅衬底4底面上具有粘合层3的多个半导体结构体2，如图1所示。
在这样得到的半导体结构体2中，粘合层3位于硅衬底4的底面。因此，在划片步骤之后不需要用于在每个半导体结构体2的硅衬底4的底面形成粘合层的非常繁琐的操作。用于在划片步骤之后从切割带剥落每个半导体结构体的操作与用于在划片步骤之后在每个半导体结构体2的硅衬底4的底面上形成粘合层的操作相比简单得多。
下面将说明一个例子，其中使用上述方法得到的半导体结构体2来制造图1中所示的半导体封装。
图10是显示依据本实施例的半导体封装制造方法的例子的截面图。
首先，如图10所示，制备底板1。该底板1足够大从而可以采样图1所示的多个底板1。底板1具有矩形平面形状，但它的形状不限。接着，键合到半导体结构体2的硅衬底4底面的粘合层3键合到底板1上表面(一个表面)上的多个预定部分。在这个键合过程中，最后通过加热和按压来固定粘合层3。
然后，通过例如丝网印刷或者旋涂在半导体结构体2和设置在最外面位置处的外侧之间在底板1的上表面上形成第一绝缘材料14a。片状第二绝缘材料15a位于第一绝缘材料14a的上表面上。
此外，片状第三绝缘材料22a位于底板1的底面(其他的表面)。第一绝缘材料14a由例如热固性树脂制成，或者由例如通过在热固性树脂中分散增强材料例如玻璃纤维或者二氧化硅填充剂制备的材料制成。
该片状第二和第三绝缘材料15a和22a不局限于但是最好由结构(build-up)材料制成。作为结构材料，可以使用与二氧化硅填充剂混合并且是半固态的热固性树脂例如环氧树脂或者BT树脂。然而，作为第二和第三绝缘材料15a和22a，可以使用通过半固化热固性树脂或者不包含填充剂而只含有热固性树脂的材料来制备的片状预浸渍材料。
通过使用图11所示的一对加热/按压板37和38来加热和按压第一到第三绝缘材料14a、15a和22a。因此，在半导体结构体2和设置在最外面位置处的那些的外侧之间在底板1的上表面上形成该绝缘层14。第一上部绝缘膜15形成在半导体结构体2和绝缘层14的上表面。第一下部绝缘膜22形成在底板1的底面。
在这种情况下，第一上部绝缘膜15的上表面被上部加热/按压板37的底面按压，并且因此变平坦。第一下部绝缘膜22的上表面被下部加热/按压板38的上表面按压，并且因此变平坦。因此，对于使第一上部绝缘膜15和第一下部绝缘膜22的上表面平坦化来说，抛光步骤不是必须的。由于这个原因，即使当该底板1相对较大且具有例如500×500mm的尺寸时，用于设置在底板1上的多个半导体结构体2的第一上部绝缘膜15和第一下部绝缘膜22的上表面也可以容易地被同时平坦化。
然后，如图12所示，通过例如用激光束照射该结构的激光加工在第一上部绝缘膜15中相应于柱状电极12上表面中央部分的部分处形成开口部分18。
通过使用机械钻孔或者用CO2激光束照射该结构的激光加工，从而在第一上部绝缘膜15、绝缘层14、底板1和第一下部绝缘膜22中的预定位置形成通孔27。根据需要通过除污处理除去开口部分18和通孔27中产生的环氧油污。
如图13所示，通过铜化学镀在包含通过开口部分18暴露的柱状电极12上表面的第一上部绝缘膜15的整个上表面、第一下部绝缘膜22的整个上表面和通孔27的内表面上形成上部底层金属层16、下部底层金属层23和底层金属层28a。
然后，通过构图镀覆金属在上部底层金属层16的上表面和下部底层金属层23的上表面上形成上部互连17和下部互连24。更具体地说，在上部底层金属层16的上表面上形成上部喷镀抗蚀膜41，然后对其进行构图。同样在下部底层金属层23的上表面上形成下部喷镀抗蚀膜42，然后对其进行构图。在这种情况下，开口部分43形成在上部喷镀抗蚀膜41中相应于包括通孔27的上部互连17形成区域的部分。此外，开口部分44形成在下部喷镀抗蚀膜42中相应于包括通孔27的下部互连24形成区域的部分。
通过使用上部底层金属层16、下部底层金属层23和底层金属层28a作为电镀电流路径来进行铜电镀。因此，上部互连17形成在上部喷镀抗蚀膜41的开口部分43中上部底层金属层16的上表面上。下部互连24形成在下部喷镀抗蚀膜42的开口部分44中下部底层金属层23的上表面上。此外，铜层28b形成在通孔27中的底层金属层28a的表面上。
除去喷镀抗蚀膜41和42。通过使用上部互连17和下部互连24作为掩模的蚀刻除去底层金属层16和23的不必要部分。如图14所示，仅仅剩下上部互连17下面的上部底层金属层16。此外，仅仅剩余下部互连24上的下部底层金属层23。在这种状态下，包括上部互连17的至少一些上部底层金属层16通过第一上部绝缘膜15的开口部分18连接到柱状电极12的上表面。包括上部互连17的至少一些上部底层金属层16和包括下部互连24的至少一些下部底层金属层23通过垂直导电部分28连接，每个垂直导电部分28包括形成在通孔27内表面上的底层金属层28a和铜层28b。
如图15所示，通过丝网印刷在每个垂直导电部分28的空间内填充导电材料29，例如铜浆料、银浆料或者导电树脂。根据需要，通过抛光来除去从每个通孔27突出的多余导电材料29。
通过丝网印刷或者旋涂在包括上部互连17的第一上部绝缘膜15的上表面上形成由抗焊剂制成的第二上部绝缘膜19。在这种情况下，开口部分20形成在第二上部绝缘膜19中相应于上部互连17的连接垫片部分的部分。此外，通过丝网印刷或者旋涂在包括下部互连24的第一下部绝缘膜22的上表面上形成由抗焊剂制成的第二下部绝缘膜25。在这种情况下，该开口部分26形成在第二下部绝缘膜25中相应于下部互连24的连接垫片部分的部分。
焊球21形成在开口部分20内和开口部分20上，而且连接到上部互连17的连接垫片部分。当在相邻的半导体结构体2之间切割第二上部绝缘膜19、第一上部绝缘膜15、绝缘层14、底板1、第一下部绝缘膜22和第二下部绝缘膜25时，得到图1所示的多个半导体器件。
在上述制造方法中，多个半导体结构体2通过粘合层3设置在底板1上。特别地，对多个半导体结构体2同时形成上部互连17、下部互连24、垂直导电部分28和焊球21。然后，分隔该结构，以获得多个半导体器件。因此，可以简化该制造步骤。从图12所示的制造步骤看出，可以和底板1一起运输多个半导体结构体2。这同样简化了制造步骤。
下面将说明根据第一实施例的半导体封装的改型。
第一改型
在上述实施例中，相应于半导体结构体2和环绕它的绝缘层14的整个上表面以矩阵形式设置焊球21。然而，本发明不局限于此。例如，焊球21可以仅仅设置在相应于环绕半导体结构体2的绝缘层14的区域上。在这种情况下，焊球21可以形成为不完全环绕半导体结构体2，而是仅仅在半导体结构体2四面中的一面到三面上。
第二改型
在上述实施例中，如图13所示，通过对由电镀形成的镀覆金属进行构图来形成上部互连17和下部互连24。然而，本发明不局限于此。可以通过构图蚀刻来形成互连。更具体地说，例如，在由化学镀形成的上部底层金属层16、下部底层金属层23和底层金属层28a的整个表面进行电镀来形成铜层。通过光刻对铜层和上部底层金属层16、下部底层金属层23以及底层金属层28a进行连续地构图，从而形成包括上部底层金属层16的上部互连17和包括下部底层金属层23的下部互连24，如图14所示。在任一种方法中，可以在化学镀之前在每个通孔27中形成由碳制成的薄的导电膜。
第三改型
随着集成程度提高，要求上部互连17的微构图相对精细。另一方面，下部互连24要求的图案精确度相对较低，因为通过布线图案形成薄膜电路元件例如电感器电路或者天线电路，或者形成安装电子部件的相对粗糙的互连。
通常，通过对镀覆金属进行构图形成的互连层的构图精确度取决于通过喷镀抗蚀膜形成的图案的精确度。喷镀抗蚀膜相对较厚，因此侧蚀量大。由于这个原因，图案精确度相对较低，而且通过对镀覆金属进行构图形成的互连层的图案精确度同样较低。因此，构图镀覆金属不适合于微构图。另一方面，通过构图蚀刻形成的互连层的图案精确度取决于通过电镀形成的互连层蚀刻的图案精确度。这个互连层相对较薄，因此侧蚀量小。由于这个原因，可以以相对较高的精确度进行构图。因此，构图蚀刻适合于微构图。
要求相对精细微构图的上部互连17可以通过构图蚀刻来形成，而不需要精细微构图的下部互连24可以通过构图电镀来形成。在这种情况下，该两个表面可以同时或一个接一个地分别加工。如果一个接一个地分别加工该表面，在加工一个表面期间用抗蚀剂或者保护膜覆盖另一个表面。在任一种加工方法中，可以使用下面将说明的垂直导电部分形成方法。
第四改型
在上述实施例中，包括底层金属层28a和铜层28b的垂直导电部分28形成在各个通孔27内。然而，本发明不局限于此。
例如，通孔27可以完全地充满导电材料例如铜浆料、银浆料或者导电树脂以形成垂直导电部分，而不是在通孔27内形成底层金属层28a和铜层28b。
在这种情况下，在形成通孔27之前，首先通过化学镀和电镀形成上部底层金属层16、上部互连17、下部底层金属层23和下部互连24，如图13所示。
然后，将保护膜键合到这两个表面的整个表面上。通过使用机械钻孔或者用CO2激光束照射该结构的激光加工，在包括保护膜、上部底层金属层16、上部互连17、下部底层金属层23和下部互连24的结构中形成通孔27。通过丝网印刷用导电材料例如铜浆料、银浆料或者导电树脂来填充各个通孔27中的空间。通过抛光来除去从各个通孔27突出的多余导电材料。当该导电材料烘干并变硬时，就形成垂直导电部分。
第二实施例
图16是显示根据本发明第二实施例的半导体封装的截面图。
这个半导体器件在下面几点上与图1所示的第一实施例不同。由例如铜箔制成的底层51形成在底板1上表面的预定部分。半导体结构体2的硅衬底4的底面通过粘合层3键合到底层51的上表面。形成在底层51预定部分的圆孔52的内表面连接到垂直导电部分28的底层金属层28a。在这种情况下，圆孔52与形成通孔27同时地形成在底层51内。当底层金属层28a形成在通孔27内时，底层金属层28a连接到底层51中圆孔52的内表面。
第三实施例
图17是显示根据本发明第三实施例的半导体封装的截面图。
在图16所示的第二实施例中，垂直导电部分28连接到底层51。然而，本发明不局限于此。例如，如图17所示的本发明的第三实施例，包括下部底层金属层23的下部互连24可以通过第一下部绝缘膜22和底板1中形成的开口部分53连接到底层51。
第四实施例
图18是显示根据本发明第四实施例的半导体封装的截面图。
在第一实施例中，仅仅包括一层的上部底层金属层16形成在第一上部绝缘膜15上，如图1所示。然而，本发明不局限于此。例如，如图16所示的本发明第四实施例中那样，可以形成两层或者三层或者更多层。
更具体地说，由结构材料制成的第一上部绝缘膜61形成在半导体结构体2和绝缘层14的上表面上。包括第一上部底层金属层62的第一上部互连63形成在第一上部绝缘膜61的上表面而且通过第一上部绝缘膜61中形成的开口部分64连接到柱状电极12的上表面。
由结构材料制成的第二上部绝缘膜65形成在包括第一上部互连63的第一上部绝缘膜61的上表面上。包括第二底层金属层66的第二上部互连67形成在第二上部绝缘膜65的上表面上，而且通过第二上部绝缘膜65中形成的开口部分68连接到第一上部互连63的连接垫片部分。
由抗焊剂制成的第三上部绝缘膜69形成在包括第二上部互连67的第二上部绝缘膜65的上表面上。开口部分70形成在第三上部绝缘膜69中相应于第二上部互连67的连接垫片部分的部分。焊球71形成在各个开口部分70中或者各个开口部分70上，而且连接到相应一个第二上部互连67的连接垫片部分。
在第四实施例中，包括第一上部底层金属层62的第一上部互连63和包括下部底层金属层23的下部互连24通过垂直导电部分28连接。然而，本发明不局限于此。包括第二底层金属层66的第二上部互连67和包括下部底层金属层23的下部互连24可以通过垂直导电部分28连接。
在第四实施例中，焊球71仅仅形成在相应于环绕半导体结构体2的矩形框状绝缘层14的区域上。结果，第二上部绝缘膜65在相应于半导体结构体2的区域中的大部分上表面是多余区域，可以防止该多余区域具有连接到焊球71的第二上部互连67。通过在这个多余区域中形成薄膜无源元件72例如电容器电路元件、电感器电路元件或者从第二上部互连形成的天线电路元件，可以减小电子器件的尺寸。
芯片元件73例如电容器或者电阻器可以安装在第二下部绝缘膜25上表面的周围部分的预定部分，从而进一步减小器件尺寸和布线长度。在这种情况下，芯片元件73的两个电极通过由丝网印刷填充开口部分26的焊锡部分74连接到下部互连24。
薄膜无源元件72例如电容器电路元件、电感器电路元件或者由下部互连形成的天线电路元件可以形成在第一下部绝缘膜22在除芯片元件73的安装区域之外的区域内的上表面上。在这种情况下，可以确保相对大的面积作为薄膜无源元件72的形成区域。因此，可以令人满意地形成相对大面积的无源元件。
在这种情况下，芯片元件73形成在第二下部绝缘膜25上表面的周围部分，因此第二下部绝缘膜25几乎在上表面的中央部分具有平坦区域。在中央部分的平坦区域可以用作吸入压头抽吸区(suctionhead suction region)(安装拾取区)，该吸入压头抽吸区被吸入压头抽吸，从而操作该半导体器件。
多个芯片元件73几乎可以安装在包括第二下部绝缘膜25上表面中央部分附近的部分的上表面的整个区域上。在这种情况下，可以进一步减小器件尺寸和布线长度。然而，变得难以确保平坦的吸入压头抽吸区。下面将说明第五和第六实施例，其中即使在上述情况下也可以确保平坦的吸入压头抽吸区。
第五实施例
图19是显示根据本发明第五实施例的半导体封装的截面图。
在这个半导体封装中，多个芯片元件73安装在几乎包括第二下部绝缘膜25上表面中央部分的整个区域上。这些芯片元件73被环氧树脂或者聚酰亚胺树脂制成的密封膜75覆盖。密封膜75的上表面75通过抛光来平坦化。该平坦的上表面用作吸入压头抽吸区。
第六实施例
图20是显示根据本发明第六实施例的半导体封装的截面图。
在这个半导体封装中，多个芯片元件73安装在几乎包括第二下部绝缘膜25上表面中央部分的整个区域上。几乎安装在第二下部绝缘膜25上表面中央部分的芯片元件73被环氧树脂或者聚酰亚胺树脂制成的密封膜75覆盖。由金属板形成的平板76键合到密封膜75的上表面。平板76的上表面用作吸入压头抽吸区。
可以代替芯片元件73或者与芯片元件73一起，安装由集成电路例如LSI或者类似于图1所示半导体结构体2的结构形成的半导体IC芯片。
第七实施例
图21是显示根据本发明第七实施例的半导体封装的截面图。
在第一实施例中，仅仅包括一层的每个下部互连24形成在第一下部绝缘膜22下面，如图1所示。然而，本发明不局限于此。例如，正如在图21所示的本发明第七实施例中那样，可以形成两层或三层或者更多层。
更具体地说，由结构材料制成的第一下部绝缘膜101形成在底板1的底面上。包括下部底层金属层102的第一下部互连103形成在第一下部绝缘膜101的底面上，而且连接到垂直导电部分28。
由结构材料制成的第二下部绝缘膜104形成在包括第一下部互连103的第一下部绝缘膜101的底面上。包括第二下部底层金属层105的第二下部互连106形成在第二下部绝缘膜104的底面上，而且通过第二下部绝缘膜104中形成的开口部分107连接到第一下部互连103的连接垫片部分。由抗焊剂制成的第三下部绝缘膜108形成在包括第二下部互连106的第二下部绝缘膜104的底面上。开口部分109形成在第三下部绝缘膜108中相应于第二下部互连106的连接垫片部分的部分。
在第七实施例中，包括上部底层金属层16的上部互连17和包括下部底层金属层102的第一下部互连103通过垂直导电部分28连接。然而，本发明不局限于此。包括上部底层金属层16的上部互连17和包括第二下部底层金属层105的第二下部互连106可以通过垂直导电部分连接。
当每个上部互连包括两层或更多层，而且每个下部互连包括两层或更多层时，上部互连中的一层和下部互连中的一层可以通过垂直导电部分连接，包括图18和21所示的情况。
第八实施例
图22是显示根据本发明第八实施例的半导体封装的截面图。
在第一实施例中，在彼此相邻的半导体结构体2之间切割所得到的结构。然而，本发明不局限于此。例如，正如在图22所示的本发明第八实施例中那样，可以对于每两个半导体结构体2来切割所得到的结构，以获得多芯片模块型的半导体器件。可选择地，可以对于每两个或更多半导体结构体2来切割所得到的结构。在这种情况下，一组该半导体结构体2可以是相同类型或者不同类型。
第九实施例
图23是显示根据本发明第九实施例的半导体封装的截面图。
在这个半导体封装中，第二和第三半导体封装82和83安装在具有例如与图1所示的相同结构的第一半导体封装81下面。
在这种情况下，第二半导体块82没有焊球21，与例如图1所示的结构不同。
第三半导体块83没有通孔27、垂直导电部分28、导电材料29、第一下部绝缘膜22、第二下部绝缘膜25、下部底层金属层23、下部互连24和焊球21，与例如图1所示的结构不同。
第一半导体块81和第二半导体块82通过插入它们之间的粘合层84键合。第一半导体块81的下部互连24的连接垫片部分通过粘合层84中形成的通孔85内形成的导电材料86连接到第二半导体块82的上部互连17的连接垫片部分。
第二半导体块82和第三半导体块83通过插入它们之间的粘合层87键合。第二半导体块82的下部互连24的连接垫片部分通过粘合层87中形成的通孔88内形成的导电材料89连接到第三半导体块83的上部互连17的连接垫片部分。
制造方法
下面将说明制造这种半导体器件的方法的例子。
图24和25是显示应用于根据第九实施例的半导体封装的制造方法的例子的截面图。
首先，如图24所示，例如，具有薄片形状并由例如液晶聚合物的热固性树脂、热塑性聚酰亚胺、PEEK(聚醚醚酮)或者PPS(聚苯硫醚)制成的粘合层84键合到第二半导体块82的第二上部绝缘膜19的上表面。在这种情况下，保护膜90键合到粘合层84的上表面。
然后，通过例如使用激光束照射该结构的激光加工在保护膜90和粘合层84相应于第二上部绝缘膜19的开口部分20的部分，即上部互连17的连接垫片部分形成通孔85。
通孔85和开口部分20通过丝网印刷填充低温下可以烧结的导电材料86例如铜浆料、银浆料或者导电树脂。
除去保护膜90。在这种状态下，每个导电材料86从粘合层84突出，同时高度与保护膜90的厚度相同。
用与如上所述相同的方式，通过用导电材料89填充键合到第二上部绝缘膜19上表面的粘合层87中形成的通孔88等来制备第三半导体块83。如图25所示，第二半导体块82位于第三半导体块83上的粘合层87上。第一半导体块81位于第二半导体块82上的粘合层84上。在这种情况下，第一半导体块81上不形成焊球21。在这种设置状态下，导电材料86和89的上部插入半导体块81和82的第二下部绝缘膜25的开口部分26。
通过使用一对加热/按压板91和92来加热和按压第一到第三半导体块81至83以及粘合层84和87。因此，使该导电材料86和89烧结。第一半导体块81的下部互连24的连接垫片部分通过导电材料86连接到第二半导体块82的上部互连17的连接垫片部分。此外，第二半导体块82的下部互连24的连接垫片部分通过导电材料89连接到第三半导体块83的上部互连17的连接垫片部分。
当固化粘合层84和87时，第一半导体块81和第二半导体块82通过粘合层84键合，而第二半导体块82和第三半导体块83通过粘合层87键合。
然后，如图23所示，焊球21形成在第一半导体块81上。以这种方式，得到图22所示的半导体器件。
在上述制造方法中，因为第一到第三半导体块81到83通过插入这些块之间的粘合层84和87同时键合，所以可以简化制造步骤。正如在第二半导体块82中那样，可以省略第三半导体块83上的焊球21，与例如图1所示的结构不同。
其它实施例
在上述实施例中，半导体结构体2具有在互连11的连接垫片部分上形成的柱状电极12作为外部连接电极。然而，本发明不局限于此。例如，半导体结构体2也可以没有柱状电极12，而是具有用作外部连接电极的连接垫片部分的互连11。半导体结构体2可以具有用作外部连接电极的连接垫片5。可选择地，柱状电极可以形成在作为外部连接电极的连接垫片5上。该柱状电极可以用作外部连接电极。
例如，在图1所示的第一实施例中，焊球21连接到从第二上部绝缘膜19中形成的开口部分20暴露出来的上部互连17的连接垫片部分。然而，本发明不局限于此。例如，焊球21可以连接到从第二下部绝缘膜25中形成的开口部分26暴露出来的下部互连24。
例如，在图18所示的第四实施例中，芯片元件73或者半导体芯片安装在第二下部绝缘膜25的底面上，而且连接到下部互连24。然而，本发明不局限于此。例如，芯片元件73或者半导体芯片可以安装在第二上部绝缘膜19的上表面上，而且连接到上部互连17的连接垫片部分。

Claims (83)

1、一种半导体封装，包括：
具有一个表面和另一个表面的底板；
至少一个半导体结构体，该半导体结构体形成在该底板的所述一个表面上，而且具有半导体衬底和形成在该半导体衬底上的多个外部连接电极；
绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体；
多个上部互连，每个所述上部互连形成在该绝缘层上，而且包括至少一个互连层，至少一些所述上部互连连接到该半导体结构体的该外部连接电极；和
多个下部互连，每个所述下部互连形成在该底板的所述另一个表面上，而且包括至少一个互连层，至少一些所述下部互连电连接到该上部互连。
2、根据权利要求1所述的封装，还包括形成在该上部互连上的至少一个接线端子部分。
3、根据权利要求2所述的封装，还包括形成在该上部互连的该接线端子部分上的至少一个突出电极。
4、根据权利要求3所述的封装，其中该突出电极具有焊球。
5、根据权利要求2所述的封装，还包括上部绝缘膜，该上部绝缘膜覆盖该绝缘膜的上表面和除该上部互连的该接线端子部分外的部分。
6、根据权利要求5所述的封装，还包括覆盖该绝缘膜的整个上表面和该半导体结构体除了每个外部连接电极上表面中心部分之外的上表面的绝缘膜，并且
其中该上部绝缘膜和该上部互连形成在该绝缘膜上。
7、根据权利要求6所述的封装，其中该绝缘膜具有薄片形状。
8、根据权利要求7所述的封装，其中该绝缘膜的上表面是平坦的。
9、根据权利要求5所述的封装，其中至少一个电子元件安装在该上部绝缘膜上，而且连接到该上部互连的接线端子部分。
10、根据权利要求1所述的封装，还包括垂直导电部分，该垂直导电部分将该上部互连的所述互连层之一连接到该下部互连的所述互连层之一。
11、根据权利要求10所述的封装，其中至少在该绝缘层和该底板中形成通孔，并且
该垂直导电部分至少包括填充该通孔的导电材料。
12、根据权利要求10所述的封装，其中至少在该绝缘层和该底板中形成通孔，并且
该垂直导电部分至少包括在该通孔中形成的互连层。
13、根据权利要求11所述的封装，其中该垂直导电部分还包括填充该通孔的导电材料。
14、根据权利要求10所述的封装，还包括形成在该底板上表面上的底层，并且
该半导体结构体形成在该底层上。
15、根据权利要求14所述的封装，其中该底层连接到该垂直导电部分。
16、根据权利要求1所述的封装，其中所述至少一个半导体结构体包括形成在该底板上的多个半导体结构体。
17、根据权利要求16所述的封装，其中所述多个半导体结构体彼此隔开地形成在该底板上。
18、根据权利要求16所述的封装，其中所述多个半导体结构体的至少一些所述外部连接电极通过该上部互连而彼此电连接。
19、根据权利要求1所述的封装，其中该半导体结构体包括多个连接垫片、电连接到该连接垫片的多个柱状电极和环绕该柱状电极形成的密封膜，并且
该外部连接电极包括该柱状电极。
20、根据权利要求19所述的封装，其中该半导体结构体包括将该连接垫片连接到该柱状电极的互连。
21、根据权利要求1所述的封装，其中该半导体结构体包括多个连接垫片，并且
该外部连接电极包括该连接垫片。
22、根据权利要求1所述的封装，还包括形成在该下部互连上的至少一个接线端子部分。
23、根据权利要求22所述的封装，其中至少一个突出电极形成在该下部互连的接线端子部分上。
24、根据权利要求23所述的封装，其中该突出电极包括焊球。
25、根据权利要求22所述的封装，还包括下部绝缘膜，该下部绝缘膜覆盖该底板的所述另一个表面和除了该下部互连的接线端子部分以外的部分。
26、根据权利要求25所述的封装，还包括覆盖该底板的所述另一个表面的整个表面的绝缘膜，并且
其中该下部绝缘膜和该下部互连形成在该绝缘膜上。
27、根据权利要求26所述的封装，其中该绝缘膜具有薄片形状。
28、根据权利要求25所述的封装，还包括至少部分形成在该下部绝缘膜上的平坦吸入压头抽吸区。
29、根据权利要求25所述的封装，其中至少一个电子元件安装在该下部绝缘膜上，而且连接到该下部互连的接线端子部分。
30、根据权利要求29所述的封装，其中该电子元件安装在该下部绝缘膜上的周边部分，并且
该下部绝缘膜上表面的中心部分用作该吸入压头抽吸区。
31、根据权利要求29所述的封装，其中所述至少一个电子元件包括安装在包括该下部绝缘膜上表面中心部分的区域内而且覆盖有密封膜的多个电子元件，该密封膜的上表面用作该吸入压头抽吸区。
32、根据权利要求29所述的封装，其中所述至少一个电子元件包括安装在包括该下部绝缘膜上表面中心部分的区域内的多个电子元件，
至少安装在该下部绝缘膜上表面中心部分的该电子元件覆盖有密封膜，
将平板置于该密封膜的上表面上，并且
该平板的上表面用作该吸入压头抽吸区。
33、根据权利要求1所述的封装，其中由至少一些该下部互连或者一些该上部互连形成薄膜电路元件。
34、根据权利要求33所述的封装，其中该薄膜电路元件包括电容器电路元件、电感器电路元件和天线电路元件之一。
35、根据权利要求1所述的封装，还包括形成在该底板上表面的底层，并且
在该底层上形成该半导体结构体。
36、根据权利要求35所述的封装，其中该底层连接到该下部互连。
37、一种半导体封装，包括：
第一半导体封装和第二半导体封装；
该第一半导体封装包括至少一个底板，
至少一个半导体结构体，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，
绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体，以及
上部互连，该上部互连中的每一个都形成在该绝缘层上并且包括至少一个互连层，至少一些该上部互连连接到该半导体结构体的外部连接电极而且具有至少一个接线端子部分，
该第二半导体封装包括
至少一个底板，
至少一个半导体结构体，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，
绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体，
上部互连，该上部互连中的每一个形成在该绝缘层上而且包括至少一个互连层，至少一些该上部互连连接到该半导体结构体的外部连接电极而且具有至少一个接线端子部分，以及
下部互连，该下部互连中的每一个形成在该底板的另一个表面上而且包括至少一个互连层，至少一些该下部互连电连接到该上部互连而且具有至少一个接线端子部分，
其中，一个或所述多个第二半导体封装彼此连接，而且堆叠在第一半导体封装上，并且
上侧的半导体封装的下部互连的该接线端子部分连接到下侧的半导体封装的上部互连的接线端子部分，该连接通过该第一半导体封装和堆叠在其上的该第二半导体封装之间的连接部分以及彼此堆叠的所述多个第二半导体封装之间的连接部分中的一个来进行。
38、根据权利要求37所述的封装，其中该第二半导体封装包括垂直导电部分，该垂直导电部分将该上部互连的所述互连层之一连接到该下部互连的所述互连层之一。
39、根据权利要求38所述的封装，其中该第二半导体封装具有形成在该绝缘层和该底板中的通孔，并且
该垂直导电部分至少包括在该通孔中形成的互连层。
40、根据权利要求38所述的封装，其中该第二半导体封装具有在该绝缘层和该底板中形成的通孔，并且
该垂直导电部分至少包括填充该通孔的导电材料。
41、根据权利要求37所述的封装，其中该半导体结构体包括多个连接垫片、电连接到该连接垫片的多个柱状电极和环绕该柱状电极形成的密封膜，并且
该外部连接电极包括该柱状电极。
42、根据权利要求41所述的封装，其中该半导体结构体包括将该连接垫片连接到该柱状电极的互连。
43、根据权利要求37所述的封装，其中上侧的半导体封装和下侧的半导体封装通过插入其间的粘合层键合。
44、根据权利要求43所述的封装，其中该粘合层具有填充有导电材料的通孔，并且
上侧的半导体封装的下部互连的该接线端子部分和下侧的半导体封装的上部互连的该接线端子部分通过形成在该通孔中的导电材料连接。
45、根据权利要求37所述的封装，其中该第一半导体封装和该第二半导体封装中的每一个包括覆盖该绝缘膜上表面和除了该上部互连的接线端子部分之外的部分的上部绝缘膜。
46、根据权利要求37所述的封装，还包括至少一个突出电极，该突出电极形成在堆叠的第二半导体封装中最上层半导体封装的上部互连的该接线端子部分上。
47、根据权利要求46所述的封装，其中该突出电极包括焊球。
48、根据权利要求37所述的封装，其中该第二半导体封装包括覆盖该底板的所述另一个表面和除了该下部互连的接线端子部分之外的部分的下部绝缘膜。
49、一种制造半导体封装的方法，包括：
在底板的一个表面上设置多个半导体结构体，每个半导体结构体具有形成在半导体衬底上的多个外部连接电极，同时使该多个半导体结构体彼此分开；
在该底板的所述一个表面上环绕该半导体结构体形成绝缘层；
在该绝缘层上形成上部互连，每个上部互连包括至少一个互连层并且具有至少一个接线端子部分，至少一些该上部互连连接到该半导体结构体的该外部连接电极；
在该底板的另一个表面上形成下部互连，每个下部互连包括至少一个互连层和至少一个接线端子部分；
在该绝缘层和该底板中形成通孔；
在该通孔中形成垂直导电部分，该垂直导电部分将该上部互连中的一层连接到该下部互连中的一层。
50、根据权利要求49所述的方法，还包括切割该半导体结构体之间的绝缘层和底板，从而将该半导体结构体分隔成每个都包括至少一个半导体结构体的半导体封装。
51、根据权利要求50所述的方法，其中完成该切割以使该半导体封装包括多个半导体结构体。
52、根据权利要求49所述的方法，其中同时进行该上部互连的最下层互连层的形成和该下部互连的最上层互连层的形成。
53、根据权利要求52所述的方法，其中形成该垂直导电部分与形成该上部互连的最下层互连层和形成该下部互连的最上层互连层同时进行。
54、根据权利要求49所述的方法，其中形成该垂直导电部分包括用导电材料填充该通孔。
55、根据权利要求54所述的方法，其中该导电材料包括铜浆料、银浆料和导电树脂之一。
56、根据权利要求49所述的方法，其中该半导体结构体包括多个连接垫片、电连接到该连接垫片的多个柱状电极和环绕该柱状电极形成的密封膜，并且
该外部连接电极包括该柱状电极。
57、根据权利要求56所述的方法，其中该半导体结构体包括将该连接垫片连接到该柱状电极的互连。
58、根据权利要求49所述的方法，其中该半导体结构体包括多个连接垫片，并且
该外部连接电极包括该连接垫片。
59、根据权利要求49所述的方法，还包括在该绝缘层和该上部互连上形成覆盖除了该接线端子部分之外的部分的上部绝缘膜。
60、根据权利要求59所述的方法，还包括在该绝缘膜的整个上表面和每个半导体结构体除了每个外部连接电极上表面中央部分之外的上表面上形成绝缘膜，并且
其中形成该上部绝缘膜和该上部互连包括在该绝缘膜上形成该上部绝缘膜和该上部互连。
61、根据权利要求60所述的方法，其中该绝缘膜具有薄片形状。
62、根据权利要求61所述的方法，其中形成该绝缘膜包括平坦化该绝缘膜的上表面。
63、根据权利要求59所述的方法，还包括在该上部绝缘膜上安装至少一个电子元件，并且将该电子元件连接到该上部互连的该接线端子部分。
64、根据权利要求59所述的方法，还包括在该上部互连的该接线端子部分上形成突出电极。
65、根据权利要求64所述的方法，其中该突出电极包括焊球。
66、根据权利要求49所述的方法，还包括形成覆盖该底板的另一个表面和除了该下部互连的该接线端子部分之外的部分的下部绝缘膜。
67、根据权利要求66所述的方法，其中还包括在该底板的所述另一个表面的整个表面上形成绝缘膜，并且
其中形成该下部绝缘膜和该下部互连包括在该绝缘膜上形成该下部绝缘膜和该下部互连。
68、根据权利要求67所述的方法，其中该绝缘膜具有薄片形状。
69、根据权利要求66所述的方法，还包括在该下部互连的该接线端子部分上形成突出电极。
70、根据权利要求66所述的方法，其中该突出电极包括焊球。
71、根据权利要求66所述的方法，还包括在该下部绝缘膜上安装至少一个电子元件，并且将该电子元件连接到该下部互连的该接线端子部分。
72、根据权利要求66所述的方法，还包括在至少部分该下部绝缘膜上形成平坦的吸入压头抽吸区。
73、根据权利要求49所述的方法，还包括由至少一些该下部互连或者一些该上部互连形成薄膜电路元件。
74、根据权利要求73所述的方法，其中该薄膜电路元件包括电容器电路元件、电感器电路元件和天线电路元件之一。
75、根据权利要求49所述的方法，还包括在该底板的上表面上形成底层。
76、根据权利要求75所述的方法，还包括将该底层连接到该垂直导电部分和该下部互连之一。
77、一种制造半导体封装的方法，该半导体封装包括第一半导体封装和第二半导体封装，
该第一半导体封装包括至少一个底板，
至少一个半导体结构体，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，
绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体，以及
上部互连，该上部互连中的每一个形成在该绝缘层上而且包括至少一个互连层，至少一些该上部互连连接到该半导体结构体的该外部连接电极而且具有至少一个接线端子部分，和
该第二半导体封装包括至少一个底板，
至少一个半导体结构体，该半导体结构体形成在该底板的一个表面上，而且具有形成在半导体衬底上的多个外部连接电极，
绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体，
上部互连，该上部互连中的每一个形成在该绝缘层上而且包括至少一个互连层，至少一些该上部互连连接到该半导体结构体的该外部连接电极而且具有至少一个接线端子部分，以及
下部互连，该下部互连中的每一个形成在该底板的另一个表面上而且包括至少一个互连层，至少一些该下部互连电连接到该上部互连而且具有至少一个接线端子部分，该方法包括：
在该第一半导体封装上堆叠一个或多个该第二半导体封装；和
将上侧的半导体封装的下部互连的接线端子部分连接到下侧的半导体封装的上部互连的接线端子部分，该连接通过该第一半导体封装和堆叠在其上的该第二半导体封装之间的部分和彼此堆叠的所述多个第二半导体封装之间的部分之一来进行。
78、根据权利要求77所述的方法，其中堆叠和连接该第一半导体封装和该第二半导体封装包括通过相应粘合层在该第一半导体封装上堆叠至少一个第二半导体封装，并通过该粘合层立即键合该第一半导体封装和该第二半导体封装。
79、根据权利要求78所述的方法，其中该粘合层具有填充有导电材料的通孔，并且
该键合包括通过在该通孔内形成的导电材料，将上侧的半导体封装的下部互连的接线端子部分连接到下侧的半导体封装的上部互连的接线端子部分。
80、根据权利要求77所述的方法，其中该第一半导体封装和该第二半导体封装中的每一个包括覆盖该绝缘膜的上表面和除了该上部互连的接线端子部分之外的部分的上部绝缘膜。
81、根据权利要求77所述的方法，其中该第二半导体封装包括覆盖该底板的下表面和除了该下部互连的接线端子部分之外的部分的下部绝缘膜。
82、根据权利要求77所述的方法，还包括在堆叠的第二半导体封装中最上层的半导体封装的上部互连的该接线端子部分上形成突出电极。
83、根据权利要求82所述的方法，其中该突出电极包括焊球。
CNB2004800017045A 2003-06-03 2004-05-31 可叠置的半导体器件及其制造方法 Expired - Fee Related CN100468719C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003158489 2003-06-03
JP158489/2003 2003-06-03

Publications (2)

Publication Number Publication Date
CN1723556A true CN1723556A (zh) 2006-01-18
CN100468719C CN100468719C (zh) 2009-03-11

Family

ID=33487434

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800017045A Expired - Fee Related CN100468719C (zh) 2003-06-03 2004-05-31 可叠置的半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US7709942B2 (zh)
EP (1) EP1636842B1 (zh)
KR (1) KR100778597B1 (zh)
CN (1) CN100468719C (zh)
HK (1) HK1086386A1 (zh)
TW (1) TWI247373B (zh)
WO (1) WO2004109771A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972903B2 (en) 2008-01-31 2011-07-05 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US8004089B2 (en) 2008-01-31 2011-08-23 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US8846446B2 (en) 2007-08-10 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor package having buried post in encapsulant and method of manufacturing the same
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架
CN109037188A (zh) * 2017-06-08 2018-12-18 日月光半导体制造股份有限公司 半导体装置封装
CN111344858A (zh) * 2017-11-17 2020-06-26 三菱电机株式会社 半导体模块

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
GB0613360D0 (en) 2006-07-05 2006-08-16 Iti Scotland Ltd Bar code authentication
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
KR100852603B1 (ko) * 2006-12-27 2008-08-14 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
KR100927773B1 (ko) 2008-03-11 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP5963671B2 (ja) 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
DE102010041129A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Multifunktionssensor als PoP-mWLP
US9601434B2 (en) 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
TWI458026B (zh) * 2012-01-13 2014-10-21 Dawning Leading Technology Inc 內嵌封裝體之封裝模組及其製造方法
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
TW201526315A (zh) * 2015-02-17 2015-07-01 Xiu-Zhang Huang 覆晶式發光二極體及其製造方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
DE102018123924A1 (de) * 2018-09-27 2020-04-02 Infineon Technologies Ag Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
CN112701444B (zh) * 2019-10-22 2022-06-28 华为技术有限公司 天线、天线封装方法及终端
KR20220097718A (ko) * 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈
JP7410898B2 (ja) * 2021-03-11 2024-01-10 アオイ電子株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337027A (en) * 1992-12-18 1994-08-09 General Electric Company Microwave HDI phase shifter
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JPH10100026A (ja) * 1996-09-30 1998-04-21 Toshiba Corp 電子部品の搬送装置とこの搬送装置を使用した電子部品装着機
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JPH11265975A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
EP1030366B1 (en) 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001044362A (ja) 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001094046A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3409759B2 (ja) 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP3651346B2 (ja) 2000-03-06 2005-05-25 カシオ計算機株式会社 半導体装置およびその製造方法
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP2002134658A (ja) 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2002368184A (ja) 2001-06-08 2002-12-20 Nec Kyushu Ltd マルチチップ半導体装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
JP2003197849A (ja) 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP2003273321A (ja) 2002-03-13 2003-09-26 Toshiba Corp 半導体モジュール
JP2003318361A (ja) 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
US7035113B2 (en) 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4432470B2 (ja) * 2003-11-25 2010-03-17 株式会社デンソー 半導体装置
JP3795040B2 (ja) * 2003-12-03 2006-07-12 沖電気工業株式会社 半導体装置の製造方法
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
CN101861646B (zh) * 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same
US8846446B2 (en) 2007-08-10 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor package having buried post in encapsulant and method of manufacturing the same
US8004089B2 (en) 2008-01-31 2011-08-23 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US7972903B2 (en) 2008-01-31 2011-07-05 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
CN101499445B (zh) * 2008-01-31 2012-05-30 兆装微股份有限公司 半导体器件及其制造方法
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
CN105655316A (zh) * 2014-11-27 2016-06-08 珠海越亚封装基板技术股份有限公司 具有与电容器串联的至少一个通孔的芯片用聚合物框架
CN109037188A (zh) * 2017-06-08 2018-12-18 日月光半导体制造股份有限公司 半导体装置封装
US10475734B2 (en) 2017-06-08 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN109037188B (zh) * 2017-06-08 2020-05-29 日月光半导体制造股份有限公司 半导体装置封装
CN111344858A (zh) * 2017-11-17 2020-06-26 三菱电机株式会社 半导体模块
CN111344858B (zh) * 2017-11-17 2024-04-16 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
TW200509270A (en) 2005-03-01
US20040245614A1 (en) 2004-12-09
TWI247373B (en) 2006-01-11
CN100468719C (zh) 2009-03-11
EP1636842B1 (en) 2011-08-17
KR100778597B1 (ko) 2007-11-22
EP1636842A2 (en) 2006-03-22
US20080166836A1 (en) 2008-07-10
US7615411B2 (en) 2009-11-10
WO2004109771A3 (en) 2005-03-24
US7709942B2 (en) 2010-05-04
HK1086386A1 (en) 2006-09-15
KR20050087872A (ko) 2005-08-31
WO2004109771A2 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1161834C (zh) 半导体器件及其制造方法
CN1277309C (zh) 半导体器件及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1177368C (zh) 半导体器件
CN100342538C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1633705A (zh) 半导体装置及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1241259C (zh) 电路装置的制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1234909A (zh) 半导体器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1649162A (zh) 光传感器模块
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1619787A (zh) 半导体装置
CN1835661A (zh) 配线基板的制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1835222A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1086386

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: CASIO COMPUTER CO., LTD.; APPLICANT

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20070629

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070629

Address after: Tokyo, Japan, Japan

Applicant after: CASIO Computer Co., Ltd.

Co-applicant after: CMK KK

Address before: Tokyo, Japan, Japan

Applicant before: CASIO Computer Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1086386

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan, Japan

Co-patentee after: CMK KK

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Co-patentee before: CMK KK

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20150531

EXPY Termination of patent right or utility model