JP4854845B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP4854845B2
JP4854845B2 JP2000388457A JP2000388457A JP4854845B2 JP 4854845 B2 JP4854845 B2 JP 4854845B2 JP 2000388457 A JP2000388457 A JP 2000388457A JP 2000388457 A JP2000388457 A JP 2000388457A JP 4854845 B2 JP4854845 B2 JP 4854845B2
Authority
JP
Japan
Prior art keywords
layer
resin
chip
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000388457A
Other languages
English (en)
Other versions
JP2001339165A (ja
Inventor
一 坂本
直 杉山
東冬 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000388457A priority Critical patent/JP4854845B2/ja
Publication of JP2001339165A publication Critical patent/JP2001339165A/ja
Application granted granted Critical
Publication of JP4854845B2 publication Critical patent/JP4854845B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Description

【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの電子部品を内蔵する多層プリント配線板に関するものである。
【０００２】
【従来の技術】
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
また、それぞれの実装方法は、ＩＣチップを保護するためにエポキシ樹脂等の熱可塑性樹脂によって封止を行っているが、その樹脂を充填する際に気泡を含有すると、気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまう。熱可塑性樹脂による封止は、それぞれの部品に合わせて樹脂装填用プランジャー、金型を作成する必要が有り、また、熱硬化性樹脂であってもリード部品、ソルダーレジストなどの材質などを考慮した樹脂を選定しなくては成らないために、それぞれにおいてコスト的にも高くなる原因にもなった。
【０００４】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、リード部品を介さないで、ＩＣチップと直接電気的接続し得る多層プリント配線板を提案することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者は鋭意研究した結果、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設けることによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる構造を案出した。
【０００６】
更に、本発明者は、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板の表層にもＩＣチップ、コンデンサなどの電子部品を実装させた構造を提案した。それによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる。また、それぞれの機能が異なるＩＣチップ、コンデンサなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。具体例として、内蔵ＩＣチップとして演算機能を有するＩＣチップを埋め込み、表層には、キャシュメモリ、コンデンサを実装させることによって、ＩＣチップとキャシュメモリ、コンデンサとを近接して配置することが可能になる。
【０００７】
また更に、本発明者は、鋭意研究した結果、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め収容させて、該ＩＣチップのパッドには導電層からなる仲介層を形成させることを案出した。仲介層の上層には層間絶縁層を積層し、該仲介層上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設けることによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる。また、ＩＣチップ部分に仲介層が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層も平坦化されて、膜厚みも均一になる。更に、前述の仲介層によって、上層のビアを形成する際も、形状の安定性を保つことができる。
【０００８】
本発明で定義される仲介層について説明する。仲介層は、従来のＩＣチップ実装技術を用いることなく、半導体素子であるＩＣチップとプリント配線板と直接接続を取るために設けられた中間の層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、ダイパッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、プリント配線板へのＩＣチップの埋め込み、収容、収納や接続を確実にすることができる。また、仲介層上には、直接、プリント配線板の導体層である金属を形成することを可能にする。その導体層の一例としては、層間樹脂絶縁層のバイアホールや基板上のスルーホールなどがある。
【０００９】
ＩＣチップのパッドに仲介層を設ける理由は、次の通りである。第１にダイパッドがファインかつ小サイズになると、ビアを形成する際のアライメントが困難になるので、仲介層を設けてアライメントをし易くする。仲介層を設ければ、ダイパッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下でもビルドアップ層が安定して形成できる。仲介層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のビアを形成させると、ビア径がダイパッド径よりも大きいと、ビア底残査除去、層間樹脂絶縁層表面粗化処理として行うデスミア処理時に、ダイパッド表面の保護層であるポリイミド層を溶解、損傷する。一方、レーザの場合、ビア径がダイパッド径より大きいときには、ダイパッド及びパシベーション、ポリミド層（ＩＣの保護膜）がレーザによって破壊される。更に、ＩＣチップのパッドが非常に小さく、ビア径がダイパッドサイズより大きくなると、フォトエッチング法でも、レーザ法でも位置合わせが非常に困難であり、ダイパッドとビアとの接続不良が多発する。
【００１０】
これに対して、ダイパッド上に仲介層を設けることで、ダイパッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下になってもダイパッド上にビアを確実に接続させることができ、パッドとビアとの接続性や信頼性を向上させる。更に、ＩＣチップのパッド上により大きな径の仲介層を介在させることで、デスミヤ、めっき工程などの後工程の際に、酸やエッチング液に浸漬させたり、種々のアニール工程を経ても、ダイパッド及びＩＣの保護膜（パシベーション、ポリミド層）を溶解、損傷する危険がなくなる。
【００１１】
それぞれに多層プリント配線板だけで機能を果たしてもいるが、場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００１２】
本願発明に用いられるＩＣチップなどの電子部品を内蔵させる樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。それ以外にも両面銅張積層板、片面板、金属膜を有しない樹脂板、樹脂フィルムを用いることができる。
【００１３】
ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。特に、０．０１〜１．０μｍが望ましい。
【００１４】
また、セミアディテブプロセスで仲介層を形成する場合には、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成して仲介層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのパッド上に仲介層を形成させることもできる。
【００１５】
一方、サブトラプロセスで仲介層を形成する場合には、金属膜上に、無電解あるいは電解めっきにより、厚付けさせる。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いることがよい。その厚みは１〜２０μｍの範囲で行うのがよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とビアと界面に隙間が発生することがある。その後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上に仲介層を形成させる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、多層プリント配線板１０の断面を示す図６を参照して説明する。
【００１７】
図６に示すように多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、ビア６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、ビア１６０および導体回路１５８が形成されている。
【００１８】
ＩＣチップ２０には、ＩＣ保護膜（パッシベーション＋ポリイミド）２２が被覆され、該ＩＣ保護膜２２の開口内に入出力端子を構成するダイパッド２４が配設されている。パッド２４の上には、仲介層３８が形成されている。
【００１９】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６、又は、図示しない導電性接続ピンが設けられている。
【００２０】
本実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を予め内蔵させて、該ＩＣチップ２０のパッド２４には仲介層３８を配設させている。このため、ビアを形成する際のアライメントが行い易く、ダイパッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下でもビルドアップ層が安定して形成できる。仲介層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のビアを形成させると、ビア径がダイパッド径よりも大きいと、ビア底残査除去、層間樹脂絶縁層表面粗化処理として行うデスミア処理時にダイパッド表面の保護層であるポリイミド層を溶解、損傷する。一方、レーザの場合、ビア径がダイパッド径より大きいときには、ダイパッド及びパシベーション、ポリミド層（ＩＣの保護膜）がレーザによって破壊される。更に、ＩＣチップのパッドが非常に小さく、ビア径がダイパッドサイズより大きくなると、フォトエッチング法でも、レーザ法でも位置合わせが非常に困難であり、ダイパッドとビアとの接続不良が多発する。
【００２１】
これに対して、ダイパッド上に仲介層を設けることで、ダイパッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下になってもダイパッド上にビアを確実に接続させることができ、パッドとビアとの接続性や信頼性を向上させる。更に、ＩＣチップのパッド上により大きな径の仲介層を介在させることで、デスミヤ、めっき工程などの後工程の際に、酸やエッチング液に浸漬させたり、種々のアニール工程を経ても、ダイパッド及びＩＣの保護膜（パシベーション、ポリミド層）を溶解、損傷する危険がなくなる。
【００２２】
引き続き、図６を参照して上述した多層プリント配線板の製造方法について、図１〜図５を参照して説明する。
【００２３】
（１）先ず、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板（コア基板）３０を出発材料とする（図１（Ａ）参照）。次に、コア基板３０の片面に、ザグリ加工でＩＣチップ収容用の凹部３２を形成する（図１（Ｂ）参照）。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。
【００２４】
（２）その後、凹部３２に、印刷機を用いて接着材料３４を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい。次に、ＩＣチップ２０を接着材料３４上に載置する（図１（Ｃ）参照）。
【００２５】
（３）そして、ＩＣチップ２０の上面を押す、もしくは叩いて凹部３２内に完全に収容させる（図１（Ｄ）参照）。これにより、コア基板３０を平滑にすることができる。
【００２６】
（４）その後、ＩＣチップ２０を収容させたコア基板３０の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜３３を形成させる（図２（Ａ））。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。特に、０．０１〜１．０μｍが望ましい。特に、ニッケル、クロム、チタンで形成するのがよい。界面から湿分の侵入がなく、金属密着性に優れるからである。クロムの厚みは、スパッタ層にクラックが入らず、かつ銅スパッタ層との密着が十分とれる厚みにする。
【００２７】
金属膜３３上に、無電解めっきにより、めっき膜３６を形成させてもよい（図２（Ｂ））。形成されるメッキの種類としてはニッケル、銅、金、銀などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよい。その厚みは０．０１〜５μｍの範囲で行うのがよい。特に、０．１〜３μｍが望ましい。なお、望ましい第１薄膜層と第２薄膜層との組み合わせは、クロム−銅、クロム−ニッケル、チタン−銅、チタン−ニッケルである。金属との接合性や電気伝達性という点で他の組み合わせよりも優れる。
【００２８】
（５）その後、レジストを塗布、あるいは、感光性フィルムをラミネートし、露光、現像してＩＣチップのパッドの上部に開口を設けるようにメッキレジスト３５を設け、電解めっき膜３７を設ける（図２（Ｃ））。電解めっき膜３７の厚みは１〜２０μｍ程度がよい。電解めっき膜は、ニッケル、銅、金、銀、亜鉛、鉄で形成できる。メッキレジスト３５を除去した後、メッキレジスト３５下の無電解めっき膜３６、金属膜３３をエッチングで除去することで、ＩＣチップのパッド２４上に仲介層３８を形成する（図２（Ｄ））。ここでは、メッキレジストにより仲介層を形成したが、無電解めっき膜３６の上に電解めっき膜を均一に形成した後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上に仲介層を形成させることも可能である。この場合、電解めっき膜の厚みは１〜２０μｍの範囲がよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とビアと界面に隙間が発生することがあるからである。
【００２９】
（６）次に、基板にエッチング液をスプレイで吹きつけ、仲介層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００３０】
（７）上記工程を経た基板に、厚さ３０〜５０μｍの熱硬化型シクロオレフィン系樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、シクロオレフィン系樹脂からなる層間樹脂絶縁層５０を設ける（図３（Ｂ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。または、液状絶縁樹脂をスピンコートなどによって塗布し、絶縁層を形成してもよい。
【００３１】
（８）次に、ＣＯ2ガスレーザにて層間樹脂絶縁層５０にビア用開口４８を設ける（図３（Ｃ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２４上に銅製の仲介層３８を設けることで、ビアを形成する際のアライメントをし易くし、ダイパッド２４上にビアを確実に接続させ、パッドとビアとの接続性や信頼性を向上させる。これにより、ビルドアップ層が安定して形成できる。ＩＣチップのパッド上により大きな径の仲介層を介在させることで、ビア底残査除去、層間樹脂絶縁層表面粗化処理として行うデスミア処理時、めっき工程などの後工程の際に酸やエッチング液に浸漬させたり、種々のアニール工程を経ても、ダイパッド２４及びＩＣの保護膜（パシベーション、ポリミド層）２２を溶解、損傷する危険がなくなる。なお、ここでは、過マンガン酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【００３２】
（９）次に、層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図３（Ｄ）参照）。なお、この粗化工程は省略することもできる。
【００３３】
（１０）次に、層間樹脂絶縁層５０の表面にパラジウム触媒を付与した後、無電解めっき液に基板を浸漬し、無電解めっき膜５２を層間樹脂絶縁層５０の表面に形成する（図４（Ａ）参照）。
【００３４】
（１１）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、クロムガラスマスクを載置して、４０ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ２５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１８μｍの電解めっき膜５６を形成する（図４（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００３５】
Figure 0004854845
【００３６】
（１２）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、無電解めっき膜５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びビア６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図４（Ｃ）参照）。
【００３７】
（１３）次いで、上記（８）〜（１３）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（ビア１６０を含む）を形成する（図５（Ａ）参照）。
【００３８】
（１４）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
【００３９】
（１５）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、ランド径６２０μｍ、開口径４６０μｍの開口７１を形成する（図５（Ｂ）参照）。
【００４０】
（１６）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図５（Ｃ）参照）。
【００４１】
（１７）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図６参照）。なお、半田ペーストを印刷して導電性接続ピンを配置することもできる。
【００４２】
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型シクロオレフィン系樹脂シートを用いた。この代わりに、層間樹脂絶縁層５０にエポキシ系樹脂を用いることができる。このエポキシ系樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００４３】
本発明の製造方法において使用し得るエポキシ系樹脂は、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００４４】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００４５】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００４６】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００４７】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００４８】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００４９】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００５０】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００５１】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００５２】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００５３】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてビア用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００５４】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。熱硬化性樹脂、熱可塑性樹脂、それらの複合体であってもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００５５】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００５６】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにビアやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００５７】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００５８】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００５９】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００６０】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【００６１】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【００６２】
上記樹脂フィルムを張り付けた後、レーザで開口させて、層間樹脂絶縁層にビアを開口させる。その後、酸あるいは酸化剤に浸漬させて、層間樹脂絶縁層に粗化層を形成する。酸としては、硫酸、リン酸、塩酸、蟻酸などの強酸を用いることができ、酸化剤としてはクロム酸、クロム硫酸、過マンガン塩酸などを用いることができる。それにより、可溶性粒子を溶解あるいは脱落させることによって層間樹脂絶縁層の表面に粗化層を形成させる。その粗化層の形成された層間樹脂絶縁層に、Ｐｂなどの触媒を付与させた後、無電解めっきを施す。無電解めっき膜上にレジストを施して露光、現像を経てめっきレジストの非形成部を形成させる。該非形成部に電解めっきを施してレジストを剥離、エッチングによって層間樹脂絶縁層上の無電解めっき膜を除去してビアと導体回路を形成させた。
【００６３】
図７（Ａ）は、第１実施形態に係る多層プリント配線板１０の斜視図であり、図７（Ｂ）は、該多層プリント配線板１０の一部を拡大して示す説明図である。第１実施形態の多層プリント配線板１０の表面には、千鳥格子状に半田バンプ（ボールグリットアレー）７６が基板全面に配設されている。第１実施形態では、ＩＣチップ２０上にも半田バンプ７６を形成することで、ＩＣチップ２０からの配線長さを短縮することができる。
【００６４】
図８（Ａ）は、第１実施形態の改変例に係る多層プリント配線板１０の斜視図であり、図８（Ｂ）は、該多層プリント配線板１０の一部を拡大して示す説明図である。改変例の多層プリント配線板１０の表面には、千鳥格子状に半田バンプ（ボールグリットアレー）７６がＩＣチップ２０上を除く四隅に配設されている。この改変例では、ＩＣチップ２０上を避けることで、ＩＣチップからの熱的、電磁的影響を半田バンプ７６が受け難い利点がある。
【００６５】
引き続き、本発明の第１実施形態の別改変例に係る多層プリント配線板について、図９を参照して説明する。上述した第１実施形態では、ＢＧＡを配設した場合で説明した。第２実施形態では、第１実施形態とほぼ同様であるが、図９に示すように導電性接続ピン９６を介して接続を取るＰＧＡ方式に構成されている。
【００６６】
次に、本発明の第２実施形態に係る多層プリント配線板について、図１０を参照して説明する。
上述した第１実施形態では、コア基板３０にザグリで設けた凹部３２にＩＣチップを収容した。これに対して、第２実施形態では、コア基板３０に形成した通孔３２にＩＣチップ２０を収容してある。この第２実施形態では、ＩＣチップ２０の裏面側にヒートシンクを直接取り付けることができるため、ＩＣチップ２０を効率的に冷却できる利点がある。
【００６７】
引き続き、本発明の第３実施形態に係る多層プリント配線板について、図１１を参照して説明する。上述した第１実施形態では、ＩＣチップ２０のパッド２４上に仲介層３８を形成し、該仲介層３８に層間樹脂絶縁層５０のビア６０を接続した。これに対して、第３実施形態では、仲介層を設けることなくビア６０をパッド２４へ直接接続してある。この第３実施形態は、第１実施形態と比較して工程を削減できるため、廉価に構成できる利点がある。
【００６８】
次に、本発明の第４実施形態に係る多層プリント配線板について、図１２を参照して説明する。
上述した第１実施形態では、多層プリント配線板内にＩＣチップを収容した。
これに対して、第４実施形態では、多層プリント配線板内にＩＣチップ２０を収容すると共に、表面にＩＣチップ１２０を載置してある。内蔵のＩＣチップ２０として演算用のＣＰＵが収容され、表面のＩＣチップ１２０としてキャシュメモリが載置されている。
【００６９】
ＩＣチップ２０のパッド２４と、ＩＣチップ１２０のパッド１２４とは、仲介層３８−ビア６０−導体回路５８−ビア１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。一方、ＩＣチップ１２０のパッド１２４と、ドータボード９０のパッド９２とは、半田バンプ７６Ｕ−導体回路１５８−ビア１６０−導体回路５８−ビア６０−スルーホール１３６−ビア６０−導体回路５８−ビア１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。
【００７０】
第４実施形態では、歩留まりの低いキャシュメモリ１２０をＣＰＵ用のＩＣチップ２０と別に製造しながら、ＩＣチップ２０とキャシュメモリ１２０とを近接して配置することができ、ＩＣチップの高速動作が可能となる。この第４実施形態では、ＩＣチップを内蔵すると共に表面に載置することで、それぞれの機能が異なるＩＣチップなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。なお、図示しないが、コンデンサを表面に実装することもできる。これにより、ＩＣチップ２０とキャシュメモリ１２０とコンデンサとを近接して配置することができ、ＩＣチップの高速動作が可能となる。
【００７１】
【発明の効果】
本発明の構造により、リード部品を介さずに、ＩＣチップとプリント配線板との接続を取ることができる。そのため、樹脂封止も不要となる。更に、また、ダイパッド上に仲介層を設けることで、ダイパッドがファインピッチ（１５０μｍ）かつ／または小サイズ（２０μｍ以下）になっても、ビルドアップ層を積むことが可能になり、かつ、ダイパッドとバイアホールとの接続性や信頼性を向上させる。更に、従来のＩＣチップの実装方法に比べて、ＩＣチップ〜基板〜外部基板までの配線長も短くできて、ループインダクタンスを低減できる効果もある。
【図面の簡単な説明】
【図１】図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図２】図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図３】図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図４】図４（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図６】本発明の第１実施形態に係る多層プリント配線板の断面図である。
【図７】図７（Ａ）は、第１実施形態に係る多層プリント配線板の斜視図であり、図７（Ｂ）は、該多層プリント配線板の一部を拡大して示す説明図である。
【図８】図８（Ａ）は、第１実施形態の改変例に係る多層プリント配線板の斜視図であり、図８（Ｂ）は、該多層プリント配線板の一部を拡大して示す説明図である。
【図９】本発明の第１実施形態の別改変例に係る多層プリント配線板の断面図である。
【図１０】本発明の第２実施形態に係る多層プリント配線板の断面図である。
【図１１】本発明の第３実施形態に係る多層プリント配線板の断面図である。
【図１２】本発明の第４実施形態に係る多層プリント配線板の断面図である。
【符号の説明】
２０ ＩＣチップ（電子部品）
２４ パッド
３０ コア基板
３２ 凹部
３６ 樹脂層
３８ 仲介層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ ビア
７０ ソルダーレジスト層
７６ 半田バンプ（端子）
９０ ドータボード（外部基板）
９６ 導電性接続ピン（端子）
９７ 導電性接着剤
１２０ ＩＣチップ（電子部品）
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ ビア

Claims (4)

  1. 基板上に層間絶縁層と導体層とが繰り返し形成され、該層間絶縁層には、ビアが形成され、該ビアを介して電気的接続される多層プリント配線板において、
    前記基板には、電子部品が内蔵され、
    該電子部品のダイパッド上部には、平坦な上面を有し、最下層の層間絶縁層のビアと接続させるための仲介層が、電解めっきによって形成され、
    該仲介層の径は、前記ダイパッドの径よりも大きい
    ことを特徴とする多層プリント配線板。
  2. 表面に電子部品が実装されており、該電子部品はキャシュメモリ用のＩＣチップであり、前記内蔵された電子部品は演算用のＩＣチップであることを特徴とする請求項１に記載の多層プリント配線板。
  3. 前記基板には、外部基板と接続する端子が配設されており、該端子は、前記仲介層が形成された側の表面に設けられ、半田バンプまたは導電性接続ピンであることを特徴とする請求項１または２に記載の多層プリント配線板。
  4. 前記基板は、パッケージ基板であることを特徴とする請求項１〜３に記載の多層プリント配線板。
JP2000388457A 2000-02-25 2000-12-21 多層プリント配線板 Expired - Lifetime JP4854845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000388457A JP4854845B2 (ja) 2000-02-25 2000-12-21 多層プリント配線板

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000049121 2000-02-25
JP2000-49121 2000-02-25
JP2000049121 2000-02-25
JP2000-78206 2000-03-21
JP2000078206 2000-03-21
JP2000078206 2000-03-21
JP2000388457A JP4854845B2 (ja) 2000-02-25 2000-12-21 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2001339165A JP2001339165A (ja) 2001-12-07
JP4854845B2 true JP4854845B2 (ja) 2012-01-18

Family

ID=27342479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388457A Expired - Lifetime JP4854845B2 (ja) 2000-02-25 2000-12-21 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP4854845B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863559B2 (ja) * 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
EP1636842B1 (en) 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
KR101063608B1 (ko) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조방법
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
US7960833B2 (en) 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
JP4379693B2 (ja) * 2003-11-10 2009-12-09 カシオ計算機株式会社 半導体装置およびその製造方法
JP4321758B2 (ja) * 2003-11-26 2009-08-26 カシオ計算機株式会社 半導体装置
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
JP4899548B2 (ja) * 2006-03-13 2012-03-21 日本電気株式会社 半導体装置の製造方法
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP5378380B2 (ja) 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JPWO2010024233A1 (ja) 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8766440B2 (en) 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
JP5605429B2 (ja) 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
US9576909B2 (en) * 2013-08-21 2017-02-21 Intel Corporation Bumpless die-package interface for bumpless build-up layer (BBUL)
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US11069622B2 (en) * 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154197A (ja) * 1990-10-18 1992-05-27 Nippon Chemicon Corp 部品内蔵多層基板
JP3081326B2 (ja) * 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
JP2625398B2 (ja) * 1995-03-17 1997-07-02 日本電気株式会社 マルチチップ冷却装置
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JPH10321634A (ja) * 1997-05-22 1998-12-04 Citizen Watch Co Ltd 突起電極の製造方法
JPH11145174A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JP2958520B2 (ja) * 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の接合方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法

Also Published As

Publication number Publication date
JP2001339165A (ja) 2001-12-07

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP2002246757A (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4771608B2 (ja) プリント配線板
JP4137389B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP4549366B2 (ja) 多層プリント配線板
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4651643B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term