JP4854846B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4854846B2 JP4854846B2 JP2000388458A JP2000388458A JP4854846B2 JP 4854846 B2 JP4854846 B2 JP 4854846B2 JP 2000388458 A JP2000388458 A JP 2000388458A JP 2000388458 A JP2000388458 A JP 2000388458A JP 4854846 B2 JP4854846 B2 JP 4854846B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- substrate
- chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板の製造方法に関し、特にICチップなどの電子部品を内蔵する多層プリント配線板の製造方法に関するのもである。
【0002】
【従来の技術】
ICチップは、ワイヤーボンディング、TAB、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にICチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとICチップのパッドとを金線などのワイヤーで接続させた後、ICチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
TABは、ICチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ICチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【0003】
【発明が解決しようとする課題】
それぞれの実装方法は、ICチップとプリント配線板の間に接続用のリード部品(ワイヤー、リード、バンプ)を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ICチップとの接続が途絶えたり、誤作動の原因となることがあった。
また、それぞれの実装方法は、ICチップを保護するためにエポキシ樹脂等の熱可塑性樹脂によって封止を行っているが、その樹脂を充填する際に気泡を含有すると、気泡が起点となって、リード部品の破壊やICパッドの腐食、信頼性の低下を招いてしまう。熱可塑性樹脂による封止は、それぞれの部品に合わせて樹脂装填用プランジャー、金型を作成する必要が有り、また、熱硬化性樹脂であってもリード部品、ソルダーレジストなどの材質などを考慮した樹脂を選定しなくては成らないために、それぞれにおいてコスト的にも高くなる原因にもなった。
【0004】
このため、本発明者らは、コア基板に形成した凹部にICチップを収容し、該コア基板の上に層間樹脂絶縁層と導体回路とを積層させることで、パッケージ基板内にICチップを内蔵させることを案出した。
この方法では、ICチップが収納されたコア基板上の全面に金属膜を形成して、電子部品であるICチップのパッドを被覆させたり、保護させたり、場合によっては、該パッド上に仲介層を形成させることによって、パッドと層間樹脂絶縁層のバイアホールとの電気的接続を取る。
しかしながら、全面に金属膜が施されているので、ICチップ上に形成された位置決めマークが隠れてしまうために、配線などが描かれたマスクやレーザ装置などの位置合わせが行えない。そのため、該ICチップのパッドとバイアホールとの位置ずれが生じてしまい、電気的接続が取れなくなることが予想された。
【0005】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、内蔵したICチップとの接続を適切に取ることができる多層プリント配線板の製造方法を提案することを目的とする。
【0006】
【課題を解決するための手段】
請求項1の多層プリント配線板の製造方法では、基板上に層間絶縁層と導体層とを繰り返し形成し、該層間絶縁層にバイアホールを形成し、該バイアホールを介して電気的接続させる多層プリント配線板の製造方法であって、少なくとも以下の(a)〜(c)工程を備えることを技術的特徴とする:
(a)前記基板に電子部品を収容する工程;
(b)前記電子部品の位置決めマークに基づき、前記基板に位置決めマークを形成する工程;
(c)前記基板の位置決めマークに基づき、前記電子部品のパッドに、前記電子部品を前記バイアホールと接続させるための、前記パッドの径よりも径の大きな銅で構成された仲介層を形成する工程。
【0007】
請求項1では、電子部品の位置決めマークに基づき、電子部品を収容する基板に位置決めマークを形成し、基板の位置決めマークに基づき、電子部品のパッドに、電子部品をバイアホールと接続させるための、パッドの径よりも径の大きな銅で構成された仲介層を形成する。このため、電子部品と位置が正確に合うように、基板上の層間樹脂絶縁層にバイアホールを形成することができる。
【0008】
請求項2の多層プリント配線板の製造方法では、基板上に層間絶縁層と導体層とを繰り返し形成し、該層間絶縁層にバイアホールを形成し、該バイアホールを介して電気的接続させる多層プリント配線板の製造方法であって、少なくとも以下の(a)〜(d)工程を備えることを技術的特徴とする:
(a)前記基板に電子部品を収容する工程;
(b)前記電子部品の位置決めマークに基づき、前記基板に位置決めマークをレーザで形成する工程;
(c)前記基板の位置決めマークに金属膜を形成する工程;
(d)前記基板の位置決めマークに基づき、前記電子部品のパッドに、前記電子部品を前記バイアホールと接続させるための、前記パッドの径よりも径の大きな銅で構成された仲介層を形成する工程。
【0009】
請求項2では、電子部品の位置決めマークに基づき、電子部品を収容する基板に位置決めマークをレーザで穿設し、レーザで穿設した位置決めマークに金属膜を形成した後、基板の位置決めマークに基づき、電子部品のパッドに、電子部品をバイアホールと接続させるための、パッドの径よりも径の大きな銅で構成された仲介層を形成する。このため、電子部品と位置が正確に合うように、基板上の層間樹脂絶縁層にバイアホールを形成することができる。また、レーザで穿設した位置決めマークに金属膜を形成してあるため、反射式で容易に位置決めマークを認識でき、正確に位置合わせすることができる。
【0012】
本願発明に用いられるICチップなどの電子部品を内蔵させる樹脂製基板としては、エポキシ樹脂、BT樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。それ以外にも両面銅張積層板、片面板、金属膜を有しない樹脂板、樹脂フィルムを用いることができる。ただし、350℃以上の温度を加えると、樹脂は溶解、炭化をしてしまう。
【0013】
ICチップのパッドに仲介層を設ける理由を説明する。ICチップのパッドは一般的にアルミニウムなどで製造されている。仲介層を形成させていないパッドのままで、フォトエッチングにより層間絶縁層のバイアホールを形成させた時、パッドのままであれば露光、現像後にパッドの表層に樹脂が残りやすかった。それに、現像液の付着によりパッドの変色を引き起こした。一方、レーザによりバイアホールを形成させた場合にもパッドを焼損しない条件で行うと、パッド上に樹脂残りが発生した。また、後工程に、酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経ると、ICチップのパッドの変色、溶解が発生した。更に、ICチップのパッドは、40μm程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。
【0014】
これに対して、パッド上に銅等からなる仲介層を設けることで、溶剤の使用が可能となりパッド上の樹脂残りを防ぐことができる。また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッドの変色、溶解が発生しない。これにより、パッドとバイアホールとの接続性や信頼性を向上させる。更に、ICチップのパッド上に40μmよりも大きな径の仲介層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、仲介層は、バイアホール径と同等以上のものがよい。
【0015】
さらに、仲介層が形成されているので、半導体素子をプリント配線板に収納する前、もしくはその後にでも半導体素子の動作や電気検査を容易に行なえるようになった。それは、パッドよりも大きい仲介層が形成されているので、プローブピンが接触し易くなったからである。それにより、予め製品の可否が判定することができ、生産性やコスト面でも向上させることができる。
【0016】
故に、仲介を形成することによって、半導体素子をプリント配線に収納することが好適に行える。つまり、仲介層を有する半導体素子は、プリント配線板に埋め込むため半導体素子であるともいえる。
該仲介層は、パッド上に、薄膜層を形成し、その上に厚付け層を形成して成る。少なくとも2層以上で形成することができる。
【0017】
本発明で定義される仲介層について説明する。
仲介層は、従来のICチップ実装技術を用いることなく、半導体素子であるICチップとプリント配線板と直接接続を取るために設けられた中間の層を意味する。特徴としては、2層以上の金属層で形成され、半導体素子であるICチップのパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、パッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、プリント配線板へのICチップの埋め込み、収容、収納や接続を確実にすることができる。また、仲介層上には、直接、プリント配線板の導体層である金属を形成することを可能にする。その導体層の一例としては、層間樹脂絶縁層のバイアホールや基板上のスルーホールなどがある。
【0018】
コア基板等の予め樹脂製絶縁基板にICチップなどの電子部品を収容するキャビティをザグリ、通孔、開口を形成したものに該電子部品を接着剤などで接合させる。ICチップを内蔵させたコア基板の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を1層以上形成させるものがよい。厚みとしては、0.001〜2.0μmの間で形成させるのがよい。特に、0.1〜1.0μmが望ましい。そして、ICチップの位置決めマークを基準としてコア基板に位置決めマークを形成する。
【0019】
その金属膜上に、無電解あるいは電解めっきにより、厚付けさせる。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いることがよい。その厚みは1〜20μmの範囲で行うのがよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とバイアホールと界面に隙間が発生することがある。その後、基板の位置決めマークを基準として、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ICチップのパッド上に仲介層を加工させる。
【0020】
また、上記仲介層の加工方法以外にも、ICチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成して仲介層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にICチップのパッド上に仲介層を加工させることもできる。
【0021】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第1実施形態に係る多層プリント配線板の構成について、多層プリント配線板10の断面を示す図6を参照して説明する。
【0022】
図6に示すように多層プリント配線板10は、ICチップ20を収容するコア基板30と、層間樹脂絶縁層50、層間樹脂絶縁層150とからなる。層間樹脂絶縁層50には、バイアホール60および導体回路58が形成され、層間樹脂絶縁層150には、バイアホール160および導体回路158が形成されている。
【0023】
ICチップ20には、パッシベーション膜24が被覆され、該パッシベーション膜24の開口内に入出力端子を構成するパッド24、及び、位置決めマーク23が配設されている。パッド24の上には、主として銅からなる仲介層38が形成されている。
【0024】
層間樹脂絶縁層150の上には、ソルダーレジスト層70が配設されている。ソルダーレジスト層70の開口部71下の導体回路158には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ76が設けられている。
【0025】
本実施形態の多層プリント配線板10では、コア基板30にICチップ20を予め内蔵させて、該ICチップ20のパッド24には仲介層を38を配設させている。このため、リード部品や封止樹脂を用いず、ICチップと多層プリント配線板(パッケージ基板)との電気的接続を取ることができる。
【0026】
また、パッド24上に銅製の仲介層38を設けることで、パッド24上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド24の変色、溶解が発生しない。これにより、ICチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、40μm径パッド24上に60μm径以上の仲介層38を介在させることで、60μm径のバイアホールを確実に接続させることができる。
【0027】
更に、後述する製造工程において、ICチップ20の位置決めマーク23を基準としてコア基板30に位置決めマーク31を形成し、該位置決めマーク31に合わせてバイアホール60を形成する。このため、ICチップ20のパッド24上にバイアホール60を正確に位置合わせされ、パッド24とバイアホール60とを確実に接続させることができる。
【0028】
引き続き、図6を参照して上述した多層プリント配線板の製造方法について、図1〜図5を参照して説明する。
【0029】
(1)先ず、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板(コア基板)30を出発材料とする(図1(A)参照)。次に、コア基板30の片面に、ザグリ加工でICチップ収容用の凹部32を形成する(図1(B)参照)。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。ただし、絶縁樹脂基板は、350℃以上の温度下では溶解したり、炭化してしまう。
【0030】
(2)その後、凹部32に、印刷機を用いて接着材料34を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい。次に、ICチップ20を接着材料34上に載置する(図1(C)参照)。
【0031】
(3)そして、ICチップ20の上面を押す、もしくは叩いて凹部32内に完全に収容させる(図1(D)参照)。図1(D)中に示すICチップ20及びコア基板30の平面図を図7(A)に示す。コア基板30の凹部32に収容されたICチップ20は、凹部の加工精度、また、接着材料34を介在させるため、正確にコア基板に対して位置決めができていない。
【0032】
(4)ICチップ20の4隅に配設された位置決めマーク23をカメラ80で撮影し、該位置決めマーク23を基準として、コア基板30の4隅にレーザで位置決めマーク用凹部31aを穿設する(図1(E))。図1(E)中に示すICチップ20及びコア基板30の平面図を図7(B)に示す。
【0033】
(5)その後、ICチップ20を収容させたコア基板30の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜33を形成させる(図2(A))。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を1種類以上で形成させる。特に、ニッケル、クロム、チタンで形成するのがよい。界面から湿分の侵入がなく、金属密着性に優れるからである。場合によっては、異なる金属を2層以上で形成させてもよい。厚みとしては、0.001〜2.0μmの間で形成させるのがよい。特に、0.01〜1.0μmが望ましい。
【0034】
金属膜33上に、さらに無電解めっきにより、めっき膜36を形成させてもよい(図2(B))。形成されるメッキの種類としては銅、ニッケル、金、銀などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよい。その厚みは0.01〜5.0μmの範囲で行うのがよい。0.01μm未満では、全面にめっき膜を形成できず、5.0μmを越えるとエッチングで除去し難くなったり、位置決めマークが埋まってしまし、認識できない。望ましい範囲は、0.1〜3.0μmである。なお、望ましい第1薄膜層と第2薄膜層との組み合わせは、クロム−銅、クロム−ニッケル、チタン−銅、チタン−ニッケルである。金属との接合性や電気伝達性という点で他の組み合わせよりも優れる。
【0035】
(6)その後、レジスト35αを施し、パッド24に対応するパターン39a及び位置決めマーク39bの描かれたマスク39を載置する(図2(C))。このマスク35の位置決めは、リング状に描かれた位置決めマーク39b内に、コア基板30側の位置決めマーク用通孔31aが入るように、上方から光を当て、カメラ89により位置決めマーク31からの反射光を撮像しながら行う。本実施形態では、位置決めマーク31上も銅めっき膜36が形成されているため、反射光がレジスト35αを透過し易く、基板とマスクの位置合わせが容易にできる。
【0036】
(7)露光、現像してICチップのパッド24の上部に開口を設けるようにメッキレジスト35を形成し、電解メッキを施して電解めっき膜37を設ける(図2(D))。メッキレジスト35を除去した後、メッキレジスト35下の無電解めっき膜36、金属膜33を除去することで、ICチップのパッド24上に仲介層38を、また、凹部31aに位置決めマーク31を形成する(図2(E))。ここでは、メッキレジストにより仲介層を加工したが、無電解めっき膜36の上に電解めっき膜を形成した後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ICチップのパッド上に仲介層を形成させることも可能である。電解めっき膜は、ニッケル、銅、金、銀、亜鉛、鉄で形成できる。電解めっき膜の厚みは1〜20μmの範囲がよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とバイアホールと界面に隙間が発生することがあるからである。
【0037】
(8)次に、基板にエッチング液をスプレイで吹きつけ、仲介層38の表面をエッチングすることにより粗化面38αを形成する(図3(A)参照)。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【0038】
(9)上記工程を経た基板に、厚さ50μmの熱硬化型シクロオレフィン系樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cm2で真空圧着ラミネートし、シクロオレフィン系樹脂からなる層間樹脂絶縁層50を設ける(図3(B)参照)。真空圧着時の真空度は、10mmHgである。
【0039】
(10)次に、層間樹脂絶縁層50を透過させてカメラ80により位置決めマーク31を撮像することで位置合わせを行い、波長10.4μmのCO2ガスレーザにて、ビーム径5mm、パルス幅5.0μ秒、マスクの穴径0.5mm、1ショットの条件で、層間樹脂絶縁層50に直径80μmのバイアホール用開口48を設ける(図3(C)参照)。クロム酸等を用いて、開口48内の樹脂残りを除去してもよい。パッド24上に銅製の仲介層38を設けることで、パッド24上の樹脂残りを防ぐことができ、これにより、パッド24と後述するバイアホール60との接続性や信頼性を向上させる。更に、40μm径パッド24上に60μm以上の径の仲介層38を介在させることで、60μm径のバイアホール用開口48を確実に接続させることができる。なお、ここでは、クロム酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【0040】
(11)次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層50の粗化面50αを設ける(図3(E)参照)。該粗化面50αは、0.1〜5μmの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液50g/l、温度60℃中に5〜25分間浸漬させることによって、2〜3μmの粗化面50αを設ける。上記以外には、日本真空技術株式会社製のSV−4540を用いてプラズマ処理を行い、層間樹脂絶縁層50の表面に粗化面50αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で、2分間プラズマ処理を実施する。
【0041】
(9)粗化面50αが形成された層間樹脂絶縁層50上に、金属層52を設ける(図4(A)参照)。金属層52は、無電解めっきによって形成させる。予め層間樹脂絶縁層50の表層にパラジウムなどの触媒を付与させて、無電解めっき液に5〜60分間浸漬させることにより、0.1〜5μmの範囲でめっき膜である金属層52を設ける。その一例として、
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピルジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
34℃の液温度で40分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ni及びCuをターゲットにしたスパッタリングを、気圧0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、Ni/Cu金属層52を層間樹脂絶縁層50の表面に形成することもできる。このとき、形成されるNi/Cu金属層52の厚さは0.2μmである。
【0042】
(13)上記処理を終えた基板30に、市販の感光性ドライフィルム54αを貼り付け、パッドに対応するパターン53a及び位置決めマーク53bの描かれたフォトマスクフィルム53を載置する。フォトマスクフィルム53載置前のコア基板30の平面図を図8(A)に、フォトマスクフィルム53を載置した状態を図8(B)に示す。このマスク53の位置決めは、リング状に描かれた位置決めマーク53bに、コア基板30側の位置決めマーク31が入るにように、上方から光を当て、カメラ89により位置決めマーク31からの反射光を撮像しながら行う。本実施形態では、位置決めマーク31上にめっき膜37が形成されているため、反射光が層間樹脂絶縁層50及びフィルム54αを透過し易く、位置決めを正確に行える。なお、上述したように位置決めマーク31を構成する銅めっき膜37に対して粗化処理を施したが、表面の反射率を高めるため、この粗化処理を行わないことも、或いは、粗化処理を行った後、薬液、レーザ等で表面の平滑化処理を行うことも可能である。
【0043】
(14)、その後、100mJ/cm2で露光してから、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54を設ける(図4(C))。
【0044】
(15)次に、以下の条件で電解めっきを施して、厚さ15μmの電解めっき膜56を形成する(図4(D)参照)。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドHLである。
【0045】
【0046】
(16)めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト下のNi−Cu合金層52を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、Ni−Cu合金層52と電解めっき膜56からなる厚さ16μmの導体回路58及びバイアホール60を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面58α、60αを形成する(図5(A)参照)。
【0047】
(17)次いで、上記(6)〜(12)の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層150及び導体回路158(バイアホール160を含む)を形成する(図5(B)参照)。
【0048】
(18)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多官能アクリルモノマー(共栄化学社製、商品名:R604)3重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物(有機樹脂絶縁材料)を得る。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.4、6rpmの場合はローターNo.3によった。
【0049】
(19)次に、基板30に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cm2の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成する(図5(C)参照)。
【0050】
(20)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亞リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成する。さらに、その基板を、シアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成することで、導体回路158に半田パッド75を形成する(図5(D)参照)。
【0051】
(21)この後、ソルダーレジスト層70の開口部71に、はんだペーストを印刷して、200℃でリフローすることにより、半田バンプ76を形成する。これにより、ICチップ20を内蔵し、半田バンプ76を有する多層プリント配線板10を得ることができる(図6参照)。
【0052】
上述した実施形態では、層間樹脂絶縁層50、150に熱硬化型シクロオレフィン系樹脂シートを用いた。この代わりに、層間樹脂絶縁層50にエポキシ系樹脂を用いることができる。このエポキシ系樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【0053】
本発明の製造方法において使用する樹脂フィルムは、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0054】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
【0055】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【0056】
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【0057】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
【0058】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【0059】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【0060】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
【0061】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0062】
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0063】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【0064】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。
さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【0065】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【0066】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【0067】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【0068】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【0069】
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【0070】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【0071】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、350℃以上の温度を加えると、溶解、炭化をしてしまう。
【0072】
引き続き、本発明の第2実施形態に係る多層プリント配線板について、図9を参照して説明する。
上述した第1実施形態では、多層プリント配線板内にICチップを収容した。これに対して、第2実施形態では、多層プリント配線板内にICチップ20を収容すると共に、表面にICチップ120を載置してある。内蔵のICチップ20としては、発熱量の比較的小さいキャシュメモリが用いられ、表面のICチップ120としては、演算用のCPUが載置されている。
【0073】
ICチップ20のパッド24と、ICチップ120のパッド124とは、仲介層38−バイアホール60−導体回路58−バイアホール160−導体回路158−半田バンプ76Uを介して接続されている。一方、ICチップ120のパッド124と、ドータボード90のパッド92とは、半田バンプ76U−導体回路158−バイアホール160−導体回路58−バイアホール60−スルーホール136−バイアホール60−導体回路58−バイアホール160−導体回路158−半田バンプ76Uを介して接続されている。
【0074】
この第2実施形態においては、コア基板30のスルーホール136を構成する貫通孔135が、コア基板の位置決めマーク31を基準として形成されている。
【0075】
第2実施形態では、歩留まりの低いキャシュメモリ20をCPU用のICチップ120と別に製造しながら、ICチップ120とキャシュメモリ20とを近接して配置することが可能になり、ICチップの高速動作が可能となる。この第2実施形態では、ICチップを内蔵すると共に表面に載置することで、それぞれの機能が異なるICチップなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。
【0076】
【発明の効果】
本願発明の製造方法により、電子部品であるICチップが内蔵された基板でもICチップと層間樹脂絶縁層のバイアホールとが接続できるので、電気的接続性が向上する。
また、ICチップの基板収容時に、位置ずれが生じても、それを修正して、バイアホール、配線などを形成することができ、更に電気的接続性や信頼性が向上し、生産性も高まる。このため、量産に適した製造方法である。
【図面の簡単な説明】
【図1】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図2】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図3】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図4】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図5】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図6】本発明の第1実施形態に係る多層プリント配線板の断面図である。
【図7】(A)は、図1(D)のコア基板の平面図であり、(B)は、図1(E)の平面図である。
【図8】(A)は、フォトマスクフィルム載置前のコア基板の平面図であり、(B)は、フォトマスクフィルムを載置した状態のコア基板の平面図である。
【図9】本発明の第2実施形態に係る多層プリント配線板の断面図である。
【符号の説明】
20 ICチップ(電子部品)
24 パッド
30 コア基板
32 凹部
38 仲介層
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
76 半田バンプ
120 ICチップ(電子部品)
150 層間樹脂絶縁層
158 導体回路
160 バイアホール
Claims (2)
- 基板上に層間絶縁層と導体層とを繰り返し形成し、該層間絶縁層にバイアホールを形成し、該バイアホールを介して電気的接続させる多層プリント配線板の製造方法であって、少なくとも以下の(a)〜(c)工程を備えることを特徴とする多層プリント配線板の製造方法:
(a)前記基板に電子部品を収容する工程;
(b)前記電子部品の位置決めマークに基づき、前記基板に位置決めマークを形成する工程;
(c)前記基板の位置決めマークに基づき、前記電子部品のパッドに、前記電子部品を前記バイアホールと接続させるための、前記パッドの径よりも径の大きな銅で構成された仲介層を形成する工程。 - 基板上に層間絶縁層と導体層とを繰り返し形成し、該層間絶縁層にバイアホールを形成し、該バイアホールを介して電気的接続させる多層プリント配線板の製造方法であって、少なくとも以下の(a)〜(d)工程を備えることを特徴とする多層プリント配線板の製造方法:
(a)前記基板に電子部品を収容する工程;
(b)前記電子部品の位置決めマークに基づき、前記基板に位置決めマークをレーザで形成する工程;
(c)前記基板の位置決めマークに金属膜を形成する工程;
(d)前記基板の位置決めマークに基づき、前記電子部品のパッドに、前記電子部品を前記バイアホールと接続させるための、前記パッドの径よりも径の大きな銅で構成された仲介層を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000388458A JP4854846B2 (ja) | 2000-02-25 | 2000-12-21 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049121 | 2000-02-25 | ||
JP2000-49121 | 2000-02-25 | ||
JP2000049121 | 2000-02-25 | ||
JP2000073558 | 2000-03-16 | ||
JP2000073558 | 2000-03-16 | ||
JP2000-73558 | 2000-03-16 | ||
JP2000388458A JP4854846B2 (ja) | 2000-02-25 | 2000-12-21 | 多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332863A JP2001332863A (ja) | 2001-11-30 |
JP4854846B2 true JP4854846B2 (ja) | 2012-01-18 |
Family
ID=27342478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000388458A Expired - Lifetime JP4854846B2 (ja) | 2000-02-25 | 2000-12-21 | 多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4854846B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290006A (ja) * | 2001-03-27 | 2002-10-04 | Ibiden Co Ltd | 部品内蔵基板の製造方法 |
JP4190269B2 (ja) | 2002-07-09 | 2008-12-03 | 新光電気工業株式会社 | 素子内蔵基板製造方法およびその装置 |
JP2007019267A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、およびこの配線基板を備えた電子機器 |
KR100771306B1 (ko) | 2006-07-25 | 2007-10-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
JP5263918B2 (ja) * | 2007-07-24 | 2013-08-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US8115113B2 (en) | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
WO2009118950A1 (ja) | 2008-03-27 | 2009-10-01 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2009239247A (ja) | 2008-03-27 | 2009-10-15 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
WO2010024233A1 (ja) | 2008-08-27 | 2010-03-04 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
US8963313B2 (en) * | 2011-12-22 | 2015-02-24 | Raytheon Company | Heterogeneous chip integration with low loss interconnection through adaptive patterning |
JP6741264B2 (ja) * | 2017-03-31 | 2020-08-19 | 国立研究開発法人産業技術総合研究所 | ウェハ上のアライメントマークを用いる半導体パッケージの製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258345A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 半導体装置 |
JPH0324786A (ja) * | 1989-06-22 | 1991-02-01 | Sharp Corp | ホトエッチングされる回路基板の位置決め構造 |
JP3091214B2 (ja) * | 1990-05-11 | 2000-09-25 | 株式会社日立製作所 | マルチチップ・モジュールの製造方法 |
JP3799091B2 (ja) * | 1995-12-20 | 2006-07-19 | イビデン株式会社 | プリント配線板の製造方法 |
JPH09278494A (ja) * | 1996-04-15 | 1997-10-28 | Corning Japan Kk | ガラス基板へのマーキング方法 |
JP2842378B2 (ja) * | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
JP3687204B2 (ja) * | 1996-07-22 | 2005-08-24 | 松下電器産業株式会社 | 多層配線パターン形成方法 |
JP3023320B2 (ja) * | 1996-12-27 | 2000-03-21 | イビデン株式会社 | レーザ加工装置、多層プリント配線板の製造装置及び製造方法 |
JPH10256737A (ja) * | 1997-03-10 | 1998-09-25 | Ibiden Co Ltd | プリント配線基板の製造方法およびプリント配線基板 |
JPH10321634A (ja) * | 1997-05-22 | 1998-12-04 | Citizen Watch Co Ltd | 突起電極の製造方法 |
JP3324973B2 (ja) * | 1997-07-28 | 2002-09-17 | イビデン株式会社 | レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法 |
JP2000040711A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
-
2000
- 2000-12-21 JP JP2000388458A patent/JP4854846B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001332863A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854845B2 (ja) | 多層プリント配線板 | |
JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
JP4869488B2 (ja) | 多層プリント配線板の製造方法 | |
JP4248157B2 (ja) | 多層プリント配線板 | |
JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4854846B2 (ja) | 多層プリント配線板の製造方法 | |
JP4771608B2 (ja) | プリント配線板 | |
JP4243922B2 (ja) | 多層プリント配線板 | |
JP4475836B2 (ja) | 半導体素子の製造方法 | |
JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
JP4957638B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4108270B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4549366B2 (ja) | 多層プリント配線板 | |
JP4033639B2 (ja) | 多層プリント配線板 | |
JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4749563B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4785268B2 (ja) | 半導体素子を内蔵した多層プリント配線板 | |
JP4141115B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4854846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |