JP4108270B2 - 多層プリント配線板およびその製造方法 - Google Patents
多層プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP4108270B2 JP4108270B2 JP2000382822A JP2000382822A JP4108270B2 JP 4108270 B2 JP4108270 B2 JP 4108270B2 JP 2000382822 A JP2000382822 A JP 2000382822A JP 2000382822 A JP2000382822 A JP 2000382822A JP 4108270 B2 JP4108270 B2 JP 4108270B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- resin
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの複数の電子部品を内蔵する多層プリント配線板に関するものである。
【０００２】
【従来の技術】
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
また、それぞれの実装方法は、ＩＣチップを保護するためにエポキシ樹脂等の熱可塑性樹脂によって封止を行っているが、その樹脂を充填する際に気泡を含有すると、気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまう。熱可塑性樹脂による封止は、それぞれの部品に合わせて樹脂装填用プランジャー、金型を作成する必要が有り、また、熱硬化性樹脂であってもリード部品、ソルダーレジストなどの材質などを考慮した樹脂を選定しなくては成らないために、それぞれにおいてコスト的にも高くなる原因にもなった。
【０００４】
このため基板内に半導体素子を埋め込む技術が種々提案されている。基板に半導体素子を埋め込んで、その上層にビルドアップ層を形成させることにより電気的接続を取る技術としては、特開平９−３２１４０８号（ＵＳＰ５８７５１００）、特開平１０−２５６４２９号、特開平１１−１２６９７８号、などが提案されている。
【０００５】
特開平９−３２１４０８号（ＵＳＰ５８７５１００）では、ダイパッド上にスタッドバンプを形成した半導体素子をプリント配線板に内蔵して、スタッドバンプ上に配線を形成して電気的接続を取っていた。しかし、このスタッドバンプの高さのばらつきが大きいため、接続性に問題があった。また、このスタッドバンプをボンディングにより一つ一つ植設しており、生産性にも問題があった。
【０００６】
特開平１０−２５６４２９号では、セラミック基板に半導体素子を内蔵して、フリップチップ形態により電気的接続を取っていた。しかし、セラミックは外形加工性が悪く、半導体素子の納まりがよくない。また、該バンプの高さのばらつきが大きいため、接続性に問題があった。
【０００７】
特開平１１−１２６９７８号では、バイアホールを介して積蔵された多層プリント配線板の空隙の収容部に半導体素子を内蔵して、導体回路と接続を取っていた。しかし、収容部が空隙であるため、位置ずれを引き起こしやすく、接続性に問題があった。また、ダイパッドと導体回路とを直接接続させているため、ダイパッドに酸化被膜ができやすく、絶縁抵抗が上昇する問題もあった。
【０００８】
一方、プリント配線板に複数の機能の異なるＩＣチップ、例えば、演算用ＩＣチップと、記憶用ＩＣチップとを埋め込むことが現在検討されている。しかしながら、異なるＩＣチップは厚みが種々であるため、プリント配線板内で該ＩＣチップのパッド（端子）への接続が適正に取れず、接続信頼性が低下することが明らかになった。
【０００９】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、厚みの異なる複数の半導体素子を内蔵し、高い接続信頼性を備える多層プリント配線板及び該多層プリント配線板の製造方法を提案することを目的とする。
【００１０】
【課題を解決するための手段】
上記した目的を達成するため、請求項１に記載の多層プリント配線板では、
相対的に厚い半導体素子と相対的に薄い半導体素子とを埋め込み、収容又は収納された基板上に層間絶縁層と導体層とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、前記バイアホールを介して電気的接続される多層プリント配線板において、
前記厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の前記層間絶縁層に形成された前記バイアホールと接続するための仲介層を設け、
前記厚い半導体素子の前記仲介層を薄く、前記薄い半導体素子の仲介層を厚く形成したことを技術的特徴とする。
【００１１】
請求項１の発明では、厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の層間絶縁層のバイアホールと接続するための仲介層を形成する。ここで、厚い半導体素子の仲介層を薄く、薄い半導体素子の仲介層を厚く形成してあるので、厚い半導体素子の仲介層の頂部と、薄い半導体素子の仲介層の頂部との高さが揃い、層間絶縁層のバイアホールと適正に接続させることができる。このため、多層プリント配線板に厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を得ることが可能になる。
【００１２】
請求項１では、半導体素子のパッドを覆うようにして仲介層を形成させている。ＩＣチップのダイパッドに仲介層を設ける理由は、次の通りである。ＩＣチップのダイパッドは一般的にアルミニウムなどで製造されている。仲介層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のバイアホールを形成させた時、ダイパッドのままであれば露光、現像後にダイパッドの表層に樹脂が残りやすかった。それに、現像液の付着によりダイパッドの変色を引き起こした。一方、レーザの場合、ビア径がダイパッド径より大きいときには、ダイパッド及びパシベーション（ＩＣの保護膜）がレーザによって破壊される。また、後工程に、酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経ると、ＩＣチップのダイパッドの変色、溶解が発生した。更に、ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。
【００１３】
これに対して、ダイパッド上に銅等からなる仲介層を設けることで、溶剤の使用が可能となりダイパッド上の樹脂残りを防ぐことができる。また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもダイパッドの変色、溶解が発生しない。ダイパッドの酸化皮膜の形成を防げる。これにより、ダイパッドとバイアホールとの接続性や信頼性を向上させる。更に、ＩＣチップのダイパッド上に２０μｍよりも大きな径の仲介層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、仲介層は、バイアホール径と同等以上のものがよい。
【００１４】
また、パッドより大きい仲介層を形成させることによって、検査用プローブピンが接触しやすくなり、検査を容易に行える。即ち、半導体素子を基板に内蔵する前もしくはその後に検査を行えるため、予め製品の可否を判定することができる。したがって、生産性の向上やコストの低減が可能となる。つまり、仲介層を備える半導体素子は、プリント配線板の埋め込み、収容、収納するための半導体素子であるといえる。
【００１５】
本発明で定義されている仲介層について説明する。
トランジション層（仲介層）は、半導体素子であるＩＣチップとプリント配線板とを直接に接続を取るため、設けられた中間の仲介層を意味する。その特徴として、ダイパッド上に薄膜層を形成し、その上に厚付け層が形成されてなる、少なくとも２層以上の金属層で形成されている。そして、半導体素子であるＩＣチップのダイパッドよりも大きくさせる。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、ダイパッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、ＩＣチップのプリント配線板への埋め込み、収容、収納や接続を確実にすることができる。また、仲介層には、直接、プリント配線板の導体回路である金属を形成することを可能にする。その導体回路の一例としては、層間絶縁層のバイアホールや基板上のスルーホールなどがある。
【００１６】
仲介層は、次のように形成される。ＩＣチップの全面に蒸着、スパッタリングなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００１７】
第１薄膜層により、ダイパッドの被覆を行い、仲介層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、クロム、チタン、ニッケルを用いることが、界面への湿分の侵入を防ぐために望ましい。
【００１８】
第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。
【００１９】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができないためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。特に、０．１〜３μｍが望ましい。
【００２０】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、仲介層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００２１】
その後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上に第１薄膜層、第２薄膜層、厚付け層からなる仲介層を形成させる。
【００２２】
また、上記仲介層の製造方法以外にも、ＩＣチップ上に形成した金属膜上に電解めっきによって厚付けした後、ドライフィルムレジストを形成して仲介層に該当する以外の部分を除去させて、ダイパッド上に仲介層を形成させることもできる。更に、ＩＣチップをコア基板に取り付けた後に、同様にしてＩＣチップのダイパッド上に仲介層を形成させることもできる。
【００２３】
請求項３の多層プリント配線板の製造方法は、少なくとも以下（ａ）〜（ｆ）の工程を備えることを技術的特徴とする：
（ａ）相対的に厚い半導体素子のパッド部分に、薄い仲介層を形成する工程；
（ｂ）相対的に薄い半導体素子のパッド部分に、厚い仲介層を形成する工程；
（ｃ）基板上に前記厚い半導体素子と前記薄い半導体素子とを載置する工程；
（ｄ）前記厚い半導体素子と前記薄い半導体素子とを硬化性樹脂で覆う工程；
（ｅ）前記硬化性樹脂の表面を研磨し、前記厚い半導体素子及び前記薄い半導体素子の仲介層を露出させる工程；
（ｆ）前記硬化性樹脂の上に層間絶縁層を形成し、該層間絶縁層に前記仲介層と接続するバイアホールを形成する工程。
【００２４】
請求項３の多層プリント配線板の製造方法では、厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の層間絶縁層のバイアホールと接続するための仲介層を形成する。ここで、厚い半導体素子の仲介層を薄く、薄い半導体素子の仲介層を厚く形成し、厚い半導体素子の仲介層の頂部と、薄い半導体素子の仲介層の頂部との高さをほぼ揃え、更に、厚い半導体素子と薄い半導体素子とを覆う硬化性樹脂の表面を研磨し、厚い半導体素子及び薄い半導体素子の仲介層を露出させる。このため、両仲介層の高さが完全に揃い、また、硬化性樹脂の表面がフラットになるので、両仲介層を層間絶縁層のバイアホールと適正に接続させることができる。このため、厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を備える多層プリント配線板を製造することが可能になる。
【００２５】
請求項４では、厚い半導体素子と薄い半導体素子とを硬化性樹脂で覆う工程を、減圧下で行うため、硬化性樹脂内にボイドが残らず、多層プリント配線板の信頼性を高めることができる。
【００２６】
請求項５では、硬化性樹脂の表面研磨を、樹脂を半硬化（仮硬化）させた状態で行い、研磨後に当該硬化性樹脂を本硬化させる。このため、研磨を容易に行うことができ、仲介層を傷つけないので、多層プリント配線板の信頼性を高めることができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、多層プリント配線板１０の断面を示す図１１を参照して説明する。
【００２８】
多層プリント配線板１０は、記憶用ＩＣチップ２０Ａ及び演算用ＩＣチップ２０Ｂを収容するコア基板３１と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。記憶用ＩＣチップ２０Ａ及び演算用ＩＣチップ２０Ｂは、アルミニューム等から成るヒートシンク板３０Ｄに載置されている。下層の層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、上層の層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００２９】
上層の層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が設けられ、ソルダーレジスト７０の開口７１には、ドータボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００３０】
プリント配線板１０に実装されたＩＣチップ２０Ａ、２０Ｂには、ＩＣチップ２０を保護するパッシベーション膜２４が被覆され、該パッシベーション膜２４の開口内に入出力端子を構成するダイパッド２２が配設されている。厚みの薄いＩＣチップ２０Ａのパッド２２の上には、主として銅からなる厚みの厚い仲介層３８Ａが形成され、厚みの厚いＩＣチップ２０Ｂのパッド２２の上には、厚みの薄い仲介層３８Ｂが形成されている。
【００３１】
本実施例の多層プリント配線板１０では、コア基板３１にＩＣチップ２０を内蔵させて、該ＩＣチップ２０Ａ、２０Ｂのパッド２２には仲介層３８Ａ、３８Ｂを配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。
【００３２】
また、薄いＩＣチップ２０Ａの仲介層３８Ａを厚く、厚い半導体素子２０Ｂの仲介層３８Ｂを厚く形成してあるので、薄いＩＣチップ２０Ａの仲介層３８Ｂの頂部と、厚いＩＣチップ２０Ｂの仲介の頂部３８Ｂとの高さが揃い、層間樹脂絶縁層５０のバイアホール６０と適正に接続させることができる。このため、多層プリント配線板に厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を得ることが可能になる。更に、ＩＣチップ部分に仲介層３８Ａ、３８Ｂが形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間樹脂絶縁層５０も平坦化されて、膜厚みも均一になる。更に、仲介層３８Ａ、３８Ｂによって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００３３】
更に、ダイパッド２２上に銅製の仲介層３８Ａ、３８Ｂを設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッド２２とバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上の仲介層３８Ａ、３８Ｂを介在させることで、６０μｍ径のバイアホール６０を確実に接続させることができる。
【００３４】
Ａ．半導体素子
先ず、多層プリント配線板１０に収容、収納又は埋め込む半導体素子（ＩＣチップ）の構成について、半導体素子２０Ｂの断面を示す図３（Ｂ）、及び、平面図を示す図４（Ｂ）を参照して説明する。
【００３５】
図３（Ｂ）に示すように半導体素子２０Ｂの上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、パッシベーション膜２４が被覆され、該ダイパッド２２には、パッシベーション膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなる仲介層３８Ｂが形成されている。仲介層３８Ｂは、薄膜層３３と電解めっき膜（厚付け膜）３７とからなる。言い換えると、２層以上の金属膜で形成されている。
【００３６】
引き続き、図３（Ｂ）を参照して上述した半導体素子の製造方法について、図１〜図４を参照して説明する。
【００３７】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、常法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、パッシベーション膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ））。
【００３８】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ））。その厚みは、０．００１〜２μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。本実施形態では、薄膜層３３は、スパッタを用いてクロムにより形成される。また、クロム薄膜層３３の上に銅薄膜層をスパッタを用いて形成してもよい。クロム、銅の２層を真空チャンバー内で連続して形成することもできる。このとき、クロム０．０５μｍ−０．１μｍ、銅０．５μｍ程度の厚みである。クロム−銅、クロム−ニッケル、チタン−銅、チタン−ニッケルの組み合わせがよい。金属との接合性や電気伝達性という点で他の組み合わせよりも優れる。
【００３９】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。仲介層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、本実施形態では、銅を用いる。その厚みは０．１〜２０μｍの範囲で行うのがよい。
【００４０】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上に仲介層３８Ｂを形成する（図２（Ｃ））。
【００４１】
（６）次に、基板にエッチング液をスプレイで吹きつけ、仲介層３８Ｂの表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００４２】
（７）最後に、仲介層３８Ｂが形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割して半導体素子２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０Ｂの動作確認や電気検査を行なってもよい。半導体素子２０Ｂは、ダイパッド２２よりも大きな仲介層３８Ｂが形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００４３】
図５は、厚みの薄い半導体素子２０Ａに厚い仲介層３８Ａを製造する工程を示している。この工程は、図１〜図４を参照して上述した製造工程と全く同じである。但し、電解メッキを施してレジスト層３５の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける工程において、めっき時間を長くして厚付け層を厚くなるように形成する（図５（Ａ））。その後、レジスト層３５を剥離し、シリコンウエハー２０Ｓのパッド２２に、相対的に厚い仲介層３８Ａを設ける。その後、仲介層３８Ａを粗化した後、個片の半導体素子２０Ａに分割する。
【００４４】
上述した製造方法では、薄膜層３３の上に厚付け層（電解めっき膜）３７を形成した。これに対して、仲介層を、薄膜層（第１薄膜層）と無電解めっき膜（第２薄膜層）と電解めっき膜（厚付け層）とからなる３層構造として構成することもできる。３層構造の場合、第２薄膜層を、第１薄膜層３３の上に、スパッタ、蒸着、無電解めっきによって積層する。その厚みは、０．０１〜５．０μｍが良く、特に０．１〜３．０μｍが望ましい。その場合積層できる金属は、ニッケル、銅、金、銀の中から選ばれるものがよい。
【００４５】
Ｂ．多層プリント配線板
引き続き、図１１を参照して上述した多層プリント配線板の製造方法について、図６〜図１０を参照して説明する。
【００４６】
（１）窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニューム合金、隣青銅等から成る板状のヒートシンク３０Ｄ（図６（Ａ））に、熱伝導性接着剤（例えば金属粒子を含む樹脂）２９を塗布する（図６（Ｂ））。
【００４７】
（２）ヒートシンク３０Ｄに上記仲介層を設けたＩＣチップ２０Ａ、２０Ｂを熱伝導性接着剤２９により固定する（図６（Ｃ））。
【００４８】
（３）ヒートシンク３０Ｄに開口３２を有する半硬化状態のコア基板３１を載置する（図７（Ａ））。コア基板としては、ガラスクロス等の芯材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板を用いることができる。樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や芯材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。コア基板の開口にはテーパを設けてもよい。
【００４９】
（４）コア基板３１の開口３２内に硬化性樹脂２８を減圧下で充填し、所定時間所定温度で加熱して硬化性樹脂２８を仮硬化させる（図７（Ｂ））。ここで、硬化性樹脂としては、熱膨張率が低く、低弾性のエポキシ樹脂を用いる。例えば、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）等の熱硬化性樹脂、及び、該熱硬化性樹脂と熱可塑性樹脂との複合体を用いることができる。
【００５０】
硬化性樹脂２８の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、樹脂の塗布後、更に減圧することで脱泡を行い、硬化性樹脂２８内の気泡を完全に除去することが、多層プリント配線板の信頼性を高めるため好適である。
【００５１】
（５）その後、半硬化させた硬化性樹脂２８の表面を、ベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により研磨し、ＩＣチップ２０Ａの仲介層３８Ａ及びＩＣチップ２０Ｂの仲介層３８Ｂの頂部を露出させ（図７（Ｃ））。本実施形態では、硬化性樹脂２８及びコア基板３１を仮硬化状態で研磨するため、容易に研磨を行うことができる。
【００５２】
（６）この後、更に加熱して、硬化性樹脂２８及びコア基板３１を本硬化させる。この本硬化は、減圧下で行うことが好適である。減圧することで、硬化性樹脂２８内に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００５３】
（７）上記工程を経た基板３１に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５kg／cm２で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図８（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００５４】
層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部を感光基で置換した樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体などを用いることができる。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。熱可塑性樹脂としては、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド、フェノキシ樹脂などを用いることができる。またそれらの樹脂複合体として用いた時でも、各１種類以上の樹脂を混合して用いてもよい。例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂といった組み合わせがある。
【００５５】
また、層間樹脂絶縁層５０は、上述したように、半硬化状態にした樹脂をフィルム状にして加熱圧着する代わりに、予め粘度を調整した樹脂組成物を、ロールコータやカーテンコータなどによって塗布することで形成することもできる。
【００５６】
（８）次に、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図８（Ｂ）参照）。６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製の仲介層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径の仲介層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【００５７】
（９）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０の粗化面５０αを設ける（図８（Ｃ）参照）。該粗化面５０αは、０．０５〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面５０αを設ける。上記以外には、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施する。
【００５８】
（１０）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける（図９（Ａ）参照）。金属層５２は、無電解めっきによって形成させる。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設ける。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ及びＣｕをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さは０．２μｍである。また、スパッタの代わりに、蒸着、電着等で金属膜を形成することもできる。更に、スパッタ、蒸着、電着などの物理的な方法で薄付け層を形成した後、無電解めっきを施すことも可能である。
【００５９】
（１１）上記処理を終えた基板３１に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／cm２で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図９（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００６０】
〔電解めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm２
時間 ６５分
温度 ２２±２℃
【００６１】
（１２）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成する（図９（Ｃ）参照）。エッチング液としては、塩化第二銅、塩化第二鉄、過酸塩類、過酸化水素／硫酸、アルカリチャントなどを用いることができる。続いて、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する。
【００６２】
（１３）次いで、上記（７）〜（１２）の工程を、繰り返すことにより、層間樹脂絶縁層５０の上層に層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図１０（Ａ）参照）。
【００６３】
（１４）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。なお、ソルダーレジストとして市販のソルダーレジストを用いることもできる。
【００６４】
（１５）次に、基板３１に、上記ソルダーレジスト組成物を３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／cm２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１０（Ｂ）参照）。
【００６５】
（１６）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０−１ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路２５８に半田パッド７５を形成する（図１０（Ｃ）参照）。
【００６６】
（１７）次いで、ソルダーレジスト層７０の開口７１に半田ペーストを印刷する。この半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。また、低α線タイプの半田ペーストを用いてもよい。続いて、２００℃でリフローすることにより、半田バンプ７６を形成する（図１１参照）。これにより、複数のＩＣチップ２０Ａ、２０Ｂを内蔵する多層プリント配線板１０を得ることができる。
【００６７】
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型樹脂シートを用いた。この熱硬化型樹脂シート樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００６８】
第１実施形態の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、第１実施形態で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００６９】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００７０】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００７１】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、第１実施形態において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００７２】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００７３】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００７４】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００７５】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００７６】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００７７】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００７８】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００７９】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００８０】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００８１】
第１実施形態で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００８２】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００８３】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００８４】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００８５】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【００８６】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【００８７】
[第２実施形態]
次に、本発明の第２実施形態に係る多層プリント配線板の構成について、断面を示す図１２を参照して説明する。
上述した第１実施形態では、金属又はセラミック製のヒートシンク板３０ＤにＩＣチップ２０Ａ、２０Ｂが取り付けられた。これに対して、第２実施形態では、コア基板１３０の凹部１３２内にＩＣチップ２０Ａ、２０Ｂが収容される。また、第１実施形態の多層プリント配線板には、半田バンプ７６が配設されたが、この第２実施形態の多層プリント配線板１１０には、導電性接続ピン９６が半田１５８により導体回路１５８に接続されている。
【００８８】
この第２実施形態の多層プリント配線板の製造工程は、ＩＣチップ２０Ａ、２０Ｂを収容するコア基板１３０の凹部１３２に硬化性樹脂２８を充填する点を除き、上述した第１実施形態の製造方法と同様であるため、説明を省略する。
【００８９】
【発明の効果】
以上記述したように本発明の多層プリント配線板では、ＩＣチップが埋め込まれたコア基板が平坦化される。そのために、層間樹脂絶縁層が平坦化され、形成されるバイアホールが所望の径、形状となり、電気接続性が安定することができ、電気接続性と信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係るＩＣチップの工程図である。
【図２】 （Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係るＩＣチップの工程図である。
【図３】 （Ａ）、（Ｂ）は、第１実施形態に係るＩＣチップの工程図である。
【図４】 （Ａ）は、第１実施形態に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化されたＩＣチップの平面図である。
【図５】 （Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係るＩＣチップの製造方法の工程図である。
【図６】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図７】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図８】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図９】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図１０】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図１１】 第１実施形態に係る多層プリント配線板の断面図である。
【図１２】 第２実施形態に係る多層プリント配線板の断面図である。
【符号の説明】
１０ 多層プリント配線板
２０Ａ 記憶用ＩＣチップ（薄い半導体素子）
２０Ｂ 演算用ＩＣチップ（厚い半導体素子）
２２ パッド
２４ パッシベーション膜
３０Ｄ ヒートシンク板
３１ コア基板
３２ 開口
３３ 金属膜
３６ めっき膜
３７ 無電解めっき膜
３８Ａ、３８Ｂ 仲介層
５０ 層間樹脂絶縁層
５０α 粗化面
５２ 金属層
５４ めっきレジスト
５６ 電解めっき膜
５８ 導体回路
５８α 粗化面
６０ バイアホール
６０α 粗化面
７２ ニッケルめっき
７４ 金めっき
７５ パッド
７６ 半田バンプ
１１０ 多層プリント配線板
１３０ コア基板
１３２ 凹部
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの複数の電子部品を内蔵する多層プリント配線板に関するものである。
【０００２】
【従来の技術】
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
また、それぞれの実装方法は、ＩＣチップを保護するためにエポキシ樹脂等の熱可塑性樹脂によって封止を行っているが、その樹脂を充填する際に気泡を含有すると、気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまう。熱可塑性樹脂による封止は、それぞれの部品に合わせて樹脂装填用プランジャー、金型を作成する必要が有り、また、熱硬化性樹脂であってもリード部品、ソルダーレジストなどの材質などを考慮した樹脂を選定しなくては成らないために、それぞれにおいてコスト的にも高くなる原因にもなった。
【０００４】
このため基板内に半導体素子を埋め込む技術が種々提案されている。基板に半導体素子を埋め込んで、その上層にビルドアップ層を形成させることにより電気的接続を取る技術としては、特開平９−３２１４０８号（ＵＳＰ５８７５１００）、特開平１０−２５６４２９号、特開平１１−１２６９７８号、などが提案されている。
【０００５】
特開平９−３２１４０８号（ＵＳＰ５８７５１００）では、ダイパッド上にスタッドバンプを形成した半導体素子をプリント配線板に内蔵して、スタッドバンプ上に配線を形成して電気的接続を取っていた。しかし、このスタッドバンプの高さのばらつきが大きいため、接続性に問題があった。また、このスタッドバンプをボンディングにより一つ一つ植設しており、生産性にも問題があった。
【０００６】
特開平１０−２５６４２９号では、セラミック基板に半導体素子を内蔵して、フリップチップ形態により電気的接続を取っていた。しかし、セラミックは外形加工性が悪く、半導体素子の納まりがよくない。また、該バンプの高さのばらつきが大きいため、接続性に問題があった。
【０００７】
特開平１１−１２６９７８号では、バイアホールを介して積蔵された多層プリント配線板の空隙の収容部に半導体素子を内蔵して、導体回路と接続を取っていた。しかし、収容部が空隙であるため、位置ずれを引き起こしやすく、接続性に問題があった。また、ダイパッドと導体回路とを直接接続させているため、ダイパッドに酸化被膜ができやすく、絶縁抵抗が上昇する問題もあった。
【０００８】
一方、プリント配線板に複数の機能の異なるＩＣチップ、例えば、演算用ＩＣチップと、記憶用ＩＣチップとを埋め込むことが現在検討されている。しかしながら、異なるＩＣチップは厚みが種々であるため、プリント配線板内で該ＩＣチップのパッド（端子）への接続が適正に取れず、接続信頼性が低下することが明らかになった。
【０００９】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、厚みの異なる複数の半導体素子を内蔵し、高い接続信頼性を備える多層プリント配線板及び該多層プリント配線板の製造方法を提案することを目的とする。
【００１０】
【課題を解決するための手段】
上記した目的を達成するため、請求項１に記載の多層プリント配線板では、
相対的に厚い半導体素子と相対的に薄い半導体素子とを埋め込み、収容又は収納された基板上に層間絶縁層と導体層とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、前記バイアホールを介して電気的接続される多層プリント配線板において、
前記厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の前記層間絶縁層に形成された前記バイアホールと接続するための仲介層を設け、
前記厚い半導体素子の前記仲介層を薄く、前記薄い半導体素子の仲介層を厚く形成したことを技術的特徴とする。
【００１１】
請求項１の発明では、厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の層間絶縁層のバイアホールと接続するための仲介層を形成する。ここで、厚い半導体素子の仲介層を薄く、薄い半導体素子の仲介層を厚く形成してあるので、厚い半導体素子の仲介層の頂部と、薄い半導体素子の仲介層の頂部との高さが揃い、層間絶縁層のバイアホールと適正に接続させることができる。このため、多層プリント配線板に厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を得ることが可能になる。
【００１２】
請求項１では、半導体素子のパッドを覆うようにして仲介層を形成させている。ＩＣチップのダイパッドに仲介層を設ける理由は、次の通りである。ＩＣチップのダイパッドは一般的にアルミニウムなどで製造されている。仲介層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のバイアホールを形成させた時、ダイパッドのままであれば露光、現像後にダイパッドの表層に樹脂が残りやすかった。それに、現像液の付着によりダイパッドの変色を引き起こした。一方、レーザの場合、ビア径がダイパッド径より大きいときには、ダイパッド及びパシベーション（ＩＣの保護膜）がレーザによって破壊される。また、後工程に、酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経ると、ＩＣチップのダイパッドの変色、溶解が発生した。更に、ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。
【００１３】
これに対して、ダイパッド上に銅等からなる仲介層を設けることで、溶剤の使用が可能となりダイパッド上の樹脂残りを防ぐことができる。また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもダイパッドの変色、溶解が発生しない。ダイパッドの酸化皮膜の形成を防げる。これにより、ダイパッドとバイアホールとの接続性や信頼性を向上させる。更に、ＩＣチップのダイパッド上に２０μｍよりも大きな径の仲介層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、仲介層は、バイアホール径と同等以上のものがよい。
【００１４】
また、パッドより大きい仲介層を形成させることによって、検査用プローブピンが接触しやすくなり、検査を容易に行える。即ち、半導体素子を基板に内蔵する前もしくはその後に検査を行えるため、予め製品の可否を判定することができる。したがって、生産性の向上やコストの低減が可能となる。つまり、仲介層を備える半導体素子は、プリント配線板の埋め込み、収容、収納するための半導体素子であるといえる。
【００１５】
本発明で定義されている仲介層について説明する。
トランジション層（仲介層）は、半導体素子であるＩＣチップとプリント配線板とを直接に接続を取るため、設けられた中間の仲介層を意味する。その特徴として、ダイパッド上に薄膜層を形成し、その上に厚付け層が形成されてなる、少なくとも２層以上の金属層で形成されている。そして、半導体素子であるＩＣチップのダイパッドよりも大きくさせる。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、ダイパッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、ＩＣチップのプリント配線板への埋め込み、収容、収納や接続を確実にすることができる。また、仲介層には、直接、プリント配線板の導体回路である金属を形成することを可能にする。その導体回路の一例としては、層間絶縁層のバイアホールや基板上のスルーホールなどがある。
【００１６】
仲介層は、次のように形成される。ＩＣチップの全面に蒸着、スパッタリングなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００１７】
第１薄膜層により、ダイパッドの被覆を行い、仲介層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、クロム、チタン、ニッケルを用いることが、界面への湿分の侵入を防ぐために望ましい。
【００１８】
第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。
【００１９】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができないためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。特に、０．１〜３μｍが望ましい。
【００２０】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、仲介層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成される仲介層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００２１】
その後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上に第１薄膜層、第２薄膜層、厚付け層からなる仲介層を形成させる。
【００２２】
また、上記仲介層の製造方法以外にも、ＩＣチップ上に形成した金属膜上に電解めっきによって厚付けした後、ドライフィルムレジストを形成して仲介層に該当する以外の部分を除去させて、ダイパッド上に仲介層を形成させることもできる。更に、ＩＣチップをコア基板に取り付けた後に、同様にしてＩＣチップのダイパッド上に仲介層を形成させることもできる。
【００２３】
請求項３の多層プリント配線板の製造方法は、少なくとも以下（ａ）〜（ｆ）の工程を備えることを技術的特徴とする：
（ａ）相対的に厚い半導体素子のパッド部分に、薄い仲介層を形成する工程；
（ｂ）相対的に薄い半導体素子のパッド部分に、厚い仲介層を形成する工程；
（ｃ）基板上に前記厚い半導体素子と前記薄い半導体素子とを載置する工程；
（ｄ）前記厚い半導体素子と前記薄い半導体素子とを硬化性樹脂で覆う工程；
（ｅ）前記硬化性樹脂の表面を研磨し、前記厚い半導体素子及び前記薄い半導体素子の仲介層を露出させる工程；
（ｆ）前記硬化性樹脂の上に層間絶縁層を形成し、該層間絶縁層に前記仲介層と接続するバイアホールを形成する工程。
【００２４】
請求項３の多層プリント配線板の製造方法では、厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の層間絶縁層のバイアホールと接続するための仲介層を形成する。ここで、厚い半導体素子の仲介層を薄く、薄い半導体素子の仲介層を厚く形成し、厚い半導体素子の仲介層の頂部と、薄い半導体素子の仲介層の頂部との高さをほぼ揃え、更に、厚い半導体素子と薄い半導体素子とを覆う硬化性樹脂の表面を研磨し、厚い半導体素子及び薄い半導体素子の仲介層を露出させる。このため、両仲介層の高さが完全に揃い、また、硬化性樹脂の表面がフラットになるので、両仲介層を層間絶縁層のバイアホールと適正に接続させることができる。このため、厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を備える多層プリント配線板を製造することが可能になる。
【００２５】
請求項４では、厚い半導体素子と薄い半導体素子とを硬化性樹脂で覆う工程を、減圧下で行うため、硬化性樹脂内にボイドが残らず、多層プリント配線板の信頼性を高めることができる。
【００２６】
請求項５では、硬化性樹脂の表面研磨を、樹脂を半硬化（仮硬化）させた状態で行い、研磨後に当該硬化性樹脂を本硬化させる。このため、研磨を容易に行うことができ、仲介層を傷つけないので、多層プリント配線板の信頼性を高めることができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、多層プリント配線板１０の断面を示す図１１を参照して説明する。
【００２８】
多層プリント配線板１０は、記憶用ＩＣチップ２０Ａ及び演算用ＩＣチップ２０Ｂを収容するコア基板３１と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。記憶用ＩＣチップ２０Ａ及び演算用ＩＣチップ２０Ｂは、アルミニューム等から成るヒートシンク板３０Ｄに載置されている。下層の層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、上層の層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００２９】
上層の層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が設けられ、ソルダーレジスト７０の開口７１には、ドータボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００３０】
プリント配線板１０に実装されたＩＣチップ２０Ａ、２０Ｂには、ＩＣチップ２０を保護するパッシベーション膜２４が被覆され、該パッシベーション膜２４の開口内に入出力端子を構成するダイパッド２２が配設されている。厚みの薄いＩＣチップ２０Ａのパッド２２の上には、主として銅からなる厚みの厚い仲介層３８Ａが形成され、厚みの厚いＩＣチップ２０Ｂのパッド２２の上には、厚みの薄い仲介層３８Ｂが形成されている。
【００３１】
本実施例の多層プリント配線板１０では、コア基板３１にＩＣチップ２０を内蔵させて、該ＩＣチップ２０Ａ、２０Ｂのパッド２２には仲介層３８Ａ、３８Ｂを配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。
【００３２】
また、薄いＩＣチップ２０Ａの仲介層３８Ａを厚く、厚い半導体素子２０Ｂの仲介層３８Ｂを厚く形成してあるので、薄いＩＣチップ２０Ａの仲介層３８Ｂの頂部と、厚いＩＣチップ２０Ｂの仲介の頂部３８Ｂとの高さが揃い、層間樹脂絶縁層５０のバイアホール６０と適正に接続させることができる。このため、多層プリント配線板に厚みの異なる複数の半導体素子を内蔵させても、高い接続信頼性を得ることが可能になる。更に、ＩＣチップ部分に仲介層３８Ａ、３８Ｂが形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間樹脂絶縁層５０も平坦化されて、膜厚みも均一になる。更に、仲介層３８Ａ、３８Ｂによって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００３３】
更に、ダイパッド２２上に銅製の仲介層３８Ａ、３８Ｂを設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッド２２とバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上の仲介層３８Ａ、３８Ｂを介在させることで、６０μｍ径のバイアホール６０を確実に接続させることができる。
【００３４】
Ａ．半導体素子
先ず、多層プリント配線板１０に収容、収納又は埋め込む半導体素子（ＩＣチップ）の構成について、半導体素子２０Ｂの断面を示す図３（Ｂ）、及び、平面図を示す図４（Ｂ）を参照して説明する。
【００３５】
図３（Ｂ）に示すように半導体素子２０Ｂの上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、パッシベーション膜２４が被覆され、該ダイパッド２２には、パッシベーション膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなる仲介層３８Ｂが形成されている。仲介層３８Ｂは、薄膜層３３と電解めっき膜（厚付け膜）３７とからなる。言い換えると、２層以上の金属膜で形成されている。
【００３６】
引き続き、図３（Ｂ）を参照して上述した半導体素子の製造方法について、図１〜図４を参照して説明する。
【００３７】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、常法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、パッシベーション膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ））。
【００３８】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ））。その厚みは、０．００１〜２μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。本実施形態では、薄膜層３３は、スパッタを用いてクロムにより形成される。また、クロム薄膜層３３の上に銅薄膜層をスパッタを用いて形成してもよい。クロム、銅の２層を真空チャンバー内で連続して形成することもできる。このとき、クロム０．０５μｍ−０．１μｍ、銅０．５μｍ程度の厚みである。クロム−銅、クロム−ニッケル、チタン−銅、チタン−ニッケルの組み合わせがよい。金属との接合性や電気伝達性という点で他の組み合わせよりも優れる。
【００３９】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。仲介層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、本実施形態では、銅を用いる。その厚みは０．１〜２０μｍの範囲で行うのがよい。
【００４０】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上に仲介層３８Ｂを形成する（図２（Ｃ））。
【００４１】
（６）次に、基板にエッチング液をスプレイで吹きつけ、仲介層３８Ｂの表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００４２】
（７）最後に、仲介層３８Ｂが形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割して半導体素子２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０Ｂの動作確認や電気検査を行なってもよい。半導体素子２０Ｂは、ダイパッド２２よりも大きな仲介層３８Ｂが形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００４３】
図５は、厚みの薄い半導体素子２０Ａに厚い仲介層３８Ａを製造する工程を示している。この工程は、図１〜図４を参照して上述した製造工程と全く同じである。但し、電解メッキを施してレジスト層３５の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける工程において、めっき時間を長くして厚付け層を厚くなるように形成する（図５（Ａ））。その後、レジスト層３５を剥離し、シリコンウエハー２０Ｓのパッド２２に、相対的に厚い仲介層３８Ａを設ける。その後、仲介層３８Ａを粗化した後、個片の半導体素子２０Ａに分割する。
【００４４】
上述した製造方法では、薄膜層３３の上に厚付け層（電解めっき膜）３７を形成した。これに対して、仲介層を、薄膜層（第１薄膜層）と無電解めっき膜（第２薄膜層）と電解めっき膜（厚付け層）とからなる３層構造として構成することもできる。３層構造の場合、第２薄膜層を、第１薄膜層３３の上に、スパッタ、蒸着、無電解めっきによって積層する。その厚みは、０．０１〜５．０μｍが良く、特に０．１〜３．０μｍが望ましい。その場合積層できる金属は、ニッケル、銅、金、銀の中から選ばれるものがよい。
【００４５】
Ｂ．多層プリント配線板
引き続き、図１１を参照して上述した多層プリント配線板の製造方法について、図６〜図１０を参照して説明する。
【００４６】
（１）窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニューム合金、隣青銅等から成る板状のヒートシンク３０Ｄ（図６（Ａ））に、熱伝導性接着剤（例えば金属粒子を含む樹脂）２９を塗布する（図６（Ｂ））。
【００４７】
（２）ヒートシンク３０Ｄに上記仲介層を設けたＩＣチップ２０Ａ、２０Ｂを熱伝導性接着剤２９により固定する（図６（Ｃ））。
【００４８】
（３）ヒートシンク３０Ｄに開口３２を有する半硬化状態のコア基板３１を載置する（図７（Ａ））。コア基板としては、ガラスクロス等の芯材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板を用いることができる。樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や芯材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。コア基板の開口にはテーパを設けてもよい。
【００４９】
（４）コア基板３１の開口３２内に硬化性樹脂２８を減圧下で充填し、所定時間所定温度で加熱して硬化性樹脂２８を仮硬化させる（図７（Ｂ））。ここで、硬化性樹脂としては、熱膨張率が低く、低弾性のエポキシ樹脂を用いる。例えば、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）等の熱硬化性樹脂、及び、該熱硬化性樹脂と熱可塑性樹脂との複合体を用いることができる。
【００５０】
硬化性樹脂２８の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、樹脂の塗布後、更に減圧することで脱泡を行い、硬化性樹脂２８内の気泡を完全に除去することが、多層プリント配線板の信頼性を高めるため好適である。
【００５１】
（５）その後、半硬化させた硬化性樹脂２８の表面を、ベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により研磨し、ＩＣチップ２０Ａの仲介層３８Ａ及びＩＣチップ２０Ｂの仲介層３８Ｂの頂部を露出させ（図７（Ｃ））。本実施形態では、硬化性樹脂２８及びコア基板３１を仮硬化状態で研磨するため、容易に研磨を行うことができる。
【００５２】
（６）この後、更に加熱して、硬化性樹脂２８及びコア基板３１を本硬化させる。この本硬化は、減圧下で行うことが好適である。減圧することで、硬化性樹脂２８内に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００５３】
（７）上記工程を経た基板３１に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５kg／cm２で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図８（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００５４】
層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部を感光基で置換した樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体などを用いることができる。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。熱可塑性樹脂としては、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド、フェノキシ樹脂などを用いることができる。またそれらの樹脂複合体として用いた時でも、各１種類以上の樹脂を混合して用いてもよい。例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂といった組み合わせがある。
【００５５】
また、層間樹脂絶縁層５０は、上述したように、半硬化状態にした樹脂をフィルム状にして加熱圧着する代わりに、予め粘度を調整した樹脂組成物を、ロールコータやカーテンコータなどによって塗布することで形成することもできる。
【００５６】
（８）次に、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図８（Ｂ）参照）。６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製の仲介層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径の仲介層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【００５７】
（９）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０の粗化面５０αを設ける（図８（Ｃ）参照）。該粗化面５０αは、０．０５〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面５０αを設ける。上記以外には、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施する。
【００５８】
（１０）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける（図９（Ａ）参照）。金属層５２は、無電解めっきによって形成させる。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設ける。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ及びＣｕをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さは０．２μｍである。また、スパッタの代わりに、蒸着、電着等で金属膜を形成することもできる。更に、スパッタ、蒸着、電着などの物理的な方法で薄付け層を形成した後、無電解めっきを施すことも可能である。
【００５９】
（１１）上記処理を終えた基板３１に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／cm２で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図９（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００６０】
〔電解めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm２
時間 ６５分
温度 ２２±２℃
【００６１】
（１２）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成する（図９（Ｃ）参照）。エッチング液としては、塩化第二銅、塩化第二鉄、過酸塩類、過酸化水素／硫酸、アルカリチャントなどを用いることができる。続いて、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する。
【００６２】
（１３）次いで、上記（７）〜（１２）の工程を、繰り返すことにより、層間樹脂絶縁層５０の上層に層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図１０（Ａ）参照）。
【００６３】
（１４）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。なお、ソルダーレジストとして市販のソルダーレジストを用いることもできる。
【００６４】
（１５）次に、基板３１に、上記ソルダーレジスト組成物を３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／cm２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１０（Ｂ）参照）。
【００６５】
（１６）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０−１ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路２５８に半田パッド７５を形成する（図１０（Ｃ）参照）。
【００６６】
（１７）次いで、ソルダーレジスト層７０の開口７１に半田ペーストを印刷する。この半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。また、低α線タイプの半田ペーストを用いてもよい。続いて、２００℃でリフローすることにより、半田バンプ７６を形成する（図１１参照）。これにより、複数のＩＣチップ２０Ａ、２０Ｂを内蔵する多層プリント配線板１０を得ることができる。
【００６７】
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型樹脂シートを用いた。この熱硬化型樹脂シート樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００６８】
第１実施形態の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、第１実施形態で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００６９】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００７０】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００７１】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、第１実施形態において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００７２】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００７３】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００７４】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００７５】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００７６】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００７７】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００７８】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００７９】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００８０】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００８１】
第１実施形態で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００８２】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００８３】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００８４】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００８５】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【００８６】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【００８７】
[第２実施形態]
次に、本発明の第２実施形態に係る多層プリント配線板の構成について、断面を示す図１２を参照して説明する。
上述した第１実施形態では、金属又はセラミック製のヒートシンク板３０ＤにＩＣチップ２０Ａ、２０Ｂが取り付けられた。これに対して、第２実施形態では、コア基板１３０の凹部１３２内にＩＣチップ２０Ａ、２０Ｂが収容される。また、第１実施形態の多層プリント配線板には、半田バンプ７６が配設されたが、この第２実施形態の多層プリント配線板１１０には、導電性接続ピン９６が半田１５８により導体回路１５８に接続されている。
【００８８】
この第２実施形態の多層プリント配線板の製造工程は、ＩＣチップ２０Ａ、２０Ｂを収容するコア基板１３０の凹部１３２に硬化性樹脂２８を充填する点を除き、上述した第１実施形態の製造方法と同様であるため、説明を省略する。
【００８９】
【発明の効果】
以上記述したように本発明の多層プリント配線板では、ＩＣチップが埋め込まれたコア基板が平坦化される。そのために、層間樹脂絶縁層が平坦化され、形成されるバイアホールが所望の径、形状となり、電気接続性が安定することができ、電気接続性と信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係るＩＣチップの工程図である。
【図２】 （Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係るＩＣチップの工程図である。
【図３】 （Ａ）、（Ｂ）は、第１実施形態に係るＩＣチップの工程図である。
【図４】 （Ａ）は、第１実施形態に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化されたＩＣチップの平面図である。
【図５】 （Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係るＩＣチップの製造方法の工程図である。
【図６】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図７】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図８】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図９】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図１０】 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図１１】 第１実施形態に係る多層プリント配線板の断面図である。
【図１２】 第２実施形態に係る多層プリント配線板の断面図である。
【符号の説明】
１０ 多層プリント配線板
２０Ａ 記憶用ＩＣチップ（薄い半導体素子）
２０Ｂ 演算用ＩＣチップ（厚い半導体素子）
２２ パッド
２４ パッシベーション膜
３０Ｄ ヒートシンク板
３１ コア基板
３２ 開口
３３ 金属膜
３６ めっき膜
３７ 無電解めっき膜
３８Ａ、３８Ｂ 仲介層
５０ 層間樹脂絶縁層
５０α 粗化面
５２ 金属層
５４ めっきレジスト
５６ 電解めっき膜
５８ 導体回路
５８α 粗化面
６０ バイアホール
６０α 粗化面
７２ ニッケルめっき
７４ 金めっき
７５ パッド
７６ 半田バンプ
１１０ 多層プリント配線板
１３０ コア基板
１３２ 凹部
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール
Claims (5)
- 相対的に厚い半導体素子と相対的に薄い半導体素子とを埋め込み、収容又は収納された基板上に層間絶縁層と導体層とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、前記バイアホールを介して電気的接続される多層プリント配線板において、
前記厚い半導体素子及び薄い半導体素子のパッド部分に、最下層の前記層間絶縁層に形成された前記バイアホールと接続するための仲介層を設け、
前記厚い半導体素子の前記仲介層を薄く、前記薄い半導体素子の仲介層を厚く形成したことを特徴とする多層プリント配線板。 - 前記仲介層は、電子部品のパッドとの界面の密着性を高める第１薄膜層と、
電解めっき用のリードとなる第２薄膜層と、
厚付け電解めっき層とから成ることを特徴とする請求項１の多層プリント配線板。 - 少なくとも以下（ａ）〜（ｆ）の工程を備えることを特徴とする多層プリント配線板の製造方法：
（ａ）相対的に厚い半導体素子のパッド部分に、薄い仲介層を形成する工程；
（ｂ）相対的に薄い半導体素子のパッド部分に、厚い仲介層を形成する工程；
（ｃ）基板上に前記厚い半導体素子と前記薄い半導体素子とを載置する工程；
（ｄ）前記厚い半導体素子と前記薄い半導体素子とを硬化性樹脂で覆う工程；
（ｅ）前記硬化性樹脂の表面を研磨し、前記厚い半導体素子及び前記薄い半導体素子の仲介層を露出させる工程；
（ｆ）前記硬化性樹脂の上に層間絶縁層を形成し、該層間絶縁層に前記仲介層と接続するバイアホールを形成する工程。 - 前記厚い半導体素子と前記薄い半導体素子とを硬化性樹脂で覆う工程を、減圧下で行うことを特徴とする請求項３の多層プリント配線板の製造方法。
- 前記硬化性樹脂の表面研磨を、樹脂を半硬化させた状態で行い、研磨後に当該硬化性樹脂を本硬化させることを特徴とする請求項３又は請求項４の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382822A JP4108270B2 (ja) | 2000-12-15 | 2000-12-15 | 多層プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382822A JP4108270B2 (ja) | 2000-12-15 | 2000-12-15 | 多層プリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185145A JP2002185145A (ja) | 2002-06-28 |
| JP4108270B2 true JP4108270B2 (ja) | 2008-06-25 |
Family
ID=18850572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382822A Expired - Lifetime JP4108270B2 (ja) | 2000-12-15 | 2000-12-15 | 多層プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4108270B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| JP2008244029A (ja) * | 2007-03-27 | 2008-10-09 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板、配線基板内蔵用部品 |
| US7936567B2 (en) * | 2007-05-07 | 2011-05-03 | Ngk Spark Plug Co., Ltd. | Wiring board with built-in component and method for manufacturing the same |
| KR100982795B1 (ko) * | 2008-07-10 | 2010-09-16 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 제조방법 |
| JP4759041B2 (ja) * | 2008-12-04 | 2011-08-31 | 太陽誘電株式会社 | 電子部品内蔵型多層基板 |
| CN101951733B (zh) * | 2009-07-08 | 2013-09-11 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
| CN115665983B (zh) * | 2022-11-14 | 2023-10-10 | 惠州市金百泽电路科技有限公司 | 一种埋置器件pcb板及其制作方法 |
-
2000
- 2000-12-15 JP JP2000382822A patent/JP4108270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002185145A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4854845B2 (ja) | 多層プリント配線板 | |
| JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4869488B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4248157B2 (ja) | 多層プリント配線板 | |
| JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4771608B2 (ja) | プリント配線板 | |
| JP4243922B2 (ja) | 多層プリント配線板 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP4854846B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4957638B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4108270B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4549366B2 (ja) | 多層プリント配線板 | |
| JP4033639B2 (ja) | 多層プリント配線板 | |
| JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4785268B2 (ja) | 半導体素子を内蔵した多層プリント配線板 | |
| JP4749563B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4141115B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4108270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |