JP4722961B2 - 半導体素子を内蔵する多層プリント配線板の製造方法 - Google Patents

半導体素子を内蔵する多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP4722961B2
JP4722961B2 JP2008130386A JP2008130386A JP4722961B2 JP 4722961 B2 JP4722961 B2 JP 4722961B2 JP 2008130386 A JP2008130386 A JP 2008130386A JP 2008130386 A JP2008130386 A JP 2008130386A JP 4722961 B2 JP4722961 B2 JP 4722961B2
Authority
JP
Japan
Prior art keywords
resin
printed wiring
wiring board
semiconductor element
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008130386A
Other languages
English (en)
Other versions
JP2008199063A (ja
Inventor
智裕 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2008130386A priority Critical patent/JP4722961B2/ja
Publication of JP2008199063A publication Critical patent/JP2008199063A/ja
Application granted granted Critical
Publication of JP4722961B2 publication Critical patent/JP4722961B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、 本発明は、特にICチップなどの半導体素子を内蔵する多層プリント配線板及びその製造方法に関するものである。
ICチップは、ワイヤーボンディング、TAB、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にICチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとICチップのパッドとを金線などのワイヤーで接続させた後、ICチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
TABは、ICチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ICチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
特開平11−067998号公報 特開平08−139234号公報 特開平11−126868号公報 特開平11−312868号公報 特開2000−294674号公報 特開平11−220262号公報 特開平11−251727号公報 特開平9−321408号 特開平10−256429号 特開平11−126978号
しかしながら、それぞれの実装方法は、ICチップとプリント配線板の間に接続用のリード部品(ワイヤー、リード、バンプ)を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ICチップとの接続が途絶えたり、誤作動の原因となることがあった。
一方、上述したようにICチップをプリント配線板(パッケージ基板)の外部に取り付けるのではなく、基板に半導体素子を埋め込んで、その上層に、ビルドアップ層を形成させることにより電気的接続を取る従来技術として、特開平9−321408号(USP5875100)、特開平10−256429号、特開平11−126978号などが提案されている。
特開平9−321408号(USP5875100)には、ダイパッド上に、スタッドバンプを形成した半導体素子をプリント配線板に埋め込んで、スタッドバンプ上に配線を形成して電気的接続を取っていた。しかしならが、該スタッドバンプはタマネギ状であり高さのバラツキが大きいために、層間絶縁層を形成させると、平滑性が低下し、バイアホールを形成させても未接続になりやすい。また、スタッドバンプをボンディングにより一つ一つ植設しており、一括して配設することができず、生産性という点でも難点があった。
特開平10−256429号には、セラミック基板に半導体素子を収容し、フリップチップ形態によって電気的接続されている構造が示されている。しかしながら、セラミックは外形加工性が悪く、半導体素子の納まりがよくない。また、該バンプでは、高さのバラツキも大きくなった。そのために、層間絶縁層の平滑性が損なわれ、接続が低下してしまう。
特開平11−126978号には、空隙の収容部に半導体素子などの電子部品埋め込んで、導体回路と接続して、バイアホールを介して積蔵している多層プリント配線板が示されている。しかしながら、収容部が空隙であるために、位置ずれを引き起こしやすく、半導体素子のパッドとの未接続が起き易い。また、ダイパッドと導体回路とを直接接続させているので、ダイパッドに酸化被膜ができやすく、絶縁抵抗が上昇してしまう問題がある。
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、リード部品を介さないで直接電気接続し得る半導体素子を内蔵する多層プリント配線板の製造方法を提案することを目的とする。
上記目的を達成するため、請求項1の半導体素子を内蔵する多層プリント配線板の製造方法は、少なくとも以下の工程を備えることを技術的特徴とする:
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して半導体素子を実装する工程;
前記半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
上記目的を達成するため、請求項2の半導体素子を内蔵する多層プリント配線板の製造方法は、少なくとも以下の工程を備えることを技術的特徴とする:
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して複数の半導体素子を実装する工程;
前記複数の半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
請求項1では、金属箔の上にバンプを介して半導体素子を実装する。このため、金属箔と半導体素子のパットとを確実に電気接続することができる。この後、半導体素子を樹脂でモールドしてから、金属箔をエッチングして回路パターンを形成する。このため、半導体素子のパッドと回路パターンとの接続信頼性を高めることができ、多層プリント配線板の外部でリード部品を介さないで直接電気的接続することが可能になる。
請求項2では、金属箔の上にバンプを介して半導体素子を実装する。このため、金属箔と半導体素子のパットとを確実に電気接続することができる。この後、半導体素子を樹脂でモールドしてから、金属箔をエッチングして回路パターンを形成する。このため、半導体素子のパッドと回路パターンとの接続信頼性を高めることができ、多層プリント配線板の外部でリード部品を介さないで直接電気的接続することが可能になる。複数の半導体素子を樹脂で同時にモールドし、回路パターンで接続しているため、半導体素子相互の電気接続の信頼性を高めることができる。
請求項1、2では、金属箔のバンプ形成位置に凹部を設けるため、金属箔と半導体素子のパットとの接続信頼性を高めることができる。
本発明では、半導体素子に回路パターンが形成されているので、半導体素子であるICチップをプリント配線板に埋め込む、収容、収納する前、もしくはその後にでも半導体素子の動作や電気検査を容易に行なえるようになった。それは、ダイパッドよりも大きい回路パターンが形成されているので、検査用プローブピンが接触し易くなったからである。それにより、予め製品の可否が判定することができ、生産性やコスト面でも向上させることができる。また、プローブによるパッドの損失や傷などが発生しない。
故に、予め回路パターンを形成することによって、半導体素子であるICチップをプリント配線に埋め込み、収容、収納することが好適に行える。つまり、回路パターンを形成した半導体素子は、プリント配線板の埋め込み、収容、収納するため半導体素子であるともいえる。
それぞれに多層プリント配線板だけで機能を果たしてもいるが、場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、BGA、半田バンプやPGA(導電性接続ピン)を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
本発明の多層プリント配線板の層間樹脂絶縁層には、熱硬化型樹脂シートを用いることが望ましい。この樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
本発明の製造方法において使用する樹脂は、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。
さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、350℃以上の温度を加えると溶解、炭化をしてしまう。
以下、本発明の実施形態について図を参照して説明する。
半導体素子(ICチップ)20をコア基板の凹部、空隙、開口に埋め込み、収容、収納させてなる第1実施形態に係る多層プリント配線板の構成について説明する。
図7に示すように多層プリント配線板10は、ICチップ20を収容するコア基板30と、層間樹脂絶縁層50、層間樹脂絶縁層150とからなる。層間樹脂絶縁層50には、バイアホール60および導体回路58が形成され、層間樹脂絶縁層150には、バイアホール160および導体回路158が形成されている。
層間樹脂絶縁層150の上には、ソルダーレジスト層70が配設されている。ソルダーレジスト層70の開口部71下の導体回路158には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ76が設けられている。
本実施形態の多層プリント配線板10では、コア基板30に樹脂26でモールドされた複数のICチップ20を内蔵させてある。該ICチップ20のパッド22は半田バンプ34を介して回路パターン32を接続させている。該回路パターン32に層間樹脂絶縁層50のバイアホール60を接続させている。第1実施形態では、半田バンプ34によりパット22と回路パターン32とを接続しているが、半田バンプの代わりにリップチップを用いることもできる。
第1実施形態では、ICチップ20のパッド22を半田バンプ34により回路パターン34へ接続するため、ICチップ20のパッド22と回路パターン34との接続信頼性を高めることができる。このため、多層プリント配線板の外部でリード部品を用いず、ICチップ20と多層プリント配線板(パッケージ基板)10との電気的接続を取ることができる。また、複数のICチップを樹脂で同時にモールドし、回路パターン32で接続しているため、ICチップ10相互の電気接続の信頼性を高めることができる。更に、40μm径パッド22上に幅60μm以上の回路パターン32を介在させることで、60μm径のバイアホールを確実に接続させることができる。
引き続き、図7を参照して上述した多層プリント配線板の製造方法について、図1〜図6を参照して説明する。
(1)先ず、厚さ5〜30μmのCu、Ag、Au、Sn、Niから成る金属箔32αを用意する(図1(A))。金属箔としては、単板又は積層板を用いることができる。そして、該金属箔32αの所定位置に半田ペーストからなる半田ボール34αを配置する(図1(B))。半田ペーストには、Sn/Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cuなどを用いることができ、放射線の低α線タイプの半田ペーストを用いてもよい。
(2)半田ボール34αにパッド22が対応するようにICチップ20、20を載置した後(図1(C))、リフローすることで、金属箔32αにICチップ20,20を実装させる(図1(D))。
(3)金属箔32αの上に樹脂封止の際のダムとなる枠28を載置した後(図2(A)、樹脂26を充填することで、ICチップ20,20を樹脂封止する(図2(B))。樹脂としては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、又は、これら1つ以上の複合体を用いることができる。ここでは、枠を設けて樹脂封止を行ったが、この代わりに、金型にICチップを入れ、プランジャーで樹脂封止することも可能である。金型を用いる場合には、金型形成のコストがかかるが、樹脂封止の信頼性を高めることができる。
(4)金属箔32αの上にレジストフィルムを載置した後、露光・現像して所定パターンのエッチングレジスト33を形成する(図2(C))。
(5)エッチングレジスト33の非形成部の金属箔32αをエッチングにより溶解した後、エッチングレジスト33を除去し、回路パターン32を形成する(図2(D))。
(6)エッチング液をスプレーで吹き付け、回路パターン32の表面に粗化面32βを形成する(図2(E))。なお、電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
(7)該ICチップを収容するためのコア基板30を用意する(図3(A))。ここでは、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板(コア基板)30を用い、コア基板30の片面に、ザグリ加工でICチップ収容用の凹部31を形成する。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。
(8)その後、凹部31に、印刷機を用いて接着剤37を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい(図3(B))。
(9)次に、樹脂モールドされたICチップ20を接着剤37上に載置し、ICチップ20の上面を押す、もしくは叩いて凹部31内に完全に収容させる(図3(C))。これにより、コア基板30を平滑にすることができる。この際に、接着剤37が、ICチップ20の上面にかかることが有るが、後述するようにICチップ20の上面に樹脂層を設けてからレーザでバイアホール用の開口を設けるため、回路パターン32とバイアホールとの接続に影響を与えることがない。
(10)上記工程を経た基板に、厚さ50μmの熱硬化型樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cmで真空圧着ラミネートし、層間樹脂絶縁層50を設ける(図3(D))。真空圧着時の真空度は、10mmHgである。
(11)次に、波長10.4μmのCOガスレーザにて、ビーム径5mm、トップハットモード、パルス幅5.0μ秒、マスクの穴径0.5mm、1ショットの条件で、層間樹脂絶縁層50に直径60μmのバイアホール用開口48を設ける(図4(A))。液温60℃の過マンガン酸を用いて、開口48内の樹脂残りを除去する。ダイパッド22上に金属製の回路パターン32を設けることで、パッド22上の樹脂残りを防ぐことができ、これにより、パッド22と後述するバイアホール60との接続性や信頼性を向上させる。更に、40μm径パッド22上に60μm幅以上の回路パターン32を介在させることで、60μm径のバイアホール用開口48を確実に接続させることができる。なお、ここでは、過マンガン酸などの酸化剤を用いて樹脂残さを除去したが、酸素プラズマなどやコロナ処理を用いてデスミア処理を行うことも可能である。
(12)次に、過マンガン酸で層間樹脂絶縁層50の表面を粗化し、粗化面50αを形成する(図4(B))。粗化面は、0.05〜5μmの間が望ましい。
(13)粗化面50αが形成された層間樹脂絶縁層50上に、金属層52を設ける(図4(C))。金属層52は、無電解めっきによって形成させる。予め層間樹脂絶縁層50の表層にパラジウムなどの触媒を付与させて、無電解めっき液に5〜60分間浸漬させることにより、0.1〜5μmの範囲でめっき膜である金属層52を設ける。その一例として、
〔無電解めっき水溶液〕
NiSO 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピルジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
34℃の液温度で40分間浸漬させる。
めっきの代わりに、日本真空技術株式会社製のSV―4540を用い、Ni−Cu合金をターゲットにしたスパッタリングを、気圧0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、Ni−Cu合金52をエポキシ系層間樹脂絶縁層50の表面に形成することもできる。このとき、形成されたNi−Cu合金層52の厚さは0.2μmである。
(14)上記処理を終えた基板30に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、100mJ/cmで露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54を設ける。次に、以下の条件で電解めっきを施して、厚さ15μmの電解めっき膜56を形成する(図5(A))。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドHLである。
〔電解めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤(アトテックジャパン製、カパラシドHL)
19.5 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
(15)めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト下の金属層52を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層52と電解めっき膜56からなる厚さ16μmの導体回路58及びバイアホール60を形成する(図5(B))。その後、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面58α、60αを形成する(図5(C))。
(16)次いで、上記(10)〜(15)の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層150及び導体回路158(バイアホール160を含む)を形成する(図6(A))。
(17)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多官能アクリルモノマー(共栄化学社製、商品名:R604)3重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物(有機樹脂絶縁材料)を得る。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.4、6rpmの場合はローターNo.3によった。
(18)次に、基板30に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cmの紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成する(図6(B))。また、市販のソルダーレジストを用いてもよい。
(19)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10−1mol/l)、次亞リン酸ナトリウム(2.8×10−1mol/l)、クエン酸ナトリウム(1.6×10−1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成する。さらに、その基板を、シアン化金カリウム(7.6×10−3mol/l)、塩化アンモニウム(1.9×10−1mol/l)、クエン酸ナトリウム(1.2×10−1mol/l)、次亜リン酸ナトリウム(1.7×10−1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成することで、導体回路158に半田パッド75を形成する(図6(C))。
(20)この後、ソルダーレジスト層70の開口部71に、はんだペーストを印刷して、200℃でリフローすることにより、半田バンプ76を形成する。これにより、ICチップ20を内蔵し、半田バンプ76を有する多層プリント配線板10を得ることができる(図7参照)。
半田ペーストには、Sn/Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cuなどを用いることができる。もちろん、放射線の低α線タイプの半田ペーストを用いてもよい。
[第2実施形態]
次に、本発明の第2実施形態に係る多層プリント配線板について、図9を参照して説明する。
上述した第1実施形態では、BGAを配設した場合で説明した。第2実施形態では、第1実施形態とほぼ同様であるが、導電性接続ピン96を介して接続を取るPGA方式に構成されている。また、上述した第1実施形態では、ICチップ20のパット22と回路パターン32とを半田バンプ34で接続させたが、第2実施形態では、リップチップ34を介して接続させてある。更に、第2実施形態では、回路パターン32に凹部32βを設けて、リップチップ34を設けてある。第2実施形態では、リップチップ34を設けているが、この代わりに半田バンプを設けることも可能である。
この第2実施形態では、回路パターン32のリップチップ位置に凹部32βを設けてあるため、回路パターン32とICチップ20のパット22との接続信頼性を高めることができる。
第2実施形態の多層プリント配線板の製造工程について、図8を参照して説明する。
(1)先ず、厚さ5〜30μmの金属箔32αを用意する(図8(A))。そして、リプチップ形成位置にパンチングにより凹部32βを形成する(図8(B)。
(2)該金属箔32αの凹部32βに半田ペーストからなる半田ボール34αを配置する(図8(C))。半田ボール34αにパッド22が対応するようにICチップ20、20を載置した後(図8(D))、リフローすることで、金属箔32αにICチップ20,20を実装させる(図8(E))。
上述した第1、第2実施形態では、ICチップのパット22に保護膜が形成されていなかったが、保護膜を形成することも好適である。
本発明の構造により、多層プリント配線板の外部でリード部品を介さずに、ICチップとプリント配線板との接続を取ることができる。更に、リード部品に起因する不具合が起きないので、接続性や信頼性が向上する。また、ICチップのパッドとプリント配線板の導電層が直接接続されているので、電気特性も向上させることができる。
更に、従来のICチップの実装方法に比べて、ICチップ〜基板〜外部基板までの配線長も短くできて、ループインダクタンスを低減できる効果もある。また、BGA、PGAなどを配設できるほど、配線形成の自由度が増した。
本発明の第1実施形態に係る半導体素子の製造工程図である。 本発明の第1実施形態に係る半導体素子の製造工程図である。 本発明の第1実施形態に係る半導体素子の製造工程図である。 本発明の第1実施形態に係る多層プリント配線板の製造工程図である。 本発明の第1実施形態に係る多層プリント配線板の製造工程図である。 本発明の第1実施形態に係る多層プリント配線板の製造工程図である。 本発明の第1実施形態に係る多層プリント配線板の断面図である。 本発明の第2実施形態に係る多層プリント配線板の製造工程図である。 本発明の第2実施形態に係る多層プリント配線板の断面図である。
符号の説明
20 ICチップ(半導体素子)
22 ダイパッド
26 封止樹脂
28 枠
30 コア基板
31 凹部
32 回路パターン
34 半田バンプ
37 樹脂接着材
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
76 半田バンプ
96 導電性接続ピン
150 層間樹脂絶縁層
158 導体回路
160 バイアホール

Claims (3)

  1. 少なくとも以下の工程を備えることを特徴とする半導体素子を内蔵する多層プリント配線板の製造方法:
    金属箔のバンプ形成位置に凹部を設ける工程;
    金属箔の上にバンプを介して半導体素子を実装する工程;
    前記半導体素子を樹脂でモールドする工程;
    前記金属箔をエッチングして回路パターンを形成する工程;
    前記回路パターンの上に樹脂絶縁層を形成する工程;
    前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
    前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
  2. 少なくとも以下の工程を備えることを特徴とする半導体素子を内蔵する多層プリント配線板の製造方法:
    金属箔のバンプ形成位置に凹部を設ける工程;
    金属箔の上にバンプを介して複数の半導体素子を実装する工程;
    前記複数の半導体素子を樹脂でモールドする工程;
    前記金属箔をエッチングして回路パターンを形成する工程;
    前記回路パターンの上に樹脂絶縁層を形成する工程;
    前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
    前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
  3. 前記樹脂絶縁層を形成する前に、前記回路パターンの表面に粗化面を形成することを特徴とする請求項1又は請求項2の半導体素子を内蔵する多層プリント配線板の製造方法。
JP2008130386A 2008-05-19 2008-05-19 半導体素子を内蔵する多層プリント配線板の製造方法 Expired - Lifetime JP4722961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130386A JP4722961B2 (ja) 2008-05-19 2008-05-19 半導体素子を内蔵する多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130386A JP4722961B2 (ja) 2008-05-19 2008-05-19 半導体素子を内蔵する多層プリント配線板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001039674A Division JP4137389B2 (ja) 2001-02-16 2001-02-16 半導体素子を内蔵する多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2008199063A JP2008199063A (ja) 2008-08-28
JP4722961B2 true JP4722961B2 (ja) 2011-07-13

Family

ID=39757661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130386A Expired - Lifetime JP4722961B2 (ja) 2008-05-19 2008-05-19 半導体素子を内蔵する多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4722961B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992664B1 (ko) 2009-03-03 2010-11-05 주식회사 코리아써키트 회로기판 제조방법
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
JP5476906B2 (ja) * 2009-10-05 2014-04-23 富士通株式会社 配線基板の製造方法及び配線基板の設計方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Icパッケージの製造方法
JPH11251727A (ja) * 1998-02-27 1999-09-17 Fuji Photo Film Co Ltd グリッドアレイ型半導体パッケージの実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Icパッケージの製造方法
JPH11251727A (ja) * 1998-02-27 1999-09-17 Fuji Photo Film Co Ltd グリッドアレイ型半導体パッケージの実装方法

Also Published As

Publication number Publication date
JP2008199063A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP4270769B2 (ja) 多層プリント配線板の製造方法
EP1814154A1 (en) Multilayer printed circuit board and multilayer printed circuit manufacturing method
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4137389B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4771608B2 (ja) プリント配線板
JP4243922B2 (ja) 多層プリント配線板
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4141115B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4722961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term