JP4722961B2 - 半導体素子を内蔵する多層プリント配線板の製造方法 - Google Patents
半導体素子を内蔵する多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4722961B2 JP4722961B2 JP2008130386A JP2008130386A JP4722961B2 JP 4722961 B2 JP4722961 B2 JP 4722961B2 JP 2008130386 A JP2008130386 A JP 2008130386A JP 2008130386 A JP2008130386 A JP 2008130386A JP 4722961 B2 JP4722961 B2 JP 4722961B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- printed wiring
- wiring board
- semiconductor element
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ワイヤーボンディングは、プリント配線板にICチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとICチップのパッドとを金線などのワイヤーで接続させた後、ICチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
フリップチップは、ICチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して半導体素子を実装する工程;
前記半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して複数の半導体素子を実装する工程;
前記複数の半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
半導体素子(ICチップ)20をコア基板の凹部、空隙、開口に埋め込み、収容、収納させてなる第1実施形態に係る多層プリント配線板の構成について説明する。
図7に示すように多層プリント配線板10は、ICチップ20を収容するコア基板30と、層間樹脂絶縁層50、層間樹脂絶縁層150とからなる。層間樹脂絶縁層50には、バイアホール60および導体回路58が形成され、層間樹脂絶縁層150には、バイアホール160および導体回路158が形成されている。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピルジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
34℃の液温度で40分間浸漬させる。
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤(アトテックジャパン製、カパラシドHL)
19.5 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.4、6rpmの場合はローターNo.3によった。
次に、本発明の第2実施形態に係る多層プリント配線板について、図9を参照して説明する。
上述した第1実施形態では、BGAを配設した場合で説明した。第2実施形態では、第1実施形態とほぼ同様であるが、導電性接続ピン96を介して接続を取るPGA方式に構成されている。また、上述した第1実施形態では、ICチップ20のパット22と回路パターン32とを半田バンプ34で接続させたが、第2実施形態では、フリップチップ34を介して接続させてある。更に、第2実施形態では、回路パターン32に凹部32βを設けて、フリップチップ34を設けてある。第2実施形態では、フリップチップ34を設けているが、この代わりに半田バンプを設けることも可能である。
(1)先ず、厚さ5〜30μmの金属箔32αを用意する(図8(A))。そして、フリプチップ形成位置にパンチングにより凹部32βを形成する(図8(B)。
更に、従来のICチップの実装方法に比べて、ICチップ〜基板〜外部基板までの配線長も短くできて、ループインダクタンスを低減できる効果もある。また、BGA、PGAなどを配設できるほど、配線形成の自由度が増した。
22 ダイパッド
26 封止樹脂
28 枠
30 コア基板
31 凹部
32 回路パターン
34 半田バンプ
37 樹脂接着材
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
76 半田バンプ
96 導電性接続ピン
150 層間樹脂絶縁層
158 導体回路
160 バイアホール
Claims (3)
- 少なくとも以下の工程を備えることを特徴とする半導体素子を内蔵する多層プリント配線板の製造方法:
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して半導体素子を実装する工程;
前記半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。 - 少なくとも以下の工程を備えることを特徴とする半導体素子を内蔵する多層プリント配線板の製造方法:
金属箔のバンプ形成位置に凹部を設ける工程;
金属箔の上にバンプを介して複数の半導体素子を実装する工程;
前記複数の半導体素子を樹脂でモールドする工程;
前記金属箔をエッチングして回路パターンを形成する工程;
前記回路パターンの上に樹脂絶縁層を形成する工程;
前記樹脂絶縁層にレーザでバイアホール用開口を形成する工程;
前記バイアホール用開口に金属膜を設けバイアホールを形成する工程。 - 前記樹脂絶縁層を形成する前に、前記回路パターンの表面に粗化面を形成することを特徴とする請求項1又は請求項2の半導体素子を内蔵する多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130386A JP4722961B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130386A JP4722961B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001039674A Division JP4137389B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008199063A JP2008199063A (ja) | 2008-08-28 |
JP4722961B2 true JP4722961B2 (ja) | 2011-07-13 |
Family
ID=39757661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130386A Expired - Lifetime JP4722961B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4722961B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100992664B1 (ko) | 2009-03-03 | 2010-11-05 | 주식회사 코리아써키트 | 회로기판 제조방법 |
US8397380B2 (en) * | 2009-06-01 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling warpage in BGA components in a re-flow process |
JP5476906B2 (ja) * | 2009-10-05 | 2014-04-23 | 富士通株式会社 | 配線基板の製造方法及び配線基板の設計方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Icパッケージの製造方法 |
JPH11251727A (ja) * | 1998-02-27 | 1999-09-17 | Fuji Photo Film Co Ltd | グリッドアレイ型半導体パッケージの実装方法 |
-
2008
- 2008-05-19 JP JP2008130386A patent/JP4722961B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Icパッケージの製造方法 |
JPH11251727A (ja) * | 1998-02-27 | 1999-09-17 | Fuji Photo Film Co Ltd | グリッドアレイ型半導体パッケージの実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008199063A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854845B2 (ja) | 多層プリント配線板 | |
JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
EP1814154A1 (en) | Multilayer printed circuit board and multilayer printed circuit manufacturing method | |
JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
JP4869488B2 (ja) | 多層プリント配線板の製造方法 | |
JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4248157B2 (ja) | 多層プリント配線板 | |
JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4771608B2 (ja) | プリント配線板 | |
JP4243922B2 (ja) | 多層プリント配線板 | |
JP4854846B2 (ja) | 多層プリント配線板の製造方法 | |
JP4475836B2 (ja) | 半導体素子の製造方法 | |
JP4957638B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4108270B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4549366B2 (ja) | 多層プリント配線板 | |
JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4033639B2 (ja) | 多層プリント配線板 | |
JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4749563B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4785268B2 (ja) | 半導体素子を内蔵した多層プリント配線板 | |
JP4141115B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4722961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |