JP4934900B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4934900B2 JP4934900B2 JP2001117675A JP2001117675A JP4934900B2 JP 4934900 B2 JP4934900 B2 JP 4934900B2 JP 2001117675 A JP2001117675 A JP 2001117675A JP 2001117675 A JP2001117675 A JP 2001117675A JP 4934900 B2 JP4934900 B2 JP 4934900B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Description
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの電子部品を内蔵する多層プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
【０００４】
本発明者は、ＩＣチップを多層プリント配線板に内蔵することで、リード部品を用いることなくＩＣチップと多層プリント配線板との電気接続を取ることを案出した。即ち、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、バイアホールを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設ける構造を案出した。
【０００５】
しかし、このＩＣチップを内蔵する構造において、ＩＣチップの上層に配設される層間絶縁層に剥離、クラックが発生し、信頼性が低下することが明らかになった。
【０００６】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、リード部品を介さないで、ＩＣチップと直接電気的に接続し得ると共に、高い信頼性を備える多層プリント配線板の製造方法を提案することを目的とする。
【０００７】
【課題を解決するための手段】
上述した層間絶縁層の剥離、クラックは、ＩＣチップと層間絶縁層との熱膨張率の差から生じている。即ち、ＩＣチップは、シリコンから成り熱膨張率が小さく、層間絶縁層は樹脂から成り熱膨張率が大きいため、熱膨張率の違いから剥離、クラックが発生している。
このため、本発明者は、ＩＣチップの厚みを薄くすることで、ＩＣチップの熱膨張による影響を小さくし得るとの着想を持ち、耐久試験を行ったところ、層間絶縁層での剥離、クラックが発生しないことが分かった。即ち、ＩＣチップを薄くすることにより、高い信頼性が得られることが判明した。
【０００８】
ＩＣチップの厚みは、２０〜２５０μｍであることが望ましい。ここで、２５０μｍを越えると、層間絶縁層での剥離、クラックが発生し、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがあるからである。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間絶縁層での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップの破断が発生しないからである。
【０００９】
ここで、ＩＣチップは、角部の面取りしておくのが望ましい。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くなるからである。更に、ＩＣチップの角部近辺で応力が集中し、層間絶縁層でクラックが発生することがないからである。
【００１０】
なお、ＩＣチップのパッドには、トランジション層を設けるこのが好適である。この理由は、次の通りである。ＩＣチップのパッドは一般的にアルミニウムなどで製造されている。トランジション層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のバイアホールを形成させた時、ダイパッドのままであれば露光、現像後にパッドの表層に樹脂が残りやすかった。それに、現像液の付着によりパッドの変色を引き起こした。一方、レーザによりバイアホールを形成させた場合にもダイパッドを焼損しない条件で行うと、パッド上に樹脂残りが発生した。また、後工程に、酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経ると、ＩＣチップのパッドの変色、溶解が発生した。更に、ＩＣチップのパッドは、４０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。
【００１１】
これに対して、ダイパッド上に銅等からなるトランジション層を設けることで、溶剤の使用が可能となりパッド上の樹脂残りを防ぐことができる。また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッドの変色、溶解が発生しない。これにより、パッドとバイアホールとの接続性や信頼性を向上させる。更に、ＩＣチップのパッド上に４０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００１２】
本発明で定義されるトランジション層について説明する。
トランジション層は、従来のＩＣチップ実装技術を用いることなく、半導体素子であるＩＣチップとプリント配線板と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、ダイパッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、プリント配線板へのＩＣチップの埋め込み、収容、収納や接続を確実にすることができる。また、トランジション層上には、直接、プリント配線板の導体層である金属を形成することを可能にする。その導体層の一例としては、層間樹脂絶縁層のバイアホールや基板上のスルーホールなどがある。
【００１３】
それぞれに多層プリント配線板だけで機能を果たしてもいるが、場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００１４】
本願発明に用いられるＩＣチップなどの電子部品を内蔵させる樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。それ以外にも両面銅張積層板、片面板、金属膜を有しない樹脂板、樹脂シートを用いることができる。ただし、３５０℃以上の温度を加えると樹脂は、溶解、炭化をしてしまう。
【００１５】
コア基板等の予め樹脂製絶縁基板にＩＣチップなどの電子部品を収容するキャビティをザグリ、通孔、開口を形成したものに該電子部品を接着剤などで接合させる。ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。特に、ニッケル、クロム、チタンが良い。界面の湿度の侵入を抑え、金属との密着性に優れるからである。
【００１６】
その金属膜上に、無電解あるいは電解めっきにより、厚付けさせる。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いることがよい。その厚みは１〜２０μｍの範囲で行うのがよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがある。その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上にトランジション層を形成させる。
【００１７】
また、上記トランジション層の製造方法以外にも、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのパッド上にトランジション層を形成させることもできる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、当該多層プリント配線板１０の断面を示す図７を参照して説明する。
【００１９】
図７に示すように多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００２０】
ＩＣチップ２０には、パッシベーション膜２４が被覆され、該パッシベーション膜２４の開口内に入出力端子を構成するダイパッド２２が配設されている。パッド２２の上には、主として銅からなるトランジション層３８が形成されている。
【００２１】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。
ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００２２】
第１実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を予め内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。
【００２３】
第１実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第１実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【００２４】
即ち、ＩＣチップ２０は熱膨張係数（ＣＴＥ）３．５ppm、後述する構成の層間樹脂絶縁層５０は熱膨張係数（ＣＴＥ）８０ppm、ガラスクロスを心材とするコア基板３０は熱膨張係数（ＣＴＥ）１５ppmである。層間樹脂絶縁層５０の熱膨張係数が、ＩＣチップ２０の熱膨張係数を大幅に上回るため、ヒートサイクルにおいて吸収しきれない応力が、層間樹脂絶縁層５０の剥離、クラックの発生を招いていた。このため、第１実施形態では、上述したようにＩＣチップ２０の厚みを薄くすることで、ＩＣチップの厚み方向でのＩＣチップ、層間樹脂絶縁層、コア基板の熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防止する。
【００２５】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【００２６】
多層プリント配線板１０に内蔵されたＩＣチップ２０の平面図を図１（Ｂ）に、その側面図を図１（Ｃ）に示す。該ＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【００２７】
第１実施形態の多層プリント配線板は、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００２８】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００２９】
引き続き、図７を参照して上述した多層プリント配線板の製造方法について、図１〜図６を参照して説明する。
【００３０】
（１）先ず、図１（Ａ）に示す多数個取り用ＩＣチップを、ダイシングにより図１（Ｂ）に示すように個片に切断すると共に、角部２０ａを研磨により半円状に面取りする。
（２）一方、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板（コア基板）３０を出発材料として用意する（図２（Ａ）参照）。次に、コア基板３０の片面に、ザグリ加工でＩＣチップ収容用の凹部３２を形成する（図２（Ｂ）参照）。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。
【００３１】
（３）その後、凹部３２に、印刷機を用いて接着材料３４を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい。次に、ＩＣチップ２０を接着材料３４上に載置する（図２（Ｃ）参照）。
【００３２】
（４）そして、ＩＣチップ２０の上面を押す、もしくは叩いて凹部３２内に完全に収容させる（図２（Ｄ）参照）。これにより、コア基板３０を平滑にすることができる。
【００３３】
（５）その後、ＩＣチップ２０を収容させたコア基板３０の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜３３を形成させる（図３（Ａ））。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間、特に望ましいのは０．０１〜１．０μｍの間で形成させるのがよい。
【００３４】
金属膜３３上に、無電解めっきにより、めっき膜３６を形成させてもよい（図３（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよい。その厚みは１〜２０μｍの範囲で行うのがよい。
【００３５】
（６）その後、レジストを塗布し、露光、現像してＩＣチップのパッドの上部に開口を設けるようにメッキレジスト３５を設け、無電解メッキを施して無電解めっき膜３７を設ける（図３（Ｃ））。メッキレジスト３５を除去した後、メッキレジスト３５下の無電解めっき膜３６、金属膜３３を除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図３（Ｄ））。ここでは、メッキレジストによりトランジション層を形成したが、無電解めっき膜３６の上に電解めっき膜を均一に形成した後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上にトランジション層を形成させることも可能である。この場合、電解めっき膜の厚みは１〜２０μｍの範囲がよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがあるからである。
【００３６】
（７）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図４（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００３７】
（８）上記工程を経た基板に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図４（Ｂ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００３８】
（９）次に、波長１０．４μｍのＣＯ2ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径８０μｍのバイアホール用開口４８を設ける（図４（Ｃ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、クロム酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【００３９】
（１０）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０の粗化面５０αを設ける（図４（Ｄ）参照）。該粗化面５０αは、０．１〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面５０αを設ける。上記以外には、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施する。
【００４０】
（９）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける（図５（Ａ）参照）。金属層５２は、無電解めっきによって形成させる。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設ける。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ及びＣｕをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さは０．２μｍである。
【００４１】
（１２）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。
次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図５（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００４２】
【００４３】
（１３）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図５（Ｃ）参照）。
【００４４】
（１４）次いで、上記（８）〜（１３）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図６（Ａ）参照）。
【００４５】
（１５）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。なお、ソルダーレジストとして市販のソルダーレジストを用いることもできる。
【００４６】
（１６）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図６（Ｂ）参照）。
【００４７】
（１７）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図６（Ｃ）参照）。
【００４８】
（１８）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図７参照）。
【００４９】
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型樹脂シートを用いた。この熱硬化型樹脂シート樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００５０】
第１実施形態の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、第１実施形態で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００５１】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００５２】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００５３】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、第１実施形態において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００５４】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００５５】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００５６】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００５７】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００５８】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００５９】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂シートの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂シートからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００６０】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００６１】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００６２】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００６３】
第１実施形態で用いる樹脂シートにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂シートにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂シートを用いてもよい。それによって、樹脂シートの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００６４】
上記樹脂シートにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂シートに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂シートの深部まで溶解してしまい、樹脂シートからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００６５】
上記樹脂シートは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００６６】
上記硬化剤の含有量は、樹脂シートに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂シートの硬化が不十分であるため、酸や酸化剤が樹脂シートに侵入する度合いが大きくなり、樹脂シートの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００６７】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【００６８】
また、上記樹脂シートは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【００６９】
引き続き、第１実施形態の第１改変例に係る多層プリント配線板について、図８を参照して説明する。上述した第１実施形態では、ＢＧＡを配設した場合で説明した。第１改変例では、第１実施形態とほぼ同様であるが、図８に示すように導電性接続ピン９６を介して接続を取るＰＧＡ方式に構成されている。
【００７０】
次に、第１実施形態の第２改変例に係る多層プリント配線板について、図９を参照して説明する。
上述した第１実施形態では、コア基板３０にザグリで設けた凹部３２にＩＣチップを収容した。これに対して、第２改変例では、コア基板３０に形成した通孔３２にＩＣチップ２０を収容してある。この第２改変例では、ＩＣチップ２０の裏面側にヒートシンクを直接取り付けることができるため、ＩＣチップ２０を効率的に冷却できる利点がある。
【００７１】
引き続き、第１実施形態の第３改変例に係る多層プリント配線板について、図１０を参照して説明する。
上述した第１実施形態では、ＩＣチップ２０のパッド２２上にトランジション層３８を形成し、該トランジション層３８に層間樹脂絶縁層５０のバイアホール６０を接続した。これに対して、第３改変例では、トランジション層を設けることなくバイアホール６０をパッド２２へ直接接続してある。この第３改変例は、第１実施形態と比較して工程を削減できるため、廉価に構成できる利点がある。
【００７２】
次に、第１実施形態の第４改変例に係る多層プリント配線板について、図１１を参照して説明する。
上述した第１実施形態では、多層プリント配線板内にＩＣチップを収容した。これに対して、第４改変例では、多層プリント配線板内にＩＣチップ２０を収容すると共に、表面にＩＣチップ１２０を載置してある。内蔵のＩＣチップ２０としては、発熱量の比較的小さいキャシュメモリが用いられ、表面のＩＣチップ１２０としては、演算用のＣＰＵが載置されている。
【００７３】
ＩＣチップ２０のパッド２２と、ＩＣチップ１２０のパッド１２４とは、トランジション層３８−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。一方、ＩＣチップ１２０のパッド１２４と、ドータボード９０のパッド９２とは、半田バンプ７６Ｕ−導体回路１５８−バイアホール１６０−導体回路５８−バイアホール６０−スルーホール１３６−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。
【００７４】
第４改変例では、歩留まりの低いキャシュメモリ２０をＣＰＵ用のＩＣチップ１２０と別に製造しながら、ＩＣチップ１２０とキャシュメモリ２０とを近接して配置することが可能になり、ＩＣチップの高速動作が可能となる。この第４改変例では、ＩＣチップを内蔵すると共に表面に載置することで、それぞれの機能が異なるＩＣチップなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。
【００７５】
[第２実施形態]
本発明の第２実施形態に係る多層プリント配線板について図を参照して説明する。上述した第１実施形態では、コア基板にＩＣチップを搭載してからトランジション層を設けた。これに対して、第２実施形態では、ＩＣチップにトランジション層を設けてからコア基板に搭載する。
【００７６】
図２０に示すように第２実施形態の多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００７７】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００７８】
第２実施形態に係る多層プリント配線板１０に収容される半導体素子（ＩＣチップ）の構成について、半導体素子２０の断面を示す図１４（Ａ）、及び、平面図を示す図１５（Ｂ）を参照して説明する。
【００７９】
図１４（Ｂ）に示すように半導体素子２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、パッシベーション膜２４が被覆され、該ダイパッド２２には、パッシベーション膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と電解めっき膜３７とからなる。
【００８０】
第２実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層を３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００８１】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００８２】
第２実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第２実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【００８３】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【００８４】
図１５（Ｂ）に示すようにＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【００８５】
引き続き、図２０を参照して上述した多層プリント配線板の製造方法について、図１２〜図１９を参照して説明する。
先ず、図１４（Ｂ）を参照して上述した半導体素子の製造方法について、図１２〜図１５を参照して説明する。
【００８６】
（１）先ず、図１２（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１２（Ｂ）及び図１２（Ｂ）の平面図を示す図１５（Ａ）参照、なお、図１２（Ｂ）は、図１５（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、パッシベーション膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１２（Ｃ））。
【００８７】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図１３（Ａ））。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第２実施形態では、薄膜層３３はクロムにより形成される。
【００８８】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、メッキレジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図１３（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第２実施形態では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００８９】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図１３（Ｃ））。
【００９０】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図１４（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００９１】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割すると共に、４辺の角部２０ａを半円状に面取りして半導体素子２０を形成する（図１４（Ｂ）及び図１４（Ｂ）の平面図である図１５（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０の動作確認や電気検査を行なってもよい。半導体素子２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００９２】
なお、図１４（Ｂ）を参照して上述した第２実施形態に係る半導体素子では、トランジション層３８が、薄膜層３３と電解めっき膜３７とからなる２層構造であった。これに対して、トランジション層を、薄膜層（第１薄膜層）と無電解めっき膜（第２薄膜層）と電解めっき膜（厚付け層）とからなる３層構造として構成することもできる。３層構造の場合、第２薄膜層を、第１薄膜層３３の上に、スパッタ、蒸着、無電解めっきによって積層する。その厚みは、０．０１〜５μｍが良く、特に０．１〜３．０μｍが望ましい。その場合積層できる金属は、ニッケル、銅、金、銀の中から選ばれるものがよい。
【００９３】
また、上述した例では、セミアディテブ工程を用い、レジスト非形成部に厚付け層３７を形成することでトランジション層３８を形成した。これに対して、フルアディテブ工程を用い、厚付け層３７を均一に形成した後、レジストを設け、レジスト非形成部をエッチングで除去することでトランジション層３８を形成することも可能である。
【００９４】
引き続き、上述したＩＣチップ２０を収容する多層プリント配線板の製造工程について説明する。
（１）ガラスクロス等の心材にＢＴ（ビスマレイミドトリアジン）樹脂、エポキシ等の樹脂を含浸させたプリプレグを積層して硬化させた厚さ０．５mmの絶縁樹脂基板３０Ａを出発材料とする。先ず、絶縁樹脂基板３０ＡにＩＣチップ収容用の通孔３２を形成する（図１６（Ａ）参照）。ここでは、心材に樹脂を含浸させた樹脂基板３０Ａを用いているが、心材を備えない樹脂基板を用いることもできる。なお、通孔３２の下端開口部には、テーパ３２ａを設けることが好適である。テーパ３２ａにより、後述する積層工程において、ＩＣチップ２０、絶縁樹脂基板３０Ａ、プリプレグ３０Ｃ、樹脂基板３０Ｂの間に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９５】
（２）その後、絶縁樹脂基板３０Ａの通孔３２に、図１４（Ｂ）を参照して上述したＩＣチップ２０を収容する（図１６（Ｂ）参照）。
【００９６】
（３）そして、ＩＣチップ２０を収容する絶縁樹脂基板３０Ａと、同じく、ガラスクロス等の心材にまたはＢＴ、エポキシ等の樹脂を含浸させたプリプレグを積層して硬化させた厚さ０．２mmの絶縁樹脂基板（コア基板）３０Ｂとを、ガラスクロス等の心材にエポキシ等の樹脂を含浸させた未硬化のプリプレグ３０Ｃ（厚さ０．１mm）を介在させて積層する（図１６（Ｃ））。ここでは、心材に樹脂を含浸させた樹脂基板３０Ｂを用いているが、心材を備えない樹脂基板を用いることもできる。また、プリプレグの代わりに、種々の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂とを心材に含浸させたシートを用いることができる。
【００９７】
（４）ステンレス（ＳＵＳ）プレス板１００Ａ、１００Ｂで、上述した積層体を上下方向から加圧する。この際に、プリプレグ３０Ｃからエポキシ樹脂３０αがしみ出し、通孔３２とＩＣチップ２０との間の空間を充填すると共に、ＩＣチップ２０の上面を覆う。これにより、ＩＣチップ２０と、絶縁樹脂基板３０Ａとの上面が完全に平坦になる。（図１６（Ｄ））。このため、後述する工程でビルドアップ層を形成する際に、バイアホール及び配線を適正に形成することができ、多層プリント配線板の配線の信頼性を高めることができる。加圧及び／又は仮硬化は、減圧下で行うことが好適である。減圧することで、ＩＣチップ２０、絶縁樹脂基板３０Ａ、プリプレグ３０Ｃ、樹脂基板３０Ｂの間、及び、プリプレグ３０Ｃ中に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９８】
（５）この後、加熱して、未硬化のエポキシ樹脂３０αを硬化させることでＩＣチップ２０を収容するコア基板３０を形成する（図１６（Ｅ））。この本硬化は、減圧下で行うことが好適である。減圧することで、プリプレグ３０Ｃ中に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９９】
（６）上記工程を経た基板に、厚さ５０μｍの第１実施形態と同様の熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図１７（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【０１００】
（７）次に、波長１０．４μｍのＣＯ2ガスレーザにて層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図１７（Ｂ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。
【０１０１】
（８）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図１７（Ｃ）参照）。
【０１０２】
（９）次に、第１実施形態と同様に金属層５２を層間樹脂絶縁層５０の表面に形成する（図１８（Ａ）参照）。
【０１０３】
（１０）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、第１実施形態と同様の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図１８（Ｂ）参照）。
【０１０４】
（１１）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図１８（Ｃ）参照）。第２実施形態では、図１６（Ｅ）を参照して上述したように、コア基板３０の上面が完全に平滑に形成されているため、バイアホール６０によりトランジション層３８に適切に接続を取ることができる。このため、多層プリント配線板の信頼性を高めることが可能となる。
【０１０５】
（１２）次いで、上記（６）〜（１１）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図１９（Ａ）参照）。
【０１０６】
（１３）次に、第１実施形態と同様にソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
【０１０７】
（１４）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１９（Ｂ）参照）。
【０１０８】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板の開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図１９（Ｃ）参照）。
【０１０９】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図２０参照）。
【０１１０】
[第３実施形態]
引き続き、第３実施形態に係る多層プリント配線板の構成について説明する。
図２６に示すように第３実施形態の多層プリント配線板１０は、図１４（Ｂ）を参照して上述した第２実施形態のＩＣチップ２０を載置するヒートシンク３０Ｄと、ＩＣチップ２０を収容するコア基板３１と、ＩＣチップ２０上の層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【０１１１】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【０１１２】
ヒートシンク３０Ｄは、窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニウム合金、銅、隣青銅等の金属からなる。ここで、熱伝導率の高いアルミニウム合金、又は、両面に粗化処理を施した銅箔を用いることが好適である。第３実施形態では、コア基板３１に埋設させるＩＣチップ２０の裏面にヒートシンク３０Ｄを取り付けることで、ＩＣチップ２０に発生する熱を逃がし、コア基板３１及びコア基板上に形成される層間樹脂絶縁層５０，１５０の反りを防止し、該層間樹脂絶縁層上のバイアホール６０，１６０、導体回路５８，１５８に断線が生じることを無くす。これにより、配線の信頼性を高める。
【０１１３】
なお、ＩＣチップ２０は、ヒートシンク３０Ｄに、導電性接着剤２９により取り付けられている。導電性接着剤２９は、銅、アルミニウム等の金属粉を樹脂に含有させてなり、高い熱伝導性を有するため、ＩＣチップ２０に発生した熱を効率的にヒートシンク３０Ｄ側へ逃がすことができる。ここでは、ＩＣチップ２０の取り付けに導電性接着剤を用いるが、熱伝導性が高い接着剤であれば、種々の物を用いることができる。
【０１１４】
第３実施形態の多層プリント配線板１０では、コア基板３１にＩＣチップ２０を内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【０１１５】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【０１１６】
第３実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第３実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【０１１７】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【０１１８】
第３実施形態では、第２実施形態と同様にＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【０１１９】
引き続き、図２６を参照して上述した多層プリント配線板の製造方法について、図２１〜図２５を参照して説明する。
【０１２０】
（１）窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニウム合金、隣青銅等から成る板状のヒートシンク３０Ｄ（図２１（Ａ））に、導電性接着剤２９を塗布する（図２１（Ｂ））。導電性接着剤としては、平均粒子径２〜５μｍの銅粒子を含有するペーストを用いて、厚さ１０〜２０μｍにしたものを用いた。
【０１２１】
（２）上述した第２実施形態のＩＣチップ２０を載置する（図２１（Ｃ））。
【０１２２】
（３）次に、ＩＣチップ２０を取り付けたヒートシンク３０Ｄを、ステンレス（ＳＵＳ）プレス板１００Ａに載置する。そして、ガラスクロス等の心材にＢＴ（ビスマレイミドトリアジン）樹脂、エポキシ等の樹脂を含浸させた未硬化のプリプレグを積層して成る厚さ０．５mmのプリプレグ積層体３１αをヒートシンク３０Ｄに載置する（図２２（Ａ））。プリプレグ積層体３１αには、予めＩＣチップ２０の位置に通孔３２を設けておく。ここでは、心材に樹脂を含浸させたプリプレグを用いているが、心材を備えない樹脂基板を用いることもできる。また、プリプレグの代わりに、種々の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂とを心材に含浸させたシートを用いることができる。
【０１２３】
（４）ステンレス（ＳＵＳ）プレス板１００Ａ、１００Ｂで、上述した積層体を上下方向から加圧する。この際に、プリプレグ３１αからエポキシ樹脂３１βがしみ出し、通孔３２とＩＣチップ２０との間の空間を充填すると共に、ＩＣチップ２０の上面を覆う。これにより、ＩＣチップ２０と、プリプレグ積層体３１αとの上面が完全に平坦になる。（図２２（Ｂ））。このため、後述する工程でビルドアップ層を形成する際に、バイアホール及び配線を適正に形成することができ、多層プリント配線板の配線の信頼性を高めることができる。なお、第２実施形態と同様に、減圧して加圧、及び／又は、仮硬化を行うことで、気泡の混入を防ぎ多層プリント配線板の信頼性を高めることができる。
【０１２４】
（５）この後、加熱して、プリプレグのエポキシ樹脂を硬化させることで、ＩＣチップ２０を収容するコア基板３１を形成する（図２２（Ｃ））。なお、第２実施形態と同様に、減圧して硬化を行うことで、気泡の混入を防ぎ多層プリント配線板の信頼性を高めることができる。
【０１２５】
（６）上記工程を経た基板に、厚さ５０μｍの第１実施形態と同様の熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図２３（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【０１２６】
（７）次に、波長１０．４μｍのＣＯ2ガスレーザにて層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図２３（Ｂ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。
【０１２７】
（８）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図２３（Ｃ）参照）。
【０１２８】
（９）次に、第１実施形態と同様に金属層５２を間樹脂絶縁層５０の表面に形成する（図２４（Ａ）参照）。
【０１２９】
（１０）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、第１実施形態と同様の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図２４（Ｂ）参照）。
【０１３０】
（１１）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図２４（Ｃ）参照）。第３実施形態では、図２２（Ｃ）を参照して上述したように、コア基板３１の上面が完全に平滑に形成されているため、バイアホール６０によりトランジション層３８に適切に接続を取ることができる。このため、多層プリント配線板の信頼性を高めることが可能となる。
【０１３１】
（１２）次いで、上記（６）〜（１１）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図２５（Ａ）参照）。
【０１３２】
（１３）次に、第１実施形態と同様なソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
【０１３３】
（１４）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図２５（Ｂ）参照）。
【０１３４】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板の開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、ニッケルめっき層７２上に金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図２５（Ｃ）参照）。
【０１３５】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。最後に、ヒートシンク３０Ｄを、ダイシングなどによって個片に分割して多層プリント配線板１０を得る（図２６参照）。
【０１３６】
ここで、ＩＣチップの厚みを３００〜４０μｍまで変えてそれぞれ第１実施形態の多層プリント配線板に収容し、クラックの発生、及び、ＩＣチップの製造及び取り扱いを比較した結果を、図２７の図表を参照して説明する。厚さ３００μｍでは、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０の厚み方向の熱膨張量の違いから層間樹脂絶縁層５０にクラックが発生した。これに対して、２５０μｍ以下の厚みのＩＣチップでは、クラックが発生しなかった。一方、ＩＣチップの厚みが２０μｍ以上の場合には、ＩＣチップの製造工程及び多層プリント配線板への搭載の工程で、ＩＣチップにひび割れ等の問題は発生しなかった。これに対して、１５μｍでは、ＩＣチップの製造工程、搭載工程でひび割れが発生した。
【図面の簡単な説明】
【図１】（Ａ）は、裁断前の多数個取り用のＩＣチップの平面図であり、（Ｂ）は、面取りされ個片化されたＩＣチップの平面図であり、（Ｃ）は（Ｂ）の側面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図４】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図７】第１実施形態に係る多層プリント配線板の断面図である。
【図８】第１実施形態の第１実施形態の第１改変例に係る多層プリント配線板の断面図である。
【図９】第１実施形態の第２改変例に係る多層プリント配線板の断面図である。
【図１０】第１実施形態の第３改変例に係る多層プリント配線板の断面図である。
【図１１】第１実施形態の第４改変例に係る多層プリント配線板の断面図である。
【図１２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１４】（Ａ）、（Ｂ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１５】（Ａ）は、本発明の第２実施形態に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図１６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１７】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１９】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図２０】本発明の第２実施形態に係る多層プリント配線板の断面図である。
【図２１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２３】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２４】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２５】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２６】本発明の第３実施形態に係る多層プリント配線板の断面図である。
【図２７】ＩＣチップの厚みの評価結果を示す図表である。
【符号の説明】
２０ ＩＣチップ
２０ａ 角部
２２ パッド
２４ パッシベーション膜
３０ コア基板
３０Ｄ ヒートシンク
３２ 凹部
３６ 樹脂層
３８ トランジション層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ
９０ ドータボード
９６ 導電性接続ピン
９７ 導電性接着剤
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの電子部品を内蔵する多層プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
【０００４】
本発明者は、ＩＣチップを多層プリント配線板に内蔵することで、リード部品を用いることなくＩＣチップと多層プリント配線板との電気接続を取ることを案出した。即ち、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、バイアホールを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設ける構造を案出した。
【０００５】
しかし、このＩＣチップを内蔵する構造において、ＩＣチップの上層に配設される層間絶縁層に剥離、クラックが発生し、信頼性が低下することが明らかになった。
【０００６】
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、リード部品を介さないで、ＩＣチップと直接電気的に接続し得ると共に、高い信頼性を備える多層プリント配線板の製造方法を提案することを目的とする。
【０００７】
【課題を解決するための手段】
上述した層間絶縁層の剥離、クラックは、ＩＣチップと層間絶縁層との熱膨張率の差から生じている。即ち、ＩＣチップは、シリコンから成り熱膨張率が小さく、層間絶縁層は樹脂から成り熱膨張率が大きいため、熱膨張率の違いから剥離、クラックが発生している。
このため、本発明者は、ＩＣチップの厚みを薄くすることで、ＩＣチップの熱膨張による影響を小さくし得るとの着想を持ち、耐久試験を行ったところ、層間絶縁層での剥離、クラックが発生しないことが分かった。即ち、ＩＣチップを薄くすることにより、高い信頼性が得られることが判明した。
【０００８】
ＩＣチップの厚みは、２０〜２５０μｍであることが望ましい。ここで、２５０μｍを越えると、層間絶縁層での剥離、クラックが発生し、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがあるからである。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間絶縁層での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップの破断が発生しないからである。
【０００９】
ここで、ＩＣチップは、角部の面取りしておくのが望ましい。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くなるからである。更に、ＩＣチップの角部近辺で応力が集中し、層間絶縁層でクラックが発生することがないからである。
【００１０】
なお、ＩＣチップのパッドには、トランジション層を設けるこのが好適である。この理由は、次の通りである。ＩＣチップのパッドは一般的にアルミニウムなどで製造されている。トランジション層を形成させていないダイパッドのままで、フォトエッチングにより層間絶縁層のバイアホールを形成させた時、ダイパッドのままであれば露光、現像後にパッドの表層に樹脂が残りやすかった。それに、現像液の付着によりパッドの変色を引き起こした。一方、レーザによりバイアホールを形成させた場合にもダイパッドを焼損しない条件で行うと、パッド上に樹脂残りが発生した。また、後工程に、酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経ると、ＩＣチップのパッドの変色、溶解が発生した。更に、ＩＣチップのパッドは、４０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。
【００１１】
これに対して、ダイパッド上に銅等からなるトランジション層を設けることで、溶剤の使用が可能となりパッド上の樹脂残りを防ぐことができる。また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッドの変色、溶解が発生しない。これにより、パッドとバイアホールとの接続性や信頼性を向上させる。更に、ＩＣチップのパッド上に４０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００１２】
本発明で定義されるトランジション層について説明する。
トランジション層は、従来のＩＣチップ実装技術を用いることなく、半導体素子であるＩＣチップとプリント配線板と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、ダイパッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、プリント配線板へのＩＣチップの埋め込み、収容、収納や接続を確実にすることができる。また、トランジション層上には、直接、プリント配線板の導体層である金属を形成することを可能にする。その導体層の一例としては、層間樹脂絶縁層のバイアホールや基板上のスルーホールなどがある。
【００１３】
それぞれに多層プリント配線板だけで機能を果たしてもいるが、場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００１４】
本願発明に用いられるＩＣチップなどの電子部品を内蔵させる樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。それ以外にも両面銅張積層板、片面板、金属膜を有しない樹脂板、樹脂シートを用いることができる。ただし、３５０℃以上の温度を加えると樹脂は、溶解、炭化をしてしまう。
【００１５】
コア基板等の予め樹脂製絶縁基板にＩＣチップなどの電子部品を収容するキャビティをザグリ、通孔、開口を形成したものに該電子部品を接着剤などで接合させる。ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。特に、ニッケル、クロム、チタンが良い。界面の湿度の侵入を抑え、金属との密着性に優れるからである。
【００１６】
その金属膜上に、無電解あるいは電解めっきにより、厚付けさせる。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いることがよい。その厚みは１〜２０μｍの範囲で行うのがよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがある。その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上にトランジション層を形成させる。
【００１７】
また、上記トランジション層の製造方法以外にも、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのパッド上にトランジション層を形成させることもできる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、当該多層プリント配線板１０の断面を示す図７を参照して説明する。
【００１９】
図７に示すように多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００２０】
ＩＣチップ２０には、パッシベーション膜２４が被覆され、該パッシベーション膜２４の開口内に入出力端子を構成するダイパッド２２が配設されている。パッド２２の上には、主として銅からなるトランジション層３８が形成されている。
【００２１】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。
ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００２２】
第１実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を予め内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。
【００２３】
第１実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第１実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【００２４】
即ち、ＩＣチップ２０は熱膨張係数（ＣＴＥ）３．５ppm、後述する構成の層間樹脂絶縁層５０は熱膨張係数（ＣＴＥ）８０ppm、ガラスクロスを心材とするコア基板３０は熱膨張係数（ＣＴＥ）１５ppmである。層間樹脂絶縁層５０の熱膨張係数が、ＩＣチップ２０の熱膨張係数を大幅に上回るため、ヒートサイクルにおいて吸収しきれない応力が、層間樹脂絶縁層５０の剥離、クラックの発生を招いていた。このため、第１実施形態では、上述したようにＩＣチップ２０の厚みを薄くすることで、ＩＣチップの厚み方向でのＩＣチップ、層間樹脂絶縁層、コア基板の熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防止する。
【００２５】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【００２６】
多層プリント配線板１０に内蔵されたＩＣチップ２０の平面図を図１（Ｂ）に、その側面図を図１（Ｃ）に示す。該ＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【００２７】
第１実施形態の多層プリント配線板は、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００２８】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００２９】
引き続き、図７を参照して上述した多層プリント配線板の製造方法について、図１〜図６を参照して説明する。
【００３０】
（１）先ず、図１（Ａ）に示す多数個取り用ＩＣチップを、ダイシングにより図１（Ｂ）に示すように個片に切断すると共に、角部２０ａを研磨により半円状に面取りする。
（２）一方、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板（コア基板）３０を出発材料として用意する（図２（Ａ）参照）。次に、コア基板３０の片面に、ザグリ加工でＩＣチップ収容用の凹部３２を形成する（図２（Ｂ）参照）。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。
【００３１】
（３）その後、凹部３２に、印刷機を用いて接着材料３４を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい。次に、ＩＣチップ２０を接着材料３４上に載置する（図２（Ｃ）参照）。
【００３２】
（４）そして、ＩＣチップ２０の上面を押す、もしくは叩いて凹部３２内に完全に収容させる（図２（Ｄ）参照）。これにより、コア基板３０を平滑にすることができる。
【００３３】
（５）その後、ＩＣチップ２０を収容させたコア基板３０の全面に蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜３３を形成させる（図３（Ａ））。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などの金属を１層以上形成させるものがよい。厚みとしては、０．００１〜２．０μｍの間、特に望ましいのは０．０１〜１．０μｍの間で形成させるのがよい。
【００３４】
金属膜３３上に、無電解めっきにより、めっき膜３６を形成させてもよい（図３（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよい。その厚みは１〜２０μｍの範囲で行うのがよい。
【００３５】
（６）その後、レジストを塗布し、露光、現像してＩＣチップのパッドの上部に開口を設けるようにメッキレジスト３５を設け、無電解メッキを施して無電解めっき膜３７を設ける（図３（Ｃ））。メッキレジスト３５を除去した後、メッキレジスト３５下の無電解めっき膜３６、金属膜３３を除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図３（Ｄ））。ここでは、メッキレジストによりトランジション層を形成したが、無電解めっき膜３６の上に電解めっき膜を均一に形成した後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上にトランジション層を形成させることも可能である。この場合、電解めっき膜の厚みは１〜２０μｍの範囲がよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがあるからである。
【００３６】
（７）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図４（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００３７】
（８）上記工程を経た基板に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図４（Ｂ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００３８】
（９）次に、波長１０．４μｍのＣＯ2ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径８０μｍのバイアホール用開口４８を設ける（図４（Ｃ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、クロム酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
【００３９】
（１０）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０の粗化面５０αを設ける（図４（Ｄ）参照）。該粗化面５０αは、０．１〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面５０αを設ける。上記以外には、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施する。
【００４０】
（９）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける（図５（Ａ）参照）。金属層５２は、無電解めっきによって形成させる。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設ける。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ及びＣｕをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さは０．２μｍである。
【００４１】
（１２）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。
次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図５（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００４２】
（１３）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図５（Ｃ）参照）。
【００４４】
（１４）次いで、上記（８）〜（１３）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図６（Ａ）参照）。
【００４５】
（１５）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。なお、ソルダーレジストとして市販のソルダーレジストを用いることもできる。
【００４６】
（１６）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図６（Ｂ）参照）。
【００４７】
（１７）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図６（Ｃ）参照）。
【００４８】
（１８）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図７参照）。
【００４９】
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型樹脂シートを用いた。この熱硬化型樹脂シート樹脂には、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００５０】
第１実施形態の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、第１実施形態で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００５１】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００５２】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００５３】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、第１実施形態において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００５４】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００５５】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００５６】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００５７】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００５８】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００５９】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂シートの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂シートからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００６０】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００６１】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００６２】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００６３】
第１実施形態で用いる樹脂シートにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂シートにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂シートを用いてもよい。それによって、樹脂シートの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００６４】
上記樹脂シートにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂シートに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂シートの深部まで溶解してしまい、樹脂シートからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００６５】
上記樹脂シートは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００６６】
上記硬化剤の含有量は、樹脂シートに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂シートの硬化が不十分であるため、酸や酸化剤が樹脂シートに侵入する度合いが大きくなり、樹脂シートの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００６７】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
【００６８】
また、上記樹脂シートは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【００６９】
引き続き、第１実施形態の第１改変例に係る多層プリント配線板について、図８を参照して説明する。上述した第１実施形態では、ＢＧＡを配設した場合で説明した。第１改変例では、第１実施形態とほぼ同様であるが、図８に示すように導電性接続ピン９６を介して接続を取るＰＧＡ方式に構成されている。
【００７０】
次に、第１実施形態の第２改変例に係る多層プリント配線板について、図９を参照して説明する。
上述した第１実施形態では、コア基板３０にザグリで設けた凹部３２にＩＣチップを収容した。これに対して、第２改変例では、コア基板３０に形成した通孔３２にＩＣチップ２０を収容してある。この第２改変例では、ＩＣチップ２０の裏面側にヒートシンクを直接取り付けることができるため、ＩＣチップ２０を効率的に冷却できる利点がある。
【００７１】
引き続き、第１実施形態の第３改変例に係る多層プリント配線板について、図１０を参照して説明する。
上述した第１実施形態では、ＩＣチップ２０のパッド２２上にトランジション層３８を形成し、該トランジション層３８に層間樹脂絶縁層５０のバイアホール６０を接続した。これに対して、第３改変例では、トランジション層を設けることなくバイアホール６０をパッド２２へ直接接続してある。この第３改変例は、第１実施形態と比較して工程を削減できるため、廉価に構成できる利点がある。
【００７２】
次に、第１実施形態の第４改変例に係る多層プリント配線板について、図１１を参照して説明する。
上述した第１実施形態では、多層プリント配線板内にＩＣチップを収容した。これに対して、第４改変例では、多層プリント配線板内にＩＣチップ２０を収容すると共に、表面にＩＣチップ１２０を載置してある。内蔵のＩＣチップ２０としては、発熱量の比較的小さいキャシュメモリが用いられ、表面のＩＣチップ１２０としては、演算用のＣＰＵが載置されている。
【００７３】
ＩＣチップ２０のパッド２２と、ＩＣチップ１２０のパッド１２４とは、トランジション層３８−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。一方、ＩＣチップ１２０のパッド１２４と、ドータボード９０のパッド９２とは、半田バンプ７６Ｕ−導体回路１５８−バイアホール１６０−導体回路５８−バイアホール６０−スルーホール１３６−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。
【００７４】
第４改変例では、歩留まりの低いキャシュメモリ２０をＣＰＵ用のＩＣチップ１２０と別に製造しながら、ＩＣチップ１２０とキャシュメモリ２０とを近接して配置することが可能になり、ＩＣチップの高速動作が可能となる。この第４改変例では、ＩＣチップを内蔵すると共に表面に載置することで、それぞれの機能が異なるＩＣチップなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。
【００７５】
[第２実施形態]
本発明の第２実施形態に係る多層プリント配線板について図を参照して説明する。上述した第１実施形態では、コア基板にＩＣチップを搭載してからトランジション層を設けた。これに対して、第２実施形態では、ＩＣチップにトランジション層を設けてからコア基板に搭載する。
【００７６】
図２０に示すように第２実施形態の多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００７７】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【００７８】
第２実施形態に係る多層プリント配線板１０に収容される半導体素子（ＩＣチップ）の構成について、半導体素子２０の断面を示す図１４（Ａ）、及び、平面図を示す図１５（Ｂ）を参照して説明する。
【００７９】
図１４（Ｂ）に示すように半導体素子２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、パッシベーション膜２４が被覆され、該ダイパッド２２には、パッシベーション膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と電解めっき膜３７とからなる。
【００８０】
第２実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層を３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００８１】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００８２】
第２実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第２実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【００８３】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【００８４】
図１５（Ｂ）に示すようにＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【００８５】
引き続き、図２０を参照して上述した多層プリント配線板の製造方法について、図１２〜図１９を参照して説明する。
先ず、図１４（Ｂ）を参照して上述した半導体素子の製造方法について、図１２〜図１５を参照して説明する。
【００８６】
（１）先ず、図１２（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１２（Ｂ）及び図１２（Ｂ）の平面図を示す図１５（Ａ）参照、なお、図１２（Ｂ）は、図１５（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、パッシベーション膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１２（Ｃ））。
【００８７】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図１３（Ａ））。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第２実施形態では、薄膜層３３はクロムにより形成される。
【００８８】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、メッキレジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図１３（Ｂ））。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第２実施形態では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００８９】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図１３（Ｃ））。
【００９０】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図１４（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００９１】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割すると共に、４辺の角部２０ａを半円状に面取りして半導体素子２０を形成する（図１４（Ｂ）及び図１４（Ｂ）の平面図である図１５（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０の動作確認や電気検査を行なってもよい。半導体素子２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００９２】
なお、図１４（Ｂ）を参照して上述した第２実施形態に係る半導体素子では、トランジション層３８が、薄膜層３３と電解めっき膜３７とからなる２層構造であった。これに対して、トランジション層を、薄膜層（第１薄膜層）と無電解めっき膜（第２薄膜層）と電解めっき膜（厚付け層）とからなる３層構造として構成することもできる。３層構造の場合、第２薄膜層を、第１薄膜層３３の上に、スパッタ、蒸着、無電解めっきによって積層する。その厚みは、０．０１〜５μｍが良く、特に０．１〜３．０μｍが望ましい。その場合積層できる金属は、ニッケル、銅、金、銀の中から選ばれるものがよい。
【００９３】
また、上述した例では、セミアディテブ工程を用い、レジスト非形成部に厚付け層３７を形成することでトランジション層３８を形成した。これに対して、フルアディテブ工程を用い、厚付け層３７を均一に形成した後、レジストを設け、レジスト非形成部をエッチングで除去することでトランジション層３８を形成することも可能である。
【００９４】
引き続き、上述したＩＣチップ２０を収容する多層プリント配線板の製造工程について説明する。
（１）ガラスクロス等の心材にＢＴ（ビスマレイミドトリアジン）樹脂、エポキシ等の樹脂を含浸させたプリプレグを積層して硬化させた厚さ０．５mmの絶縁樹脂基板３０Ａを出発材料とする。先ず、絶縁樹脂基板３０ＡにＩＣチップ収容用の通孔３２を形成する（図１６（Ａ）参照）。ここでは、心材に樹脂を含浸させた樹脂基板３０Ａを用いているが、心材を備えない樹脂基板を用いることもできる。なお、通孔３２の下端開口部には、テーパ３２ａを設けることが好適である。テーパ３２ａにより、後述する積層工程において、ＩＣチップ２０、絶縁樹脂基板３０Ａ、プリプレグ３０Ｃ、樹脂基板３０Ｂの間に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９５】
（２）その後、絶縁樹脂基板３０Ａの通孔３２に、図１４（Ｂ）を参照して上述したＩＣチップ２０を収容する（図１６（Ｂ）参照）。
【００９６】
（３）そして、ＩＣチップ２０を収容する絶縁樹脂基板３０Ａと、同じく、ガラスクロス等の心材にまたはＢＴ、エポキシ等の樹脂を含浸させたプリプレグを積層して硬化させた厚さ０．２mmの絶縁樹脂基板（コア基板）３０Ｂとを、ガラスクロス等の心材にエポキシ等の樹脂を含浸させた未硬化のプリプレグ３０Ｃ（厚さ０．１mm）を介在させて積層する（図１６（Ｃ））。ここでは、心材に樹脂を含浸させた樹脂基板３０Ｂを用いているが、心材を備えない樹脂基板を用いることもできる。また、プリプレグの代わりに、種々の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂とを心材に含浸させたシートを用いることができる。
【００９７】
（４）ステンレス（ＳＵＳ）プレス板１００Ａ、１００Ｂで、上述した積層体を上下方向から加圧する。この際に、プリプレグ３０Ｃからエポキシ樹脂３０αがしみ出し、通孔３２とＩＣチップ２０との間の空間を充填すると共に、ＩＣチップ２０の上面を覆う。これにより、ＩＣチップ２０と、絶縁樹脂基板３０Ａとの上面が完全に平坦になる。（図１６（Ｄ））。このため、後述する工程でビルドアップ層を形成する際に、バイアホール及び配線を適正に形成することができ、多層プリント配線板の配線の信頼性を高めることができる。加圧及び／又は仮硬化は、減圧下で行うことが好適である。減圧することで、ＩＣチップ２０、絶縁樹脂基板３０Ａ、プリプレグ３０Ｃ、樹脂基板３０Ｂの間、及び、プリプレグ３０Ｃ中に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９８】
（５）この後、加熱して、未硬化のエポキシ樹脂３０αを硬化させることでＩＣチップ２０を収容するコア基板３０を形成する（図１６（Ｅ））。この本硬化は、減圧下で行うことが好適である。減圧することで、プリプレグ３０Ｃ中に気泡が残ることがなくなり、多層プリント配線板の信頼性を高めることができる。
【００９９】
（６）上記工程を経た基板に、厚さ５０μｍの第１実施形態と同様の熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図１７（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【０１００】
（７）次に、波長１０．４μｍのＣＯ2ガスレーザにて層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図１７（Ｂ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。
【０１０１】
（８）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図１７（Ｃ）参照）。
【０１０２】
（９）次に、第１実施形態と同様に金属層５２を層間樹脂絶縁層５０の表面に形成する（図１８（Ａ）参照）。
【０１０３】
（１０）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、第１実施形態と同様の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図１８（Ｂ）参照）。
【０１０４】
（１１）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図１８（Ｃ）参照）。第２実施形態では、図１６（Ｅ）を参照して上述したように、コア基板３０の上面が完全に平滑に形成されているため、バイアホール６０によりトランジション層３８に適切に接続を取ることができる。このため、多層プリント配線板の信頼性を高めることが可能となる。
【０１０５】
（１２）次いで、上記（６）〜（１１）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図１９（Ａ）参照）。
【０１０６】
（１３）次に、第１実施形態と同様にソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
【０１０７】
（１４）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１９（Ｂ）参照）。
【０１０８】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板の開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図１９（Ｃ）参照）。
【０１０９】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図２０参照）。
【０１１０】
[第３実施形態]
引き続き、第３実施形態に係る多層プリント配線板の構成について説明する。
図２６に示すように第３実施形態の多層プリント配線板１０は、図１４（Ｂ）を参照して上述した第２実施形態のＩＣチップ２０を載置するヒートシンク３０Ｄと、ＩＣチップ２０を収容するコア基板３１と、ＩＣチップ２０上の層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【０１１１】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
【０１１２】
ヒートシンク３０Ｄは、窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニウム合金、銅、隣青銅等の金属からなる。ここで、熱伝導率の高いアルミニウム合金、又は、両面に粗化処理を施した銅箔を用いることが好適である。第３実施形態では、コア基板３１に埋設させるＩＣチップ２０の裏面にヒートシンク３０Ｄを取り付けることで、ＩＣチップ２０に発生する熱を逃がし、コア基板３１及びコア基板上に形成される層間樹脂絶縁層５０，１５０の反りを防止し、該層間樹脂絶縁層上のバイアホール６０，１６０、導体回路５８，１５８に断線が生じることを無くす。これにより、配線の信頼性を高める。
【０１１３】
なお、ＩＣチップ２０は、ヒートシンク３０Ｄに、導電性接着剤２９により取り付けられている。導電性接着剤２９は、銅、アルミニウム等の金属粉を樹脂に含有させてなり、高い熱伝導性を有するため、ＩＣチップ２０に発生した熱を効率的にヒートシンク３０Ｄ側へ逃がすことができる。ここでは、ＩＣチップ２０の取り付けに導電性接着剤を用いるが、熱伝導性が高い接着剤であれば、種々の物を用いることができる。
【０１１４】
第３実施形態の多層プリント配線板１０では、コア基板３１にＩＣチップ２０を内蔵させて、該ＩＣチップ２０のパッド２２にはトランジション層３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【０１１５】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【０１１６】
第３実施形態に係る多層プリント配線板１０では、内蔵されるＩＣチップ２０の厚みＨを２０〜２５０μｍに設定してある。即ち、既存のＩＣチップが厚み７００μｍ程度であるのに対して、第３実施形態では、半分以下の２５０μｍ未満とすることで、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０との厚み方向への熱膨張量の違いを小さくし、層間樹脂絶縁層５０の剥離、クラックの発生を防ぐ。
【０１１７】
ＩＣチップ２０の厚みは、２５０μｍを越えると、層間樹脂絶縁層５０での剥離、クラックが発生し、一方、２０μｍ未満では、ＩＣチップの製造が困難であると共に、取り扱い中にＩＣチップそのものを破断することがある。ここで、ＩＣチップは、厚さ５０〜１５０μｍであることが特に望ましい。１５０μｍ以下にすることで、層間樹脂絶縁層５０での剥離、クラックを完全に防ぎ、また、５０μｍ以上にすることで、製造を容易にすると共に、ＩＣチップが破断しなくなるからである。
【０１１８】
第３実施形態では、第２実施形態と同様にＩＣチップ２０の４辺の角部２０ａは、面取りされ半円状に形成されている。角部を切り落とすことで、薄いＩＣチップにクラックが入り難くしてある。また、面取りすることで、多層プリント配線板１０が寒冷のヒートサイクルが加えられた際にも、ＩＣチップ２０の角部２０ａにおいて応力が集中することがない。このため、角部２０ａの近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板１０の信頼性を向上させることができる。
【０１１９】
引き続き、図２６を参照して上述した多層プリント配線板の製造方法について、図２１〜図２５を参照して説明する。
【０１２０】
（１）窒化アルミニウム、アルミナ、ムライト等のセラミック、又は、アルミニウム合金、隣青銅等から成る板状のヒートシンク３０Ｄ（図２１（Ａ））に、導電性接着剤２９を塗布する（図２１（Ｂ））。導電性接着剤としては、平均粒子径２〜５μｍの銅粒子を含有するペーストを用いて、厚さ１０〜２０μｍにしたものを用いた。
【０１２１】
（２）上述した第２実施形態のＩＣチップ２０を載置する（図２１（Ｃ））。
【０１２２】
（３）次に、ＩＣチップ２０を取り付けたヒートシンク３０Ｄを、ステンレス（ＳＵＳ）プレス板１００Ａに載置する。そして、ガラスクロス等の心材にＢＴ（ビスマレイミドトリアジン）樹脂、エポキシ等の樹脂を含浸させた未硬化のプリプレグを積層して成る厚さ０．５mmのプリプレグ積層体３１αをヒートシンク３０Ｄに載置する（図２２（Ａ））。プリプレグ積層体３１αには、予めＩＣチップ２０の位置に通孔３２を設けておく。ここでは、心材に樹脂を含浸させたプリプレグを用いているが、心材を備えない樹脂基板を用いることもできる。また、プリプレグの代わりに、種々の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂とを心材に含浸させたシートを用いることができる。
【０１２３】
（４）ステンレス（ＳＵＳ）プレス板１００Ａ、１００Ｂで、上述した積層体を上下方向から加圧する。この際に、プリプレグ３１αからエポキシ樹脂３１βがしみ出し、通孔３２とＩＣチップ２０との間の空間を充填すると共に、ＩＣチップ２０の上面を覆う。これにより、ＩＣチップ２０と、プリプレグ積層体３１αとの上面が完全に平坦になる。（図２２（Ｂ））。このため、後述する工程でビルドアップ層を形成する際に、バイアホール及び配線を適正に形成することができ、多層プリント配線板の配線の信頼性を高めることができる。なお、第２実施形態と同様に、減圧して加圧、及び／又は、仮硬化を行うことで、気泡の混入を防ぎ多層プリント配線板の信頼性を高めることができる。
【０１２４】
（５）この後、加熱して、プリプレグのエポキシ樹脂を硬化させることで、ＩＣチップ２０を収容するコア基板３１を形成する（図２２（Ｃ））。なお、第２実施形態と同様に、減圧して硬化を行うことで、気泡の混入を防ぎ多層プリント配線板の信頼性を高めることができる。
【０１２５】
（６）上記工程を経た基板に、厚さ５０μｍの第１実施形態と同様の熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図２３（Ａ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【０１２６】
（７）次に、波長１０．４μｍのＣＯ2ガスレーザにて層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図２３（Ｂ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。
【０１２７】
（８）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図２３（Ｃ）参照）。
【０１２８】
（９）次に、第１実施形態と同様に金属層５２を間樹脂絶縁層５０の表面に形成する（図２４（Ａ）参照）。
【０１２９】
（１０）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、第１実施形態と同様の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図２４（Ｂ）参照）。
【０１３０】
（１１）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図２４（Ｃ）参照）。第３実施形態では、図２２（Ｃ）を参照して上述したように、コア基板３１の上面が完全に平滑に形成されているため、バイアホール６０によりトランジション層３８に適切に接続を取ることができる。このため、多層プリント配線板の信頼性を高めることが可能となる。
【０１３１】
（１２）次いで、上記（６）〜（１１）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図２５（Ａ）参照）。
【０１３２】
（１３）次に、第１実施形態と同様なソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
【０１３３】
（１４）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図２５（Ｂ）参照）。
【０１３４】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板の開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、ニッケルめっき層７２上に金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図２５（Ｃ）参照）。
【０１３５】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。最後に、ヒートシンク３０Ｄを、ダイシングなどによって個片に分割して多層プリント配線板１０を得る（図２６参照）。
【０１３６】
ここで、ＩＣチップの厚みを３００〜４０μｍまで変えてそれぞれ第１実施形態の多層プリント配線板に収容し、クラックの発生、及び、ＩＣチップの製造及び取り扱いを比較した結果を、図２７の図表を参照して説明する。厚さ３００μｍでは、ＩＣチップ２０と層間樹脂絶縁層５０、コア基板３０の厚み方向の熱膨張量の違いから層間樹脂絶縁層５０にクラックが発生した。これに対して、２５０μｍ以下の厚みのＩＣチップでは、クラックが発生しなかった。一方、ＩＣチップの厚みが２０μｍ以上の場合には、ＩＣチップの製造工程及び多層プリント配線板への搭載の工程で、ＩＣチップにひび割れ等の問題は発生しなかった。これに対して、１５μｍでは、ＩＣチップの製造工程、搭載工程でひび割れが発生した。
【図面の簡単な説明】
【図１】（Ａ）は、裁断前の多数個取り用のＩＣチップの平面図であり、（Ｂ）は、面取りされ個片化されたＩＣチップの平面図であり、（Ｃ）は（Ｂ）の側面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図４】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。
【図７】第１実施形態に係る多層プリント配線板の断面図である。
【図８】第１実施形態の第１実施形態の第１改変例に係る多層プリント配線板の断面図である。
【図９】第１実施形態の第２改変例に係る多層プリント配線板の断面図である。
【図１０】第１実施形態の第３改変例に係る多層プリント配線板の断面図である。
【図１１】第１実施形態の第４改変例に係る多層プリント配線板の断面図である。
【図１２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１４】（Ａ）、（Ｂ）は、本発明の第２実施形態に係る多層プリント配線板に収容されるＩＣチップの製造工程図である。
【図１５】（Ａ）は、本発明の第２実施形態に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図１６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１７】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図１９】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実施形態に係る多層プリント配線板の製造工程図である。
【図２０】本発明の第２実施形態に係る多層プリント配線板の断面図である。
【図２１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２３】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２４】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２５】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第３実施形態に係る多層プリント配線板の製造工程図である。
【図２６】本発明の第３実施形態に係る多層プリント配線板の断面図である。
【図２７】ＩＣチップの厚みの評価結果を示す図表である。
【符号の説明】
２０ ＩＣチップ
２０ａ 角部
２２ パッド
２４ パッシベーション膜
３０ コア基板
３０Ｄ ヒートシンク
３２ 凹部
３６ 樹脂層
３８ トランジション層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ
９０ ドータボード
９６ 導電性接続ピン
９７ 導電性接着剤
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール
Claims (1)
- 以下の工程を備える多層プリント配線板の製造方法：
ＩＣチップのパッド上に仲介層を形成する工程；
心材に樹脂を含浸させたプリプレグ積層体から成る基板に通孔を形成する工程；
基板の通孔内に厚さ２０〜２５０μｍのＩＣチップを収容する工程；
基板上に層間絶縁層を積層し、前記ＩＣチップのパッド上の仲介層に至る第１開口を形成する工程；
該層間絶縁層上に第１導体層を形成すると共に、前記第１開口に前記仲介層へ接続する第１バイアホール導体を形成する工程；
前記層間絶縁層上に上層の層間絶縁層を積層し、前記第１導体層に至る第２開口を形成する工程；
前記上層の層間絶縁層上に第２導体層を形成すると共に、前記第２開口に第２バイアホール導体を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117675A JP4934900B2 (ja) | 2000-12-15 | 2001-04-17 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382810 | 2000-12-15 | ||
| JP2000-382810 | 2000-12-15 | ||
| JP2000382810 | 2000-12-15 | ||
| JP2001117675A JP4934900B2 (ja) | 2000-12-15 | 2001-04-17 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246507A JP2002246507A (ja) | 2002-08-30 |
| JP4934900B2 true JP4934900B2 (ja) | 2012-05-23 |
Family
ID=26605972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117675A Expired - Lifetime JP4934900B2 (ja) | 2000-12-15 | 2001-04-17 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4934900B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547975B2 (en) | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| JP4885425B2 (ja) * | 2004-01-28 | 2012-02-29 | 京セラ株式会社 | 半導体素子収納パッケージ |
| CN100472764C (zh) * | 2004-02-09 | 2009-03-25 | 株式会社村田制作所 | 元器件内装组件及其制造方法 |
| TW200618705A (en) | 2004-09-16 | 2006-06-01 | Tdk Corp | Multilayer substrate and manufacturing method thereof |
| JP4535002B2 (ja) | 2005-09-28 | 2010-09-01 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵基板及びその製造方法 |
| US8188375B2 (en) | 2005-11-29 | 2012-05-29 | Tok Corporation | Multilayer circuit board and method for manufacturing the same |
| JP5121149B2 (ja) * | 2006-02-27 | 2013-01-16 | 株式会社東芝 | 部品内蔵型プリント基板、プリント基板、電子機器、および電子部品 |
| JP5175823B2 (ja) * | 2009-10-22 | 2013-04-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| JP2011091217A (ja) * | 2009-10-22 | 2011-05-06 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
| JP5685012B2 (ja) | 2010-06-29 | 2015-03-18 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326736A (ja) * | 1992-05-19 | 1993-12-10 | Fujitsu Ltd | 半導体装置 |
| JPH1140702A (ja) * | 1997-07-23 | 1999-02-12 | Nec Corp | 半導体素子実装用基板、および半導体装置の製造方法 |
| JPH11111738A (ja) * | 1997-10-07 | 1999-04-23 | Oki Electric Ind Co Ltd | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 |
| JPH11126978A (ja) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | 多層配線基板 |
| JP3432749B2 (ja) * | 1998-07-23 | 2003-08-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4416876B2 (ja) * | 1998-09-30 | 2010-02-17 | イビデン株式会社 | 半導体チップ及び半導体チップの製造方法 |
| JP4416875B2 (ja) * | 1998-09-30 | 2010-02-17 | イビデン株式会社 | 半導体チップ及び半導体装置の製造方法 |
| JP2000242761A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | カード型電子回路基板 |
| JP2000323645A (ja) * | 1999-05-11 | 2000-11-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3379477B2 (ja) * | 1999-05-31 | 2003-02-24 | 日本電気株式会社 | 配線基板、半導体実装装置および電子機器 |
| JP3670917B2 (ja) * | 1999-12-16 | 2005-07-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-04-17 JP JP2001117675A patent/JP4934900B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246507A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4854845B2 (ja) | 多層プリント配線板 | |
| JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4869488B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4248157B2 (ja) | 多層プリント配線板 | |
| JP4771608B2 (ja) | プリント配線板 | |
| JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4243922B2 (ja) | 多層プリント配線板 | |
| JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4854846B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP4957638B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4108270B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4033639B2 (ja) | 多層プリント配線板 | |
| JP4549366B2 (ja) | 多層プリント配線板 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4749563B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4883843B2 (ja) | プリント配線板 | |
| JP4785268B2 (ja) | 半導体素子を内蔵した多層プリント配線板 | |
| JP4141115B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4934900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |