JP3379477B2 - 配線基板、半導体実装装置および電子機器 - Google Patents

配線基板、半導体実装装置および電子機器

Info

Publication number
JP3379477B2
JP3379477B2 JP15175299A JP15175299A JP3379477B2 JP 3379477 B2 JP3379477 B2 JP 3379477B2 JP 15175299 A JP15175299 A JP 15175299A JP 15175299 A JP15175299 A JP 15175299A JP 3379477 B2 JP3379477 B2 JP 3379477B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring layer
wiring
board
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15175299A
Other languages
English (en)
Other versions
JP2000340710A (ja
Inventor
敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15175299A priority Critical patent/JP3379477B2/ja
Publication of JP2000340710A publication Critical patent/JP2000340710A/ja
Application granted granted Critical
Publication of JP3379477B2 publication Critical patent/JP3379477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の外部
端子が接続される接続パッドから基板配線を引き出し形
成した配線基板、この配線基板に半導体装置を実装した
半導体実装装置、および、これら配線基板あるいは半導
体実装装置が配設された電子機器に関する。
【0002】
【従来の技術】従来、配線基板および配線基板上へ半導
体装置を実装したものとして、例えば図10に示すよう
な特開平10−284846号公報に記載の構成が知ら
れている。
【0003】この図10に示すような特開平10−28
4846号公報に記載のものは、配線基板22上にドッ
ト状に複数形成された接続パッド33,34から引き出
される他の電子部品への基板配線29が、矩形の半導体
装置21の実装エリア23の4辺全部の方向に引き出さ
れている。
【0004】
【発明が解決しようとする課題】しかしながら、上記図
10に示すような特開平10−284846号公報に記
載のものでは、半導体装置21の実装エリア23からさ
らに引き出された基板配線29のスペースにより、この
基板配線29の部分には隣接部品を配置することができ
ない。このため、実装密度を上げることができない。
【0005】また、4方向に基板配線29が引き出され
ているため、例えば携帯電子機器に採用した場合、携帯
電子機器本体に曲げなどの機械的ストレスが繰り返し加
わった際に、曲げ応力の発生する方向と基板配線29の
引き出し方向が一致すると、この一致した部分の基板配
線29に接続されている接続パッド33,34の接続部
分の付け根部分で断線しやすくなる。このため、半導体
装置21を実装した構造において、曲げなどの機械的ス
トレスに対する装置信頼性のさらなる向上が図りにくい
問題がある。
【0006】本発明は、このような点に鑑みなされたも
ので、機械的ストレスに対して高い信頼性が得られ高密
度な実装が可能な配線基板、半導体実装装置および電子
機器を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の発明の要
旨は、外部端子を有した略矩形の半導体装置が実装さ
れ、当該半導体装置が実装される実装面に位置する表面
配線層と、前記実装面の反対側の面に位置する裏面配線
層とを有する長方形状の配線基板であって、前記半導体
装置の外部端子に対応する位置に設けられ、前記表面配
線層から前記裏面配線層に亘って貫通するスルーホール
と、前記半導体装置の外部端子に対応する位置に前記表
面配線層から前記スルーホールの内周面を介して前記裏
面配線層に亘って設けられ、前記半導体装置の外部端子
が電気的かつ機械的に接続される接続パッドと、前記裏
面配線層に位置して前記スルーホールの内周面を介して
前記接続パッドに接続されて前記半導体装置が実装され
る実装エリアから引き出し形成された基板配線とを具備
し、前記基板配線は、長手方向に対して交差する方向に
のみ引き出し形成されていることを特徴とする配線基板
に存する。また請求項2記載の発明の要旨は、外部端子
を有した略矩形の半導体装置が実装され、当該半導体装
置が実装される実装面に位置する表面配線層と、前記実
装面と反対側の面との中間に位置する中間配線層とを有
する長方形状の配線基板であって、前記半導体装置の外
部端子に対応する位置に設けられ、前記表面配線層から
前記中間配線層に亘って開口する凹状のビアホールと、
前記半導体装置の外部端子に対応する位置に前記表面配
線層から前記ビアホールの内周面を介して前記中間配線
層に亘って設けられ、前記半導体装置の外部端子が電気
的かつ機械的に接続される接続パッドと、前記中間配線
層に位置して前記ビアホールの内周面を介して前記接続
パッドに接続されて前記半導体装置が実装される実装エ
リアから引き出し形成された基板配線とを具備し、前記
基板配線は、長手方向に対して交差する方向にのみ引き
出し形成されていることを特徴とする配線基板に存す
る。また請求項3記載の発明の要旨は、外部端子を有し
た略矩形の半導体装置が実装され、当該半導体装置が実
装される実装面に位置する表面配線層と、前記実装面と
反対側の面との中間に位置する中間配線層と、前記実装
面の反対側の面に位置する裏面配線層とを有する長方形
状の配線基板であって、前記半導体装置の外部端子に対
応する位置に設けられ、前記表面配線層から前記裏面配
線層に亘って貫通するスルーホールと、前記半導体装置
の外部端子に対応する位置に設けられ、前記表面配線層
から前記中間配線層に亘って開口する凹状のビアホール
と、前記半導体装置の外部端子に対応する位置に前記表
面配線層から前記スルーホールの内周面を介して前記裏
面配線層に亘って設けられるとともに、前記半導体装置
の外部端子に対応する位置に前記表面配線層から前記ビ
アホールの内周面を介して前記中間配線層に亘って設け
られ、前記半導体装置の外部端子が電気的かつ機械的に
接続される接続パッドと、前記裏面配線層および前記中
間配線層の少なくともいずれか一方に位置して前記スル
ーホールおよび前記ビアホールの内周面の少なくともい
ずれか一方を介して前記接続パッドに接続されて前記半
導体装置が実装される実装エリアから引き出し形成され
た基板配線とを具備し、前記基板配線は、長手方向に対
して交差する方向にのみ引き出し形成されていることを
特徴とする配線基板に存する。また請求項4記載の発明
の要旨は、請求項1ないし3のいずれか一に記載の配線
基板と、当該配線基板に実装された半導体装置とを具備
したことを特徴とする半導体実装装置に存する。また請
求項5記載の発明の要旨は、長方形状の本体ケースと、
当該本体ケース内に配設された請求項4記載の半導体実
装装置とを具備し、前記半導体実装装置は、前記配線基
板の長手方向が前記本体ケースの長手方向に沿うように
配設されていることを特徴とする電子機器に存する。
【0008】
【発明の実施の形態】次に、本発明の一実施の形態を示
す半導体実装装置の構成を図面に基づいて説明する。
【0009】図1は、本発明の一実施の形態に係る配線
基板を示す平面図である。図2は、同上の半導体実装装
置を示す断面図である。
【0010】図1において、配線基板1上の半導体装置
2が実装される実装エリア2Eには、半導体装置2の外
部端子3の配列に対応して同配列で配設された接続パッ
ド4が複数ドット状に形成されいる。この配線基板1
は、例えば絶縁基板としてのガラスエポキシ基板が用い
られる。そして、このガラスエポキシ基板上に、実装さ
れる半導体装置2の複数の外部端子3に対応する位置
に、例えば銅にてドット状に接続パッド4が複数設けら
れている。なお、半導体装置2が1.27mmピッチの
BGA(Ball Glid Array)の場合は、
接続パッド4は直径が約630μm前後の大きさで形成
される。
【0011】また、これら接続パッド4には、図示しな
い他の電子部品と電気的に接続するための基板配線6が
それぞれ引き出し形成されている。これら基板配線6
は、接続パッド4と同様に銅にて形成され、実装される
矩形の半導体装置2の辺に対応した対向する辺2A,2
Cの方向へ反対方向に引き出され、他の電子部品5と電
気的に接続される。なお、基板配線6は、配線基板1の
厚さ方向には引き出し形成されていない。
【0012】そして、半導体装置2の実装面側に形成さ
れた外部端子3と、配線基板1に形成された接続パッド
4がはんだボール7により接続され、配線基板1と半導
体装置2とが電気的かつ機械的に接続され、図2に示す
ように半導体実装装置が構成される。
【0013】次に、上記実施の形態の動作を説明する。
【0014】実装される半導体装置2の外部端子3に対
応して配線基板1に設けた接続パッド4に、他の電子部
品5と電気的に接続する基板配線6を、半導体装置2の
辺に対応した対向する辺2A,2Cの方向へ反対方向に
引き出し形成する。
【0015】このように、半導体装置2の実装エリア2
Eから外部に基板配線6が引き出される辺の数を少なく
することにより、基板配線6の引き出されていない辺2
B,2Dに対応する位置には基板配線6の引き回しスペ
ースを確保する必要がなく、この基板配線6の引き出さ
れていない辺2B,2Dに対応する位置に隣接部品を配
置することが可能となり、高密度な実装ができる。
【0016】また、上記配線基板1を例えば携帯電子機
器などに採用した場合において、携帯電子機器に曲げな
どの外部からの機械的なストレスが繰り返し加わるなど
して、生じる曲げ応力の発生する方向が基板配線6の引
き出し方向と直交する場合には、機械的ストレスにより
基板配線6の接続パッド4との付け根部分である引き出
し部分に断線が生じることを抑制できる。このことか
ら、上記配線基板1の基板配線6の引き出される辺の数
を少なく設計することにより、曲げ応力の発生する方向
と基板配線6の引き出される方向とが略平行となりにく
くなり断線が生じる確率が低減でき、採用した携帯電子
機器の品質の信頼性も向上できる。
【0017】なお、携帯電子機器の形状により、曲げ応
力の発生しやすい方向がほぼ決定されるので、あらかじ
め曲げ応力の発生する方向と基板配線6の引き出される
方向とが直交するように配線基板1を携帯電子機器に配
設することは容易である。
【0018】すなわち、例えば電子機器が、携帯電話な
どの携帯型の通信機などのように、図3に示すように縦
横長さの比が大きい長方形状で、内部に組み込まれる配
線基板1も同様に縦横長さの比が大きい形状、例えば長
手方向とこの長手方向に直交する方向との長さの比が
1.5:1 〜4:1(携帯電話の場合は通常3:1〜
4:1、折り込み可能な携帯電話の場合は通常1.5:
1〜2:1)である場合、図4に示すように電子機器に
長手方向穂の曲げストレスなどの機械的ストレスが繰り
返し加わる場合がある。これに伴って、配線基板1にも
同様の曲げストレスなどの機械的ストレスが加わる。
【0019】このような縦横長さ比が比較的大きく曲げ
ストレスなどがほとんど図4の矢印方向にのみ加わる場
合、基板配線6はこの曲げストレスが加わる方向に沿っ
た配線基板1の長手方向に沿って引き出し形成すること
なく、図3に示すように曲げストレスの加わる方向と交
差する方向、例えば直交する方向へのみ引き出し形成す
ることにより、図4に示すように曲げストレスが加わっ
ても、基板配線6の接続パッド4との接続部分である付
け根部分に断線が生じることを抑制できる。
【0020】すなわち、機械的ストレスの加わりが小さ
い方向に基板配線6を引き出し形成するとよい。
【0021】なお、上記図1および図2に示す実施の形
態において、実装エリア2Eの対向する一対の辺2A,
2Cの位置から基板配線6を反対方向に引き出し形成し
て説明したが、例えば辺2A,2Bなどの隣接する辺か
ら引き出したり、1つの辺以外の3つの辺から引き出し
たり、1つの辺のみから引き出し形成するなどしても、
高密度な実装が得られる点で同様の効果を奏する。
【0022】また、1つの辺の位置のみから引き出し形
成する構成では、同様に、外部からの機械的ストレスに
より生じる曲げ応力の方向と、引き出し方向とが略平行
となりにくくなり、基板配線6の接続パッド4との付け
根部分である引き出し部分に断線が生じることを抑制で
き、配線基板1を配設した電子機器の品質の信頼性を向
上できるという効果も奏する。
【0023】次に、本発明の他の実施の形態を図面に基
づいて説明する。
【0024】図5は、本発明の他の実施の形態に係る配
線基板を示す平面図である。図6は、同上の半導体実装
装置を示す断面図である。
【0025】図5において、配線基板1は、図1および
図2に示す実施の形態の配線基板1と同様に、例えばガ
ラスエポキシ基板にて形成され、半導体装置2が実装さ
れる実装面である表面、裏面および表面と裏面との間の
中間層を備えた積層状に構成されている。そして、この
配線基板1には、表面から裏面に亘って貫通するスルー
ホール8および表面から中間層に有底状に開口するビア
ホール9が、実装される半導体装置2の複数の外部端子
3に対応する位置に複数設けられている。
【0026】また、配線基板1には、表面に位置してド
ット状でスルーホール8およびビアホール9の内周面に
亘って連続する接続パッド4がそれぞれ設けられ、表面
配線層が形成されている。
【0027】さらに、配線基板1の裏面には、スルーホ
ール8の内周面に設けられた各接続パッド4にそれぞれ
接続されて図示しない他の電子部品5と電気的に接続す
るための基板配線6が複数引き出し形成されて裏面配線
層が形成されている。
【0028】また、配線基板1の中間層には、ビアホー
ル9の内周面に設けられた各接続パッド4にそれぞれ接
続されて図示しない他の電子部品5と電気的に接続する
ための配線基板1の平面方向に沿って基板配線6が複数
引き出し形成され、表面配線層および裏面配線層と略平
行な中間配線層が形成されて配線基板1が積層状に形成
されている。
【0029】なお、表面配線層には基板配線6が設けら
れておらず、裏面配線層および中間配線層に設けられた
基板配線6は、半導体装置2が実装される実装エリア2
Eの4つの辺2A,2B,2C,2D全ての方向から外
部に引き出し形成されている。
【0030】そして、半導体装置2の実装面側に形成さ
れた外部端子3が、配線基板1に形成された接続パッド
4の表面配線層側にはんだボール7により接続されて配
線基板1と半導体装置2とが電気的かつ機械的に接続さ
れ、図6に示すように半導体実装装置が構成される。
【0031】この図5および図6に示す実施の形態で
は、半導体装置2が実装される表面配線層に実装エリア
2Eから外部へ引き出される基板配線6が設けられてい
ないので、実装面となる表面配線層に基板配線6の引き
回しのスペースを確保する必要がなく、この基板配線6
の引き出されていない4つの全ての辺2A,2B,2
C,2Dに対応する位置に隣接部品を配置することが可
能となり、さらに高密度な実装ができる。
【0032】また、基板配線6を積層状に位置して設け
るため、図1および図2に示す実施の形態の1つの層の
みに基板配線6を設ける構成に比して、基板配線6の配
線間隔を広く設計でき、基板配線6どうしの短絡などを
防止できる一方、より端子ピッチの狭い半導体装置2や
外部端子3の多い半導体装置2でも適用できる。
【0033】そして、基板配線6が設けられていない表
面配線層側が曲げストレスの掛かりやすい面であるよう
に電子機器内に配線基板1が配設されざるを得ない場合
において、基板配線6が設けられる中間配線層および裏
面配線層は生じる曲げストレスが比較的小さくなり、よ
り断線を抑制できる。
【0034】なお、上記図5および図6に示す実施の形
態において、実装エリア2Eの4つの全ての辺2A,2
B,2C,2Dの位置から基板配線6を引き出し形成し
て説明したが、例えば図7に示すように、図1および図
2に示す実施の形態と同様に対向する一対の辺2A,2
Cの位置から引き出し形成したり、1つの辺のみから引
き出し形成したり、3つの辺から引き出し形成したり、
隣接する辺の位置から引き出し形成しても、高密度な実
装が得られる点で同様の効果を奏する。
【0035】さらに、対向する一対の辺の位置から引き
出し形成する構成、あるいは、1つの辺の位置から引き
出し形成する構成によれば、外部からの機械的ストレス
により生じる曲げ応力の方向と、引き出し方向とが略平
行となりにくくなり、基板配線6の接続パッド4との付
け根部分である引き出し部分に断線が生じることを抑制
でき、配線基板1を配設した電子機器の品質の信頼性を
向上できるという効果も奏する。
【0036】また、スルーホール8およびビアホール9
の双方を設け、中間配線層および裏面配線層の双方に基
板配線6を設けて説明したが、素ルール8のみを設けて
裏面配線層のみ基板配線6を設けたり、ビアホール9の
みを設けて中間配線層のみに基板配線6を設けてもよ
い。
【0037】この図5および図6の実施の形態で示すよ
うに、基板配線設計上の制約が有り、図1および図2に
示す実施の形態のように、基板配線6を全く引き出し形
成しない方向を設けることができない場合、制約がある
方向へは、全基板配線6の数の20%以下とするとよ
い。例えば、外部端子3の数が100ピンの半導体装置
2の場合、図1および図2に示す実施の形態のように引
き出す方向へはそれぞれ50本ずつとするが、上記図5
および図6の実施の形態のように基板配線設計上の制約
がある場合には、引き出しを多くする辺では合わせて8
0本以上とし、引き出しを少なくする辺では合わせて2
0本以下とすると、基板配線6の付け根部分の断線を比
較的抑制できる。
【0038】また、基板配線設計上の制約が大きく、こ
のように引き出す割合を異ならせることができない場合
には、コーナ近傍の基板配線6をこのように考慮する
と、比較的に基板配線6の付け根部分での断線を抑制で
きる。
【0039】次に、本発明のさらに他の実施の形態を図
面に基づいて説明する。
【0040】図8は、本発明のさらに他の実施の形態に
係る配線基板を示す平面図である。図9は、同上の半導
体実装装置を示す断面図である。
【0041】この図8および図9に示す実施の形態は、
上記図5および図6に示す実施の形態における表面配線
層にも接続パッド4に接続する基板配線6を設けたもの
である。
【0042】なお、表面配線層、中間配線層および裏面
配線層にそれぞれ設けられた基板配線6は、図1および
図2に示す実施の形態、および図7に示す実施の形態と
同様に、実装エリア2Eの対向する一対の辺2A,2C
の位置からそれぞれ反対方向に引き出し形成されてい
る。
【0043】この図8および図9に示す実施の形態で
は、図1および図2に示す実施の形態と同様に、外部か
らの機械的ストレスにより生じる曲げ応力の方向と、引
き出し方向とが略平行となりにくくなり、基板配線6の
接続パッド4との付け根部分である引き出し部分に断線
が生じることを抑制でき、配線基板1を配設した電子機
器の品質の信頼性を向上できる。
【0044】また、図5および図6に示す実施の形態と
同様に、複数の層に基板配線6を設けたため、基板配線
6の配線間隔を広く設計でき、基板配線6どうしの短絡
などを防止できる一方、より端子ピッチの狭い半導体装
置2や外部端子3の多い半導体装置2でも適用できる。
【0045】なお、この図8および図9に示す実施の形
態において、実装エリア2Eの対向する一対の辺2A,
2Cの位置から基板配線6を反対方向に引き出し形成し
て説明したが、例えば辺2A,2Bなどの隣接する辺か
ら引き出したり、1つの辺以外の3つの辺から引き出し
たり、1つの辺のみから引き出し形成するなどしても、
高密度な実装が得られる点で同様の効果を奏する。
【0046】また、上記図1および図2に示す実施の形
態、図3および図4に示す実施の形態、図5および図6
に示す実施の形態、図7に示す実施の形態、および、図
8および図9に示す実施の形態において、接続パッド4
は、複数列の千鳥配設、フルマトリクスで設けても同様
の効果を奏する。
【0047】さらに、半導体装置2が1.27mmピッ
チのBGA(Ball GlidArray)である場
合に接続パッド4を630μm前後の大きさで形成して
説明したが、これに限られない。
【0048】そして、必要に応じて、Ni/Au合金な
どの表面処理を施してもよい。
【0049】また、端子ピッチを1.27mmピッチと
して説明したが、例えば1.0mmピッチ、0.8mm
ピッチ、0.65mmピッチ、0.5mmピッチ、さら
により細かいピッチなどでもできる。
【0050】さらに、配線基板1は、ガラスエポキシ基
板に限らず、例えばエポキシ樹脂にガラス以外の繊維な
どと組み合わせた有機基板や、ポリイミド系基板、アル
ミナ系絶縁基板などの無機質基板、エポキシ樹脂に無機
フィラを混入させて硬化後の熱膨張係数を小さくしたも
のなど、基材の材質やその構造、製造方法は、いずれの
ものでもできる。なお、熱膨張係数を小さく形成したも
のであれば、熱膨張収縮による応力が作用して断線する
などをさらに抑制できる。
【0051】一方、半導体装置2と配線基板1との間隙
に樹脂材料を充填して、はんだボール7や基板配線6の
接続パッド4へ接続する付け根の部分を補強してもよ
い。この場合、ばんだボールなどの部分は補強されその
部分の寿命は向上するが、樹脂材料の充填部分の端部あ
るいは実装エリア2Eからはみ出した部分の樹脂そのも
のにストレスが集中し、この樹脂材料の端部の直下部分
の基板配線6にクラックによる断線が発生する場合や、
樹脂材料そのものにクラックが発生し、そのクラックが
進展して基板配線6を断線させるおそれがあるため注意
を要する。この場合にも、クラックの発生しやすい辺の
基板配線6の引き出しを少なくする、引き出しを行わな
い、または表層での配線を行わないことにより、断線の
可能性も低くなる。
【0052】
【発明の効果】本発明によれば、半導体装置の実装エリ
アから外部に基板配線が引き出される辺の数を多くとも
3つ以下に少なくすることにより、基板配線の引き出さ
れていない辺に対応する位置には基板配線の引き回しス
ペースを確保する必要がなく、この基板配線の引き出さ
れていない辺に対応する位置に隣接部品を配置すること
が可能となり、高密度な実装ができる。
【0053】また、引き出される数を少なくすることに
より、機械的ストレスにより生じる応力の発生方向と基
板配線の引き出し方向とが一致しにくくなり、断線の生
じる確率を低減でき、安定した特性が得られる。
【0054】そして、基板配線の引き出し方向を曲げ応
力が発生しやすい長手状の絶縁基板の長手方向に対して
交差する方向に形成することにより、簡単な構成で容易
に断線を抑制でき、安定した特性が得られる。
【0055】また、実装エリアの対向する一対の辺から
反対方向に引き出し形成することにより、機械的ストレ
スにより生じる応力の発生方向と基板配線の引き出し方
向とが一致しにくくなり、簡単な構成で容易に断線の生
じる確率を低減でき、安定した特性が得られる。
【0056】さらに、電子機器の長手状の本体ケース内
に、長手方向に対して交差する方向に基板配線を引き出
し形成した長手状の配線基板を本体ケースの長手方向に
沿って配設するため、簡単な構成で容易に断線を抑制で
き、電子機器の安定した特性が容易に得られる。
【0057】そして、絶縁基板にスルーホールやビアホ
ールを設けて、基板配線を実装面と異なる裏面や中間層
に設けることにより、より高密度の実装が得られる。
【0058】また、中間層や裏面などの複数の層に基板
配線を設けることにより、基板配線の配線間隔を広く設
計でき、基板配線どうしの短絡などを防止できる一方、
より端子ピッチの狭い半導体装置や外部端子の多い半導
体装置でも適用できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す配線基板の平面図
である。
【図2】同上半導体実装装置を示す断面図である。
【図3】本発明の他の実施の形態を示す配線基板の平面
図である。
【図4】同上電子機器内に配設した配線基板に曲げスト
レスが加わる状況を説明する説明図である。
【図5】本発明のさらに他の実施の形態を示す配線基板
の平面図である。
【図6】同上半導体実装装置を示す断面図である。
【図7】本発明のさらに他の実施の形態を示す配線基板
の平面図である。
【図8】本発明のさらに他の実施の形態を示す配線基板
の平面図である。
【図9】同上半導体実装装置を示す断面図である。
【図10】従来例の配線基板を示す平面図である。
【符号の説明】
1,22 配線基板 2,21 半導体装置 2A,2B,2C,2D 辺 2E,23 実装エリア 3 外部端子 4,33,34 接続パッド 6,29 基板配線 7 はんだボール 8 スルーホール 9 ビアホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−303562(JP,A) 特開 平10−189813(JP,A) 特開 平10−125833(JP,A) 特開 平10−116859(JP,A) 特開 平9−107165(JP,A) 特開 平8−167630(JP,A) 特開 平7−254629(JP,A) 特開 平7−169873(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H05K 1/11 H05K 1/18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部端子を有した略矩形の半導体装置が
    実装され、当該半導体装置が実装される実装面に位置す
    る表面配線層と、前記実装面の反対側の面に位置する裏
    面配線層とを有する長方形状の配線基板であって、 前記半導体装置の外部端子に対応する位置に設けられ、
    前記表面配線層から前記裏面配線層に亘って貫通するス
    ルーホールと、 前記半導体装置の外部端子に対応する位置に前記表面配
    線層から前記スルーホールの内周面を介して前記裏面配
    線層に亘って設けられ、前記半導体装置の外部端子が電
    気的かつ機械的に接続される接続パッドと、 前記裏面配線層に位置して前記スルーホールの内周面を
    介して前記接続パッドに接続されて前記半導体装置が実
    装される実装エリアから引き出し形成された基板配線と
    を具備し、 前記基板配線は、長手方向に対して交差する方向にのみ
    引き出し形成されていることを特徴とする配線基板。
  2. 【請求項2】 外部端子を有した略矩形の半導体装置が
    実装され、当該半導体装置が実装される実装面に位置す
    る表面配線層と、前記実装面と反対側の面との中間に位
    置する中間配線層とを有する長方形状の配線基板であっ
    て、 前記半導体装置の外部端子に対応する位置に設けられ、
    前記表面配線層から前記中間配線層に亘って開口する凹
    状のビアホールと、 前記半導体装置の外部端子に対応する位置に前記表面配
    線層から前記ビアホールの内周面を介して前記中間配線
    層に亘って設けられ、前記半導体装置の外部端子が電気
    的かつ機械的に接続される接続パッドと、 前記中間配線層に位置して前記ビアホールの内周面を介
    して前記接続パッドに接続されて前記半導体装置が実装
    される実装エリアから引き出し形成された基板配線とを
    具備し、 前記基板配線は、長手方向に対して交差する方向にのみ
    引き出し形成されていることを特徴とする配線基板。
  3. 【請求項3】 外部端子を有した略矩形の半導体装置が
    実装され、当該半導体装置が実装される実装面に位置す
    る表面配線層と、前記実装面と反対側の面との中間に位
    置する中間配線層と、前記実装面の反対側の面に位置す
    る裏面配線層とを有する長方形状の配線基板であって、 前記半導体装置の外部端子に対応する位置に設けられ、
    前記表面配線層から前記裏面配線層に亘って貫通するス
    ルーホールと、 前記半導体装置の外部端子に対応する位置に設けられ、
    前記表面配線層から前記中間配線層に亘って開口する凹
    状のビアホールと、 前記半導体装置の外部端子に対応する位置に前記表面配
    線層から前記スルーホールの内周面を介して前記裏面配
    線層に亘って設けられるとともに、前記半導体装置の外
    部端子に対応する位置に前記表面配線層から前記ビアホ
    ールの内周面を介して前記中間配線層に亘って設けら
    れ、前記半導体装置の外部端子が電気的かつ機械的に接
    続される接続パッドと、 前記裏面配線層および前記中間配線層の少なくともいず
    れか一方に位置して前記スルーホールおよび前記ビアホ
    ールの内周面の少なくともいずれか一方を介して前記接
    続パッドに接続されて前記半導体装置が実装される実装
    エリアから引き出し形成された基板配線とを具備し、 前記基板配線は、長手方向に対して交差する方向にのみ
    引き出し形成されていることを特徴とする配線基板。
  4. 【請求項4】 請求項1ないし3のいずれか一に記載の
    配線基板と、当該配線基板に実装された半導体装置とを
    具備したことを特徴とする半導体実装装置。
  5. 【請求項5】 長方形状の本体ケースと、当該本体ケー
    ス内に配設された請求項4記載の半導体実装装置とを具
    備し、 前記半導体実装装置は、前記配線基板の長手方向が前記
    本体ケースの長手方向に沿うように配設されていること
    を特徴とする電子機器。
JP15175299A 1999-05-31 1999-05-31 配線基板、半導体実装装置および電子機器 Expired - Fee Related JP3379477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15175299A JP3379477B2 (ja) 1999-05-31 1999-05-31 配線基板、半導体実装装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15175299A JP3379477B2 (ja) 1999-05-31 1999-05-31 配線基板、半導体実装装置および電子機器

Publications (2)

Publication Number Publication Date
JP2000340710A JP2000340710A (ja) 2000-12-08
JP3379477B2 true JP3379477B2 (ja) 2003-02-24

Family

ID=15525527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15175299A Expired - Fee Related JP3379477B2 (ja) 1999-05-31 1999-05-31 配線基板、半導体実装装置および電子機器

Country Status (1)

Country Link
JP (1) JP3379477B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934900B2 (ja) * 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板

Also Published As

Publication number Publication date
JP2000340710A (ja) 2000-12-08

Similar Documents

Publication Publication Date Title
US6777796B2 (en) Stacked semiconductor chips on a wiring board
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
US7508061B2 (en) Three-dimensional semiconductor module having multi-sided ground block
CN103379733B (zh) 印刷布线板、半导体封装件和印刷电路板
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP2001217355A (ja) 半導体装置
US20030020154A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR100606295B1 (ko) 회로 모듈
US20100252936A1 (en) Semiconductor module and portable devices
JP2007005452A (ja) 半導体装置
JP3379477B2 (ja) 配線基板、半導体実装装置および電子機器
JP2019062092A (ja) プリント配線板
JP3658162B2 (ja) 半導体装置
JP2019071393A (ja) プリント配線板
JP2910731B2 (ja) 半導体装置
JP2792494B2 (ja) 集積回路の実装構造
JP2010519769A (ja) 高速メモリパッケージ
US6950315B2 (en) High frequency module mounting structure in which solder is prevented from peeling
JP2001156416A (ja) フレキシブル配線基板の接続構造
US20040182265A1 (en) Wiring substrate
US7187065B2 (en) Semiconductor device and semiconductor device unit
JP2000195586A (ja) カ―ドコネクタ用回路基板
JP2001156097A (ja) 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法
JP4255447B2 (ja) 半導体装置
JP2004128309A (ja) モジュール部品

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees