JP2001217355A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001217355A
JP2001217355A JP2000075768A JP2000075768A JP2001217355A JP 2001217355 A JP2001217355 A JP 2001217355A JP 2000075768 A JP2000075768 A JP 2000075768A JP 2000075768 A JP2000075768 A JP 2000075768A JP 2001217355 A JP2001217355 A JP 2001217355A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
external terminals
wiring
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000075768A
Other languages
English (en)
Inventor
Toshinori Hirashima
利宣 平島
靖司 ▲高▼橋
Yasushi Takahashi
Takao Sonobe
隆生 園部
Kenji Hanada
賢次 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000075768A priority Critical patent/JP2001217355A/ja
Priority to US09/708,597 priority patent/US6400019B1/en
Publication of JP2001217355A publication Critical patent/JP2001217355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 半導体装置のサイズの大型化を招くことな
く、半導体装置の外部端子と配線基板との接続強度を向
上させる。 【解決手段】 ＣＳＰ型の半導体装置１を構成する半導
体チップを実装するインターポーザ基板１Ｂｉの裏面の
外周に、インターポーザ基板１Ｂｉの辺に交差する方向
の寸法の方が、インターポーザ基板１Ｂｉの辺に沿う方
向の寸法よりも長くしたバンプ電極１ＢＢ１を複数配置
した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置技術に
関し、特に、高周波信号処理回路を有する半導体装置技
術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】携帯電話や携帯型計算機等のような小型
電子装置の普及に伴い、これを構成する半導体装置の小
型・薄型化が進められている。ＢＧＡ(Ball Grid Arra
y)、ＬＧＡ(Land Grid Array)またはＣＳＰ（Chip Size
Package ）は、半導体装置の小型・薄型を進めるパッ
ケージ構造であり、小型・薄型化ための様々な工夫がな
されている。例えばＣＳＰは、半導体チップのサイズと
同等またはわずかに大きいパッケージの総称であり、小
型・薄型化を実現できる上、内部の配線長を短くするこ
とができるので、信号遅延や雑音等を低減できるパッケ
ージ構造として実用化されている。
【０００３】しかし、これら小型・薄型化を実現するパ
ッケージ構造においては、半導体装置とこれを実装する
配線基板とを接続する接続部がバンプ電極で構成され固
定されるので応力を緩和し難い上、バンプ電極の接触面
積が小さいため接続強度が弱いという課題がある。この
ような問題については、例えば株式会社日経ＢＰ社、１
９９８年２月１日発行、「日経マイクロデバイス １９
９８年、２月号」ｐ４８〜ｐ５５に記載があり、バンプ
電極の接触面積や材質を最適化することが開示されてい
る。
【０００４】
【発明が解決しようとする課題】ところが、バンプ電極
の接続強度を向上させるべく、バンプ電極の接触面積を
最適化する技術においては、バンプ電極の隣接間隔を広
げてバンプ電極の面積（接触面積）を大きくすることに
なるので、半導体装置の小型化に相反するという課題が
あることを本発明者は見出した。
【０００５】また、本発明者は、本発明に基づいてバン
プ電極の接続強度の観点で公知例について調査した結
果、例えば特開平７−２２５３８号公報および特開平７
−１９３１６２号公報には、パッケージ基板の裏面に相
対的に大きなバンプ電極と小さなバンプ電極とを配置す
る技術が開示されているが、相対的に大きなバンプ電極
は、その直径を大きくするものである。
【０００６】また、例えば特開平９−３０７０２２号公
報には、パッケージ基板とプリント配線基板との間の応
力による半田ボールの疲労破壊を防止するために、パッ
ケージ基板の裏面の半田ボール配置エリアの外周の半田
ボールの直径を他の半田ボールの直径よりも大きくした
構造が開示されている。
【０００７】また、例えば特開平１１−１５４７１８号
公報には、セラミック基板とプリント基板との間の応力
による半田接続部の疲労破壊を防止するために、半導体
チップの角部近傍に位置する半田接続部の直径を他の半
田接続部の直径よりも大きくした構造が開示されてい
る。
【０００８】本発明の目的は、半導体装置の平面サイズ
を大きくすることなく、半導体装置の外部端子と配線基
板との接続強度を向上させることのできる技術を提供す
ることにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】すなわち、本発明は、半導体チップを実装
する配線基板の裏面の外周に、縦横の平面寸法の異なる
外部端子を複数配置したものである。
【００１２】また、本発明は、半導体チップを実装する
配線基板の裏面の最外周に、前記配線基板の辺に交差す
る方向の平面寸法が前記辺に平行な方向の平面寸法より
も長くなるように形成された外部端子を複数配置したも
のである。
【００１３】また、本発明は、半導体チップを実装する
配線基板の裏面の最外周に、角を面取りした長方形状の
外部端子を複数配置したものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。
【００１５】また、以下の実施の形態においては便宜上
その必要があるときは、複数のセクションまたは実施の
形態に分割して説明するが、特に明示した場合を除き、
それらはお互いに無関係なものではなく、一方は他方の
一部または全部の変形例、詳細、補足説明等の関係にあ
る。
【００１６】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００１７】（実施の形態１）本実施の形態１の半導体
装置は、例えば携帯電話や携帯型パーソナルコンピュー
タ等に用いられるＣＳＰ（Chip Size Package ）型の半
導体装置である。図１は、その半導体装置１を配線基板
２に実装した状態の断面図、図２は、その半導体装置１
を構成するインターポーザ基板１Ｂｉの裏面の平面図、
図３は、図２の要部を拡大した平面図をそれぞれ示して
いる。なお、図２，図３において、破線は、最外周のバ
ンプ電極と、その内側のバンプ電極との大きさの違いを
分かりやすくするために、最外周のバンプ電極位置に、
その内側のバンプ電極を配置した場合を仮定して示して
いる。
【００１８】半導体装置１を構成する半導体チップ１Ｃ
は、例えばシリコン単結晶を主体とする平面四角形状の
半導体基板の小片からなる。特に限定されないが、半導
体チップ１Ｃの厚さは、例えば０．４ｍｍ程度である。
半導体チップ１Ｃの主面には、例えば高周波アナログ信
号回路が形成されている。なお、高周波とは、例えば１
ＧＨｚを境にして、それ以上の周波数を言う。
【００１９】この高周波アナログ信号回路の電極は、半
導体チップ１Ｃの主面に規則的に並んで配置されたバン
プ電極（接続部）１ＢＡによって引き出されている。そ
して、この半導体チップ１Ｃは、その主面をインターポ
ーザ基板（配線基板）１Ｂｉに対向させた状態で、か
つ、上記バンプ電極１ＢＡを介在させてインターポーザ
基板１Ｂｉの主面上に搭載されている。バンプ電極１Ｂ
Ａは、例えば高さ０．０５ｍｍ程度の鉛−錫合金または
金からなり、これを通じて半導体チップ１Ｃの上記回路
とインターポーザ基板１Ｂｉの配線とが電気的に接続さ
れている。半導体チップ１Ｃとインターポーザ基板１Ｂ
ｉとの対向面間には、例えばエポキシ樹脂等からなるア
ンダーフィル１ＵＦが充填されており、これにより半導
体チップ１の主面（および側面の一部）が封止されてい
る。
【００２０】上記インターポーザ基板１Ｂｉは、半導体
チップ１Ｃのバンプ電極１ＢＡの配置と、上記配線基板
２の電極の配置との寸法上の整合をとり、半導体チップ
１の上記回路と配線基板２の配線とを電気的に接続する
機能を有している。インターポーザ基板１Ｂｉの基体
は、例えば厚さ０．４ｍｍ程度のセラミック、ガラスエ
ポキシ樹脂またはポリイミド樹脂からなり、その主面、
内部および裏面には、例えばタングステン等のような高
融点金属からなる配線が形成されている。インターポー
ザ基板１Ｂｉの主面（半導体チップ１の搭載面）に形成
された配線（ランドを含む）は、上記基体内に形成され
た内部配線を通じて裏面の配線（ランドを含む）と電気
的に接続されている。インターポーザ基板１Ｂｉの裏面
には、例えば６４個のバンプ電極（外部端子）１ＢＢ
（１ＢＢ１，１ＢＢ２）がマトリクス状に規則的に並ん
で全面に敷き詰められて配置されている。そして、半導
体装置１は、インターポーザ基板１Ｂｉの裏面を配線基
板２に対向させた状態で、かつ、上記バンプ電極１ＢＢ
を介して配線基板２上に実装されている。バンプ電極１
ＢＢは、例えば鉛−錫合金からなり、これを通じて半導
体装置１と配線基板２の配線とが電気的に接続されてい
る。なお、配線基板２は、例えば厚さ０．６ｍｍ程度の
ガラスエポキシ樹脂からなる基体の主面、内部および裏
面に、例えば銅等のような金属からなる配線が形成され
てなる。
【００２１】上記インターポーザ基板１Ｂｉの裏面のバ
ンプ電極１ＢＢのうち、最外周のバンプ電極（第１の外
部端子）１ＢＢ１は、例えば高周波アナログ信号用の電
極となっている。すなわち、高周波信号を伝送する配線
の経路のインダクタンス成分が高いと、信号の伝搬遅延
やクロストークノイズ等の問題が生じるので、そのイン
ダクタンス成分を低減するために、半導体装置１と他の
素子（例えば抵抗、キャパシタおよび他の半導体装置）
との配線距離を短くした方が良い。また、インターポー
ザ基板１Ｂｉの最外周のバンプ電極１ＢＢ１は、マイク
ロストリップなのでインピーダンス整合をし易い。した
がって、半導体装置１において高周波信号用のバンプ電
極１ＢＢは、インターポーザ基板１Ｂｉの最外周にでき
るだけ多くの配置することが好ましい。
【００２２】そこで、本実施の形態１においては、イン
ターポーザ基板１Ｂｉの最外周のバンプ電極１ＢＢ１を
高周波信号用の電極とすることにより、半導体装置１の
高周波アナログ信号用の電極と、配線基板２上の他の回
路素子（例えば抵抗、キャパシタあるいは他の半導体装
置）とを結ぶ配線の経路を短くすることができるので、
その配線経路のインダクタンス成分を低減することがで
きる。その結果、配線基板２上に形成される全体回路の
設計を容易にすることも可能となる。なお、インターポ
ーザ基板１Ｂｉの裏面のバンプ電極１ＢＢのうち、バン
プ電極（第４の外部端子）１ＢＢ２は、相対的に高電位
の電源用の電極、相対的に低電位の電源用の電極および
制御信号用の電極として使用されている。また、バンプ
電極１ＢＢ１のうち、インターポーザ基板１Ｂｉの角部
近傍のバンプ電極１ＢＢ１を、半導体チップ１の回路と
は電気的に接続されないダミー電極としても良い。
【００２３】ところで、本実施の形態１においては、イ
ンターポーザ基板１Ｂｉの裏面のバンプ電極１ＢＢのう
ち、最外周に配置されたバンプ電極１ＢＢ１の平面寸法
が、その内側に配置されたバンプ電極１ＢＢ２の平面寸
法よりも相対的に大きくなっている。ただし、バンプ電
極１ＢＢ１の平面寸法は、ただ単に相対的に大きくなっ
ているのではなく、その縦横の平面寸法において、イン
ターポーザ基板１Ｂｉの辺に交差する方向（バンプ電極
１ＢＢ１が隣接する方向に対して交差する方向：長手方
向）の平面寸法の方が、インターポーザ基板１Ｂｉの辺
に平行な方向（バンプ電極１ＢＢ１が隣接する方向：幅
方向）の平面寸法よりも大きくなるようになっている。
【００２４】すなわち、インターポーザ基板１Ｂｉの裏
面の最外周のバンプ電極１ＢＢ１部分は、曲げや衝撃等
によって最も大きな変形等の応力が加わる位置であり、
接合強度の向上が必要である。しかし、その接合強度を
向上させるために、ただ単にその最外周のバンプ電極１
ＢＢ１を平面寸法を均等に大きくしてしまう（すなわ
ち、直径を相対的に大径とする）と、最外周のバンプ電
極１ＢＢ１の隣接間隔をも大きくしなければならず、半
導体装置１の面積が大幅に増大してしまう。これは、上
述のようにインターポーザ基板１Ｂｉの裏面の最外周に
可能な限り多くの高周波信号用のバンプ電極１ＢＢ１を
配置しなければならない場合に特に問題となる。
【００２５】そこで、本実施の形態１においては、バン
プ電極１ＢＢにおいて、インターポーザ基板１Ｂｉの辺
に交差する方向の平面寸法（長手方向寸法）を、インタ
ーポーザ基板１Ｂｉの辺に平行な方向の平面寸法（幅方
向寸法）よりも大きくすることにより、バンプ電極１Ｂ
Ｂの隣接間隔を狭くしたまま、バンプ電極１ＢＢの接触
面積（配線基板２に対する接触面積）を増大させること
ができる。このため、半導体装置１の平面寸法の増大を
招くことなく（小型のまま）、半導体装置１と配線基板
２との接合強度を向上させることができ、曲げや衝撃等
による不良や破壊の発生率を低減させることが可能とな
っている。特に、携帯電話等においては、押しボタンの
裏側にＣＳＰを配置した場合、配線基板の曲げ試験に強
いことが有利である。本実施の形態１においては、その
曲げ試験等にも強いので、携帯電話等の電子装置の歩留
まりおよび信頼性を向上させることが可能となる。
【００２６】ただし、インターポーザ基板１Ｂｉの裏面
の最外周のバンプ電極１ＢＢ１であっても、インターポ
ーザ基板１Ｂｉの裏面の角部近傍に配置されたバンプ電
極１ＢＢ１は、他のバンプ電極１ＢＢ１よりも大きく、
かつ、縦横の寸法比が同じになっている（第２の外部端
子）。これは、そのようにしてもバンプ電極１ＢＢ１の
隣接間隔の増大を招かないし、また、インターポーザ基
板１Ｂｉの中央からの距離が最も遠くなる位置でもあり
接触面積を増大させてバンプ電極１ＢＢ１の接合強度を
向上させた方が好ましいからである。また、バンプ電極
１ＢＢ２は、例えば平面円形状に形成されている。
【００２７】特に限定されないが、インターポーザ基板
１Ｂｉの平面寸法は、例えば５×５ｍｍ程度である。上
記バンプ電極１ＢＢ１の隣接間隔（互いに隣接するバン
プ電極１ＢＢ１の中心から中心までの距離をいい、ピッ
チともいう）は、例えば０．５ｍｍ程度である。また、
上記バンプ電極１ＢＢ２の隣接間隔（互いに隣接するバ
ンプ電極１ＢＢ２の中心から中心までの距離をいい、ピ
ッチともいう）は、例えば０．５ｍｍ程度である。ま
た、バンプ電極１ＢＢ１，１ＢＢ２の高さは、例えば
０．１〜０．１５ｍｍ程度である。上記角部近傍以外の
バンプ電極１ＢＢ１の平面寸法のうち、長手方向の寸法
Ｌは、例えば０．４５〜０．６ｍｍ程度、幅方向の寸法
Ｗは、例えば０．３ｍｍ程度である。また、上記角部近
傍のバンプ電極１ＢＢ１の平面寸法（寸法Ｌ×寸法Ｗ）
は、例えば０．４５×０．４５ｍｍ程度である。また、
バンプ電極１ＢＢ２の直径は、例えば０．３ｍｍ程度で
ある。
【００２８】（実施の形態２）図４は本発明の他の実施
の形態である半導体装置の断面図、図５は図４の半導体
装置を構成するインターポーザ基板１Ｂｉの裏面の平面
図である。なお、図５の破線は前記実施の形態１の図２
で説明したのと同じものを意味している。
【００２９】本実施の形態２においては、図４および図
５に示すように、インターポーザ基板１Ｂｉの裏面のバ
ンプ電極１ＢＢが２重列で配置されており、そのうちの
内側のバンプ電極（第１の外部端子）１ＢＢ３も、バン
プ電極１ＢＢ１と同様に、インターポーザ基板１Ｂｉの
辺に交差する方向の寸法が、インターポーザ基板１Ｂｉ
の辺に平行な方向の寸法よりも長くなっている。これに
より、インターポーザ基板１Ｂｉの平面寸法の増大を招
くことなく、バンプ電極１ＢＢの接合強度を前記実施の
形態１の場合よりも向上させることが可能となる。な
お、特に限定されないが、インターポーザ基板１Ｂｉの
平面寸法は、例えば６×６ｍｍ程度である。バンプ電極
１ＢＢの数は、例えば６４個である。また、バンプ電極
１ＢＢ３の個々の平面寸法は、例えばバンプ電極１ＢＢ
１の平面寸法と同じである。
【００３０】（実施の形態３）図６は本発明の他の実施
の形態である半導体装置の断面図、図７は図６の半導体
装置を構成するインターポーザ基板１Ｂｉの裏面の平面
図である。
【００３１】本実施の形態３においては、図６および図
７に示すように、インターポーザ基板１Ｂｉの裏面のバ
ンプ電極１ＢＢが２重列で配置されており、そのうちの
外側のバンプ電極１ＢＢ１は、前記実施の形態１，２と
同様に、インターポーザ基板１Ｂｉの辺に交差する方向
の寸法が、インターポーザ基板１Ｂｉの辺に平行な方向
の寸法よりも長く、内側のバンプ電極１ＢＢ２は、平面
円形状の通常の形状に形成されている。なお、特に限定
されないが、インターポーザ基板１Ｂｉの平面寸法は、
例えば５×５ｍｍ程度である。バンプ電極１ＢＢの数
は、例えば４８個である。また、バンプ電極１ＢＢ１，
１ＢＢ２の個々の平面寸法は、前記実施の形態１と同じ
である。
【００３２】（実施の形態４）本実施の形態４の半導体
装置は、前記実施の形態１〜３の半導体装置と同じＣＳ
Ｐ型の半導体装置である。特に、前記実施の形態２で説
明した半導体装置構造とほぼ同じである。異なるのは、
半導体装置の電源強化に関する構造である。なお、特に
明記しない場合、前記実施の形態１〜３と同一の構成部
の寸法は、前記実施の形態１〜３で説明したのと同じで
ある。
【００３３】まず、その電源強化構造について説明す
る。図８および図９は、それぞれ本実施の形態４の半導
体装置１の主面および裏面。なお、図９の破線は、前記
実施の形態１，２の図２、図５で説明した破線と同じも
のを意味している。
【００３４】本実施の形態４においては、半導体装置１
の裏面（半導体装置１の実装面であって、配線基板２と
対向する面を示している）、すなわち、インターポーザ
基板１Ｂｉの裏面の中央（複数のバンプ電極１ＢＢ３に
平面的に取り囲まれた領域）に、例えば２個のバンプ電
極（第３の外部端子）１ＢＢ４が互いに平行に配置され
ている。このバンプ電極１ＢＢ４は、例えば半導体装置
１に対して外部から相対的に高電位側の電源電位（例え
ば１．８Ｖ〜３．３Ｖ）または相対的に低電位側の電源
電位（一般にはＧＮＤ電位または接地電位ともいい、例
えば０Ｖ）を供給するための電極である。ここでは、バ
ンプ電極１ＢＢ４の面積が、他のバンプ電極１ＢＢ１，
１ＢＢ３の面積よりも大きくなるように形成されてい
る。すなわち、バンプ電極１ＢＢ４の幅方向の寸法は、
他のバンプ電極１ＢＢ１，１ＢＢ３の幅方向の寸法と同
じだが、バンプ電極１ＢＢ４の長手方向の寸法は、他の
バンプ電極１ＢＢ１，１ＢＢ３の長手方向の寸法よりも
長く、破線で示すように、例えば通常の前記バンプ電極
１ＢＢ２を隣接間隔（ピッチ）を確保した状態で３個配
置できる程度の寸法で形成されている。これにより、低
電位または高電位の電源配線のインピーダンスを下げる
ことができるので、上記高電位または低電位側の電源電
圧を半導体装置１に対して安定して供給することが可能
となる。また、上記のようにバンプ電極１ＢＢ４の幅方
向の寸法は、他のバンプ電極１ＢＢ１，１ＢＢ３の幅方
向の寸法と同じなので、バンプ電極１ＢＢ４を設けたか
らといって半導体装置１の平面サイズが大幅に増大する
こともない。したがって、半導体装置１のサイズの大型
化を招くことなく、半導体装置１の電源強化が可能とな
る。なお、バンプ電極１ＢＢ４の高さは、前記バンプ電
極１ＢＢ１〜１ＢＢ３の高さと同じである。
【００３５】ただし、本実施の形態４においては、上記
のようにバンプ電極１ＢＢ１，１ＢＢ３の面積が通常の
平面円形状のバンプ電極の面積よりも大きいので、以上
のような構造に代えて又は組み合わせて、上記高電位ま
たは低電位の電源用のバンプ電極を、バンプ電極１ＢＢ
１，１ＢＢ３のどれかに割り当てて、インターポーザ基
板１Ｂｉの裏面内に分散配置することでも充分に電源強
化が可能である。
【００３６】次に、本実施の形態４の半導体装置１の構
成を詳細に説明するとともに、前記実施の形態１〜３と
同一の構成部についてもさらに詳細な説明を補足する。
ここでは、図１０を中心に、図１１〜図１６を用いて説
明する。なお、図１０は、半導体装置１を配線基板２に
実装した際における図８および図９のＡ−Ａ線に相当す
る部分の断面図を示している。
【００３７】まず、半導体チップ１Ｃについて説明す
る。図１０に示すように、半導体チップ１Ｃは、前記実
施の形態１〜３と同様に、バンプ電極１ＢＡを介してイ
ンターポーザ基板１Ｂｉの主面上に搭載されている。こ
のバンプ電極１ＢＡの半田部分は、半導体チップ１Ｃの
下地金属膜３に直接接触した状態で接合されている。
【００３８】図１１（ａ），（ｂ）は、それぞれ半導体
チップ１Ｃの主面の下地金属膜３の配置および断面を示
している。下地金属膜３は、平面的には図１１（ａ）に
示すように、半導体チップ１の主面の外周近傍にその外
周に沿って所定の間隔をおいて複数配置されている。た
だし、下地金属膜３の配置は、これに限定されるもので
はなく種々変更可能であり、例えば半導体チップ１の主
面全面に互いに所定の間隔をおいて敷き詰めるように複
数配置される場合もある。各下地金属膜３は、例えば平
面円形状に形成されており、その直径は、例えば５０μ
ｍ程度である。
【００３９】また、下地金属膜３は、断面的には図１１
（ｂ）に示すように、半導体チップ１Ｃの表面保護膜４
上に形成されている。下地金属膜３の構成材料は、特に
限定されるものではないが、例えばクロム（Ｃｒ）膜、
銅（Ｃｕ）膜およびニッケル（Ｎｉ）膜が図１１（ｂ）
の下層から順に堆積されてなる。すなわち、下地金属膜
３のニッケル膜側にバンプ電極１ＢＡの半田部分が接合
される。
【００４０】表面保護膜４は、例えば酸化シリコン（Ｓ
ｉＯ2）膜の単体膜、酸化シリコン膜上に窒化シリコン
膜（Ｓｉ3Ｎ4）が積み重ねられてなる積層膜または酸化
シリコン膜上に窒化シリコン膜を介してポリイミド樹脂
膜が積み重ねられてなる積層膜からなる。表面保護膜４
の一部には、開口部５が形成されており、そこからパッ
ド６ＢＰが露出されている。下地金属膜３は、その開口
部５を通じてパッド６ＢＰと電気的に接続されている。
【００４１】このパッド６ＢＰは、半導体チップ１Ｃの
最上の配線層における配線６と一体的にパターン形成さ
れている。パッド６ＢＰおよび配線６は、例えばアルミ
ニウムまたはアルミニウム合金からなり、前記高周波ア
ナログ信号回路用の所定の素子（例えばＭＯＳ・ＦＥＴ
（Metal Oxide Semiconductor）、ダイオード、バイポ
ーラトランジスタ、抵抗またはキャパシタ等）と電気的
に接続されている。これら所定の素子は、半導体基板１
Ｃｓの主面に形成されている。半導体基板１Ｃｓは、半
導体チップ１Ｃの主要構成部であり、例えばシリコン単
結晶からなる。
【００４２】次に、インターポーザ基板１Ｂｉについて
説明する。図１０に示すように、インターポーザ基板１
Ｂｉの主面および裏面には、ランド７ａ，７ｂが形成さ
れている。このランド７ａ，７ｂは、インターポーザ基
板１Ｂｉの配線の一部を形成するものである。主面のラ
ンド７ａには、上記半導体チップ１Ｃのバンプ電極１Ｂ
Ａの半田部分が直接接触した状態で接合されている。ま
た、裏面のランド（複数の外部端子）７ｂには、バンプ
電極１ＢＢの半田部分が直接接触した状態で接合されて
いる。
【００４３】図１２（ａ）は、インターポーザ基板１Ｂ
ｉの主面（半導体チップ１Ｃが実装されるチップ実装
面）のランド７ａの配置を示し、同図（ｂ）は、インタ
ーポーザ基板１Ｂｉの裏面（半導体装置１の実装面であ
って、配線基板２と対向する面）のランド７ｂの配置を
示している。
【００４４】図１２（ａ）に示すように、インターポー
ザ基板１Ｂｉの主面には、前記したランド７ａが、半導
体チップ１Ｃのバンプ電極１ＢＡに対応するように複数
規則的に並んで配置されている。各ランド７ａの平面形
状は、例えば円形状に形成されており、その直径は、例
えば５０μｍ程度である。なお、図１２（ａ）の破線は
インターポーザ基板１Ｂｉ上に実装された半導体チップ
１Ｃの外形を示している。
【００４５】また、図１２（ｂ）に示すように、インタ
ーポーザ基板１Ｂｉの裏面には、前記したランド（複数
の外部端子）７ｂ（７ｂ１，７ｂ３，７ｂ４）が、上記
バンプ電極（複数の外部端子）１ＢＢ１，１ＢＢ３，１
ＢＢ４の配置と同様に配置されている。各ランド７ｂ
（７ｂ１，７ｂ３，７ｂ４）は、インターポーザ基板１
Ｂｉの配線の一部を形成するものであり、かつ、外部端
子を形成するものでもある。このランド７ｂ（７ｂ１，
７ｂ３，７ｂ４）には、それぞれ前記したバンプ電極１
ＢＢ１，１ＢＢ３，１ＢＢ４の半田部分が直接接触した
状態で接合されている。なお、一般的にバンプ電極１Ｂ
Ｂ１，１ＢＢ３，１ＢＢ４の平面形状は、ランド７ｂ
（７ｂ１、７ｂ３，７ｂ４）の平面形状によって形成さ
れる。
【００４６】複数のランド７ｂ１，７ｂ３のうち、角部
に位置するものの平面形状は、例えば角が丸く面取りさ
れた略正方形状に形成されている（第２の外部端子）。
そのランド７ｂ１，７ｂ３の各々の平面寸法は、角部に
位置する上記バンプ電極１ＢＢ１，１ＢＢ３の平面寸法
と基本的に等しく、例えば０．４５〜０．６×０．４５
〜０．６ｍｍ程度である。
【００４７】また、複数のランド７ｂ１，７ｂ３のう
ち、インターポーザ基板１Ｂｉの辺に沿って配置される
ものの平面形状は、インターポーザ基板１Ｂｉの辺に交
差する方向の寸法が、その辺に沿う方向の寸法よりも長
く形成され、例えば角部が丸く面取された略長方形状に
形成されている（第１の外部端子）。そのランド７ｂ
１，７ｂ３の各々の平面寸法は、インターポーザ基板１
Ｂｉの辺に沿って配置された上記バンプ電極１ＢＢ１，
１ＢＢ３の平面寸法と基本的に等しく、例えば０．４５
〜０．６×０．３ｍｍ程度である。
【００４８】また、インターポーザ基板１Ｂｉの中央の
ランド７ｂ４の平面形状は、例えば角部が丸く面取され
た略長方形状に形成されている（第３の外部端子）。こ
のランド７ｂ４の長手方向の寸法は、上記略長方形状の
ランド７ｂ１，７ｂ３の長手方向の寸法よりも長く、ま
た、インターポーザ基板１Ｂｉの中央に配置された上記
バンプ電極１ＢＢ４の平面寸法と基本的に等しく、例え
ば１．３×０．３ｍｍ程度である。
【００４９】本実施の形態４においては、中央の各ラン
ド７ｂ４の平面形状、すなわち、バンプ電極１ＢＢ４の
平面形状を、例えば次のように定義できる。すなわち、
ランド７ｂ４の長手方向の寸法Ｌ２と幅方向の寸法Ｗ２
との差の絶対値は、ランド７ｂ１の隣接間隔（互い隣接
するランド７ｂ１の中心から中心までの距離、ピッチ）
Ｐよりも大きい（｜Ｌ２−Ｗ２｜＞Ｐ）。このランド７
ｂ４の平面寸法（Ｌ２×Ｗ２）は、例えば１．３μｍ×
０．３μｍ程度である。
【００５０】図１３は、インターポーザ基板１Ｂｉの裏
面の要部拡大平面図を示している。同図中の破線は図９
で説明した破線と同じものを意味している。また、ビア
（接続部）８ａは、後述するようにランド７ｂとインタ
ーポーザ基板１Ｂｉ中の内部配線とを電気的に接続する
接続部であり、例えば平面円形状に形成され、ランド７
ｂ内に収まる程度の直径ｄで形成されている。なお、こ
のビア８ａは、ランド７ｂを貫通するものではないので
ランド７ｂの表面に露出されるものではないが、図１３
においては説明上、実線で示している。
【００５１】本実施の形態４においては、ランド７ｂ
１，７ｂ３の平面形状、すなわち、バンプ電極１ＢＢ
１，１ＢＢ３の平面形状を、例えば次のように定義でき
る。すなわち、ランド７ｂ１，７ｂ３の長手方向の寸法
Ｌと幅方向の寸法Ｗとの差の絶対値は、ビア８ａの直径
ｄよりも大きい（｜Ｌ−Ｗ｜＞ｄ）。なお、ランド７ｂ
（７ｂ１，７ｂ３，７ｂ４）の角部の曲率半径Ｒは、例
えば０．１５μｍ程度である。
【００５２】図１４は、インターポーザ基板１Ｂｉの要
部断面図を示している。インターポーザ基板１Ｂｉは、
例えば５層配線構造を有している。ただし、５層配線層
に限定されるものではなく種々変更可能である。インタ
ーポーザ基板１Ｂｉの基体９は、例えばセラミック、ガ
ラスエポキシ樹脂またはポリイミド樹脂等のような絶縁
層９ａ〜９ｄが積み重ねられて形成されている。インタ
ーポーザ基板１Ｂｉの基体９をセラミックで構成した場
合は、熱伝導性が高いので放熱性を向上させることがで
きる。さらに、半導体チップ１Ｃとの熱膨張係数差を小
さくできるので、熱応力に起因するバンプ電極１ＢＡの
変形、破壊を抑制または防止できる。
【００５３】インターポーザ基板１Ｂｉの主面および裏
面、すなわち、基体９の主面および裏面には、上記した
ように複数のランド７ａ，７ｂが形成されている。ま
た、インターポーザ基板１Ｂｉの内部、すなわち、基体
９の絶縁層９ａ〜９ｄの層間には、内部配線１０が形成
されている。さらに、その基体９の絶縁層９ａ〜９ｄに
はビア８ａ〜８ｄが形成されている。ビア８ａ〜８ｄ
は、異層配線間を電気的に接続する配線部材であり、絶
縁層９ａ〜９ｄに穿孔された孔内に導体膜が埋め込まれ
ることで形成されている。すなわち、ランド７ａ，７ｂ
は、それぞれビア８ｄ，８ａを通じて内部配線１０と電
気的に接続されている。また、異なる配線層の内部配線
１０はビア８ｂ，８ｃを通じて互いに電気的に接続され
ている。
【００５４】インターポーザ基板１Ｂｉの配線（すなわ
ち、ランド７ａ，７ｂ、ビア８ａ〜８ｄおよび内部配線
１０）の主要材料としては、上記基体９の構成材料がセ
ラミックの場合、例えばタングステン等のような高融点
金属を使用することができる。ランド７ａ，７ｂにおい
ては、その主要材料のタングステンの表面に、例えばニ
ッケルおよび金の各々のメッキが施されている。また、
基体９がガラスエポキシ樹脂やポリイミド樹脂等のよう
な樹脂材料の場合は、配線（すなわち、ランド７ａ，７
ｂ、ビア８ａ〜８ｄおよび内部配線１０）の主要材料と
して、例えば銅（Ｃｕ）等のような低抵抗材料を使用す
ることができる。
【００５５】次に、配線基板２について説明する。図１
０に示したように、半導体装置１は、前記実施の形態１
〜３と同様に、バンプ電極１ＢＢ（１ＢＢ１，１ＢＢ
３，１ＢＢ４）を介して配線基板２の主面上に搭載され
る。このバンプ電極１ＢＢの半田部分は、配線基板２の
主面のランド１１ａに直接接触した状態で接合されてい
る。ランド１１ａ１，１１ａ３，１１ａ４には、それぞ
れバンプ電極１ＢＢ１，１ＢＢ３，１ＢＢ４が接合され
る。
【００５６】図１５は、配線基板２の主面の要部平面図
を示している。配線基板２のランド１ａ（１１ａ１，１
１ａ３，１１ａ４）は、インターポーザ基板１Ｂｉのバ
ンプ電極１ＢＢ（１ＢＢ１，１ＢＢ３，１ＢＢ４）、す
なわち、ランド７ｂ（７ｂ１，７ｂ３，７ｂ４）にそれ
ぞれ対応するように配置されている。ランド１１ａ（１
１ａ１，１１ａ３，１１ａ４）の平面形状、平面寸法お
よび隣接間隔（ピッチ）は、それぞれに対応するインタ
ーポーザ基板１Ｂｉのバンプ電極１ＢＢ（１ＢＢ１，１
ＢＢ３，１ＢＢ４）、すなわち、ランド７ｂ（７ｂ１，
７ｂ３，７ｂ４）の平面形状、平面寸法および隣接間隔
（ピッチ）と基本的に同じである。すなわち、配線基板
２のランド１１ａも平面の縦横寸法が異なるように形成
されている。これにより、バンプ電極１ＢＢとランド１
１ａとの接合面積を増やすことができるので、配線基板
２上に実装された半導体装置１の接合強度を向上させる
ことが可能となっている。なお、各ランド１１ａ（１１
ａ１，１１ａ３，１１ａ４）の角は丸く面取りされてい
る（ラウンドテーパ）。
【００５７】このランド１１ａ１は、半導体装置１の実
装領域の外周近傍にその外周に沿って複数並んで配置さ
れている。このランド１１ａ１は、配線１２ａと一体的
に形成されており、半導体装置１の実装領域の外方に引
き出されている。ただし、ランド１１ａ１のうち、角部
に配置されたランド（インターポーザ基板１Ｂｉの上記
角部のバンプ電極１ＢＢ１が接合されるランド）１１ａ
１は、配線１２ａとは接続されておらず、例えば平面略
正方形状に形成された孤立パターンとなっている。
【００５８】また、ランド１１ａ３は、半導体装置１の
実装領域において上記ランド１１ａ１の一群に取り囲ま
れる領域に、ランド１１ａ１の隣接配置方向に沿って複
数並んで配置されている。ランド１１ａ３は、配線１２
ｂと一体的に形成されており、その配線１２ｂを通じて
スルーホール１３と電気的に接続されている。なお、こ
こでは、配線１２ａ，１２ｂの端部にランド１１ａ１，
１１ａ３が形成されている場合が例示されているが、こ
れに限定されるものではなく、例えば配線１２ａ，１２
ｂの途中位置にランド１１ａ１，１１ａ３が形成される
場合もある。
【００５９】図１６は、このような配線基板２の要部断
面図を示している。なお、図１６中の破線はインターポ
ーザ基板１Ｂｉの実装状態を示している。また、ここで
は、両面実装型の配線基板２を例示しているが、片面実
装型の配線基板２を使用することもできる。
【００６０】配線基板２は、例えば５層配線構造を有し
ている。ただし、５層配線構造に限定されるものではな
く種々変更可能である。配線基板２の基体１４は、例え
ばガラスエポキシ樹脂等のような絶縁層１４ａ〜１４ｄ
が積み重ねられて形成されている。この配線基板２の主
面および裏面、すなわち、基体１４の主面および裏面に
は、ランド１１ａ，１１ｂが形成されている。また、配
線基板２の内部、すなわち、基体１４の絶縁層１４ａ〜
１４ｄの層間には、内部配線１５が形成されている。さ
らに、その基体１４の絶縁層１４ａ〜１４ｄにはスルー
ホール１３が形成されている。スルーホール１３は、異
層配線間を電気的に接続する配線部材であり、絶縁層１
４ａ〜１４ｄに穿孔された孔内に導体膜が形成されてな
る。ここでは、配線基板２の主面から裏面までを貫通す
るようなスルーホール１３が例示されているが、他の部
分には内部配線１５間やランド１１ａ，１１ｂと内部配
線１５との間を接続するようなスルーホールも形成され
ている。このような配線基板２の配線（ランド１１ａ，
１１ｂ、スルーホール１３、配線１２ａ，１２ｂ等）
は、例えば銅からなる。なお、配線基板２の主面および
裏面には、ソルダレジスト膜１６が形成されている。こ
のソルダレジスト膜１６の一部には開口部１７が形成さ
れており、そこからランド１１ａ，１１ｂの一部が露出
されている。ランド１１ａにおいて、開口部１７から露
出される部分にバンプ電極１ＢＢが接合される。
【００６１】このような本実施の形態４によれば、前記
実施の形態１〜３で得られた効果の他に、以下の効果を
得ることが可能となる。すなわち、電源用のバンプ電極
１ＢＢ４の平面形状を角丸の長方形状としたことによ
り、半導体装置１の電源を強化することが可能となる。
また、上記のようにバンプ電極１ＢＢ４の幅方向の寸法
を、他のバンプ電極１ＢＢ１，１ＢＢ３の幅方向の寸法
と同一としたことにより、半導体装置１の大型化を招く
ことなく、半導体装置１の電源強化が可能となる。
【００６２】（実施の形態５）本実施の形態５は、半導
体チップのバンプ電極の平面形状が前記実施の形態１〜
４と異なる。それ以外は、前記実施の形態１〜４と同じ
である。
【００６３】図１７は、本実施の形態５の半導体装置１
を配線基板２に実装した際の図８および図９のＡ−Ａ線
に相当する部分の断面図である。また、図１８（ａ）
は、図１７の半導体チップ１Ｃの主面（実装面）の平面
図、（ｂ）はその半導体チップ１Ｃのバンプ電極１ＢＡ
（下地金属膜３）を抜き出して示した平面図、（ｃ）お
よび（ｄ）はそれぞれ（ａ）のＡ−Ａ線およびＢ−Ｂ線
の断面図である。
【００６４】本実施の形態５において、半導体チップ１
Ｃのバンプ電極１ＢＡ（下地金属膜３）は、半導体チッ
プ１Ｃの辺に交差する方向の寸法が半導体チップ１Ｃの
辺に沿う方向の寸法よりも長くなるようにパターン形成
されている。ここでは、バンプ電極１ＢＡの平面形状
を、例えば次のように定義することができる。すなわ
ち、バンプ電極１ＢＡ（下地金属膜３）の長手方向の寸
法Ｌ３と幅方向の寸法Ｗ３との差の絶対値は、インター
ポーザ基板１Ｂｉのバンプ電極１ＢＢ１，１ＢＢ３（ラ
ンド７ｂ１，７ｂ３）の長手方向の寸法Ｌと幅方向の寸
法Ｗとの差の絶対値よりも小さい（｜Ｌ３−Ｗ３｜＜｜
Ｌ−Ｗ｜）。なお、バンプ電極１ＢＡ（下地金属膜３）
の長手方向の寸法Ｌ３は、例えば５０μｍ程度、幅方向
の寸法Ｗ３は、例えば１００μｍ程度である。また、互
いに隣接するバンプ電極１ＢＡ（下地金属膜３）の中心
から中心までの距離は、例え１５０μｍ程度である。
【００６５】また、図１９は、本実施の形態５の場合に
おけるインターポーザ基板１Ｂｉの主面（半導体チップ
１Ｃの実装面）の平面図を示している。なお、図１９の
破線は半導体チップ１Ｃの外形を示している。
【００６６】本実施の形態５においては、上記のように
半導体チップ１Ｃのバンプ電極１ＢＡ（下地金属膜３）
の平面形状を変えたので、それに応じてインターポーザ
基板１Ｂｉの主面のランド７ａの平面形状も変えてあ
る。すなわち、インターポーザ基板１Ｂｉのランド７ａ
の平面形状は、半導体チップ１Ｃの辺に交差する方向の
寸法が、半導体チップ１Ｃの辺に沿う方向の寸法よりも
長くなるようにパターン形成されている。なお、ランド
７ａの平面形状、平面寸法および隣接間隔（ピッチ）
は、バンプ電極１ＢＡのそれとほぼ同じになっている。
【００６７】このような本実施の形態５においても、前
記実施の形態１〜４と同様の効果を得ることが可能とな
る。
【００６８】（実施の形態６）本実施の形態６の半導体
装置は、同一のインターポーザ基板上に半導体チップ
と、それ以外の他の素子とが搭載されて、全体として所
定の回路機能が構成されている。なお、特に明記しない
場合、前記実施の形態１〜５と同一の構成部の寸法は、
前記実施の形態１〜５で説明したのと同じである。
【００６９】図２０および図２１は、それぞれ本実施の
形態６の半導体装置１の主面および裏面を示している。
また、図２２は、その半導体装置１を配線基板２に実装
した際の図２０および図２１のＡ−Ａ線に相当する部分
の断面図を示している。なお、前記したように、図２１
においてもビア８ａはランド７ｂを貫通するものではな
いのでランド７ｂの表面に露出されるものではないが、
ここでは説明上、実線で示してある。
【００７０】本実施の形態６においては、インターポー
ザ基板１Ｂｉの主面に、例えば抵抗、コンデンサおよび
コイル等のような受動素子１８が面実装されている。イ
ンターポーザ基板１Ｂｉの平面寸法は、前記実施の形態
１〜５の場合よりも若干大きく、例えば８×８ｍｍ程度
である。また、インターポーザ基板１Ｂｉの裏面のバン
プ電極１ＢＢ（１ＢＢ１，１ＢＢ３）、すなわち、ラン
ド７ｂ（７ｂ１，７ｂ３）の長手方向の寸法も、前記実
施の形態１〜５の場合よりも大きく、例えば０．４５〜
０．８μｍ程度である。この長手方向の寸法の最大値
は、例えば通常の円形状の前記バンプ電極１ＢＢ２がそ
の隣接間隔（前記ピッチ、例えば０．５ｍｍ程度）を確
保した状態で丁度２個配置可能な寸法となっている。す
なわち、バンプ電極１ＢＢ（１ＢＢ１，１ＢＢ３）、ラ
ンド７ｂ（７ｂ１，７ｂ３）は、通常の円形のバンプ電
極（ランド）の配置に合うように配置されている。これ
により、ランド７ｂ（７ｂ１，７ｂ３）の配置を容易に
することができるので、インターポーザ基板１Ｂｉの設
計上の容易性を向上させることが可能となっている。ま
た、バンプ電極１ＢＢ（１ＢＢ１，１ＢＢ３）、すなわ
ち、ランド７ｂ（７ｂ１，７ｂ３）のうち、角部に位置
する大型のものの平面寸法は、例えば０．８×０．８μ
ｍ程度である。
【００７１】また、本実施の形態６においては、バンプ
電極１ＢＢ（１ＢＢ１，１ＢＢ３）、すなわち、ランド
７ｂ（７ｂ１，７ｂ３）を角丸の長方形状にしたことに
より、前記ビア８ａの配置の自由度を向上させることが
できる。例えば図２１においては所定のビア８ａの平面
位置を、他のビア８ａに対してずらして配置することが
できる。これにより、インターポーザ基板１Ｂｉの信号
用の配線の引き回しの自由度を向上させることが可能と
なっている。
【００７２】このような構造とした理由を、図２１中の
ビア８ａ１を例にして説明する。例えばビア８ａ１を他
のビア８ａに対してずらさずに、他のビア８ａの一群が
配置される直線上に配置してしまうと、図２１に仮に示
す地点Ｓ１から地点Ｓ２の間にビア８ａ１が配置される
ことになる。このため、地点Ｓ１と地点Ｓ２とを配線に
よって結ぶには、そのビア８ａ１を避けて配線を曲折さ
せて配置しなければならない。このため、インターポー
ザ基板１Ｂｉの配線の配置が難しい。また、配線を曲折
させる分、配線長が長くなるし、また、配線の曲折部が
増えれば電界集中箇所が増えるので配線の電気的特性が
低下する。さらに、配線が折れ曲がるので配線の設計デ
ータ量が増える。したがって、インターポーザ基板１Ｂ
ｉの配線設計が難しい。
【００７３】これに対して、本実施の形態７において
は、図２３に示すように、ビア８ａ１を他のビア８ａに
対してずらして配置させることができるので、地点Ｓ１
から地点Ｓ２を斜め配線（内部配線１０ａ）によってほ
ぼ直線的に結ぶことができる。このため、内部配線１０
の配置が容易である。また、内部配線１０の曲折部を減
らせるので、配線長を短くでき、また、電界集中箇所を
減らすことができる結果、内部配線１０の電気的特性を
向上させることができる。さらに、内部配線１０の曲折
部を減らせるので、配線の設計データ量を低減させるこ
とができる。したがって、インターポーザ基板１Ｂｉの
配線設計の容易性を向上させることが可能となる。な
お、図２３においてもビア８ａはランド７ｂを貫通する
ものではないのでランド７ｂの表面に露出されるもので
はないが、説明上実線で示してある。また、このような
構造は、前記実施の形態１〜５にも適用できる。
【００７４】また、本実施の形態６においては、図２１
および図２３に示すように、インターポーザ基板１Ｂｉ
の裏面の最外周のバンプ電極１ＢＢ１（ランド７ｂ１）
のうち、角部に配置された大型のバンプ電極１ＢＢ１
（ランド７ｂ１）に複数のビア８ａ２が配置されてい
る。ここでは、例えば１個の大型のバンプ電極１ＢＢ１
（ランド７ｂ１）の四隅近傍に１個ずつ、すなわち、全
部で４個のビア８ａ２が配置されている場合が例示され
ている。この大型のバンプ電極１ＢＢ１（ランド７ｂ
１）は、半導体装置１の回路とは電気的に接続されてい
ない。したがって、本来は、ビア８ａ２を配置する必要
性はない。本実施の形態６において、ここにビア８ａ２
を配置しているのは、例えば次の理由からである。すな
わち、インターポーザ基板１Ｂｉの裏面の最外周角部の
バンプ電極１ＢＢ１（ランド７ｂ１）部分には最も大き
な応力が加わることから、その応力によって角部のラン
ド７ｂ１がインターポーザ基板１Ｂｉから剥離する場合
が考えられるので、本実施の形態６においては、その角
部のランド７ｂ１にビア８ａ２を配置することにより、
ランド７ｂ１がインターポーザ基板１Ｂｉから剥離する
のを抑制または防止しているのである。
【００７５】この角部のバンプ電極１ＢＢ１（ランド７
ｂ１）およびビア８ａ２部分の断面図を図２４に示す。
このビア８ａ２の構成は、通常のビア８ａ（配線として
機能しているビア）と同様に、例えばタングステン等の
ような導体膜が埋め込まれて形成されている。このビア
８ａ２内の導体膜はランド７ｂ１と接合されている。こ
こでは、ビア８ａ２内の導体膜とランド７ｂ１の導体膜
とを同一材料（例えばタングステン）によって構成する
ことにより、ビア８ａ２とランド７ｂとをしっかりと接
合させることができる。その結果、インターポーザ基板
１Ｂｉに対する角部のランド７ｂ１の接合強度を向上さ
せることが可能となっている。なお、ビア８ａ２の個数
は４個に限定されるものではなく種々変更可能である。
この構造は、前記実施の形態１〜５にも適用できる。
【００７６】（実施の形態７）本実施の形態７において
は、インターポーザ基板裏面のバンプ電極（ランド）の
うち、所定のバンプ電極（ランド）の長手方向寸法を他
のバンプ電極（ランド）の長手方向寸法よりもさらに長
くしている。また、本実施の形態７においては、インタ
ーポーザ基板裏面のバンプ電極（ランド）のうち、半導
体装置の回路と電気的に接続される所定のバンプ電極
（ランド）に複数のビアを配置している。それ以外は、
前記実施の形態６と同じである。
【００７７】図２５は、本実施の形態７の半導体装置１
のインターポーザ基板１Ｂｉの裏面の一例を示してい
る。なお、図２５においてもビア８ａはランド７ｂを貫
通するものではないのでランド７ｂの表面に露出される
ものではないが、説明上実線で示してある。
【００７８】ここでは、例えば内側に配置されたバンプ
電極１ＢＢ３（ランド７ｂ３）の１つが、他のバンプ電
極１ＢＢ３（ランド７ｂ３）よりも長く形成されてい
る。そして、そのバンプ電極１ＢＢ３（ランド７ｂ３）
に対しては、複数（ここでは、例えば３個）のビア８ａ
が配置されている場合が例示されている。
【００７９】また、最外周のバンプ電極１ＢＢ１（ラン
ド７ｂ１）のうち、所定のバンプ電極１ＢＢ１（ランド
７ｂ１）には、複数（ここでは、例えば２個）のビア８
ａが配置されている場合が例示されている。このバンプ
電極１ＢＢ１（ランド７ｂ１）は、その平面寸法自体は
他のものと変わらない。
【００８０】このように複数のビア８ａが配置されたバ
ンプ電極１ＢＢ１，１ＢＢ３（ランド７ｂ１，７ｂ３）
は、半導体装置１に対して前記低電位の電源電圧または
高電位の電源電圧を供給するための電極とされている。
このように、本実施の形態７においては、電源用の１つ
のバンプ電極１ＢＢ１，１ＢＢ３（ランド７ｂ１，７ｂ
３）に対して複数のビア８ａを配置することにより、半
導体装置１の電源配線のインピーダンスを下げることが
できるので、半導体装置１に対して安定した電位を供給
することが可能となっている。なお、このような構造
は、前記実施の形態１〜６にも適用できる。特に、実施
の形態４の電源用のバンプ電極１ＢＢ４（ランド７ｂ
４）に適用できる。
【００８１】また、本実施の形態７においては、信号用
のバンプ電極１ＢＢ１，１ＢＢ３（ランド７ｂ１，７ｂ
３）に対して、ビア８ａが１個配置されている。これに
より、信号配線のインピーダンス設計を容易にすること
が可能となっている。
【００８２】（実施の形態８）本実施の形態８の半導体
装置は、例えばＬＧＡ(Land Grid Array)型の半導体装
置である。図２６（ａ），（ｂ）は、それぞれ本実施の
形態８の半導体装置１のインターポーザ基板１Ｂｉの裏
面および（ａ）のＡ−Ａ線の断面図を示している。な
お、図２６（ａ）の破線は図９で説明した破線と同じも
のを意味している。
【００８３】本実施の形態８においては、前記実施の形
態６と同様、図２６（ｂ）に示すように、インターポー
ザ基板１Ｂｉの主面上に半導体チップ１Ｃおよび複数の
受動素子１８が実装されて全体として所定の回路機能が
構成されている。なお、半導体チップ１Ｃのバンプ電極
１ＢＡ部分およびその周辺の構造は、前記実施の形態４
〜７と同じなので図２６（ｂ）では省略して示してい
る。
【００８４】また、本実施の形態８の半導体装置１にお
いてインターポーザ基板１Ｂｉの裏面のランド（複数の
外部端子）７ｂ（７ｂ１，７ｂ２）の配置および平面形
状は、前記実施の形態１とほぼ同じである。実施の形態
１と異なるのは、最外周のランド（第１の外部端子）７
ｂ１の長手方向の寸法が、図２６の破線で示すように、
通常の円形のランドがその隣接間隔（前記ピッチ、例え
ば０．５ｍｍ程度）を含めて丁度２個配置可能な長さに
設定されていることである。すなわち、ランド７ｂ１
は、通常の円形のバンプ電極（ランド）の配置に合うよ
うに配置されている。これにより、前記実施の形態６と
同様に、ランド７ｂ（７ｂ１，７ｂ２）の配置を容易に
することができるので、インターポーザ基板１Ｂｉの設
計を容易にすることが可能となる。なお、本実施の形態
８の構造は、前記実施の形態１〜７に適用することも可
能である。
【００８５】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態１〜８に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００８６】例えば前記実施の形態１〜８においては、
インターポーザ基板の外周辺近傍のバンプ電極は全て縦
横の寸法を変えた場合について説明したが、これに限定
されるものではなく、例えばその外周近傍のバンプ電極
のうちの所定個を通常の円形状のバンプ電極としても良
い。
【００８７】また、前記実施の形態４においては、イン
ターポーザ基板の裏面中央の角丸の長方形状のバンプ電
極（ランド）を電源電圧供給用のバンプ電極（ランド）
とした場合について説明したが、これに限定されるもの
ではなく、例えば半導体装置の回路とは接続されないダ
ミーの外部端子としても良い。
【００８８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話または携帯型のコンピュータ用の半導体装置に適用し
た場合について説明したが、それに限定されるものでは
なく、例えば大型コンピュータやその他の電子装置や情
報処理装置用の半導体装置にも適用できる。
【００８９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。(1).本発明によれば、配線基板の裏
面の外周の外部端子の隣接間隔を広くすることなく、外
部端子の接触面積を増大させることができる。このた
め、半導体装置の平面サイズの大きくすることなく、半
導体装置の外部端子と配線基板との接続強度を向上させ
ることが可能となる。(2).上記(1) により、曲げや衝撃
等に対する不良の発生率を低減させることが可能とな
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の断面
図である。
【図２】図１の半導体装置における配線基板の裏面の平
面図である。
【図３】図２の要部拡大平面図である。
【図４】本発明の他の実施の形態である半導体装置の断
面図である。
【図５】図４の半導体装置における配線基板の裏面の平
面図である。
【図６】本発明の他の実施の形態である半導体装置の断
面図である。
【図７】図６の半導体装置における配線基板の裏面の平
面図である。
【図８】本発明の他の実施の形態である半導体装置の主
面を示した平面図である。
【図９】図８の半導体装置における配線基板の裏面の平
面図である。
【図１０】図８および図９の半導体装置の実装状態を示
す断面図である。
【図１１】（ａ）は本発明の一実施の形他である半導体
装置を構成する半導体チップの主面の平面図であり、
（ｂ）は（ａ）の要部断面図である。
【図１２】（ａ）は本発明の一実施の形他である半導体
装置を構成する配線基板のチップ実装面の平面図であ
り、（ｂ）はその配線基板の裏面の平面図である。
【図１３】図１２の配線基板の裏面の拡大平面図であ
る。
【図１４】図１２の配線基板の要部断面図である。
【図１５】本発明の実施の形態である半導体装置を実装
する基板の半導体装置実装面の要部平面図である。
【図１６】図１５の基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体装置の
実装状態を示す断面図である。
【図１８】（ａ）は図１７の半導体装置を構成する半導
体チップの主面の平面図、（ｂ）は（ａ）の電極の拡大
平面図、（ｃ）は（ａ）のＡ−Ａ線の断面図、（ｄ）は
（ａ）のＢ−Ｂ線の断面図である。
【図１９】図１７の半導体装置の半導体チップを実装す
る配線基板のチップ実装面の平面図である。
【図２０】本発明のさらに他の実施の形態である半導体
装置の主面を示した平面図である。
【図２１】図２０の半導体装置における配線基板の裏面
の平面図である。
【図２２】図２０および図２１の半導体装置の実装状態
を示す断面図である。
【図２３】図２０の半導体装置における配線基板の裏面
の平面図である。
【図２４】図２０の半導体装置における配線基板の要部
断面図である。
【図２５】本発明の他の実施の形態である半導体装置に
おける配線基板の裏面の平面図である。
【図２６】（ａ）は本発明のさらに他の半導体装置にお
ける配線基板の裏面の平面図、（ｂ）は（ａ）のＡ−Ａ
線の断面図である。
【符号の説明】
１ 半導体装置 １Ｃ 半導体チップ １Ｂｉ インターポーザ基板（配線基板） １ＢＡ バンプ電極 １ＢＢ バンプ電極（複数の外部端子） １ＢＢ１ バンプ電極（第１、第２の外部端子） １ＢＢ２ バンプ電極（第４の外部端子） １ＢＢ３ バンプ電極（第１、第２の外部端子） １ＢＢ４ バンプ電極（第３の外部端子） １Ｕｆ アンダーフィル ２ 配線基板 ３ 下地金属膜 ４ 表面保護膜 ５ 開口部 ６ＢＰ パッド ６ 配線 ７ａ ランド ７ｂ ランド（複数の外部端子） ７ｂ１ ランド（第１、第２の外部端子） ７ｂ２ ランド（第４の外部端子） ７ｂ３ ランド（第１、第２の外部端子） ７ｂ４ ランド（第３の外部端子） ８ａ ビア（接続部） ８ｂ〜８ｄ ビア ９ 基体 ９ａ〜９ｄ 絶縁層 １０，１０ａ 内部配線 １１ａ ランド １１ｂ ランド １２ａ，１２ｂ 配線 １３ スルーホール １４ 基体 １４ａ〜１４ｄ 絶縁層 １５ 内部配線 １６ ソルダレジスト膜 １７ 開口部 １８ 受動素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼橋 靖司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 園部 隆生 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 花田 賢次 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 配線基板の主面上に接続部を介して実装
    された半導体チップを有し、前記配線基板の裏面の最外
    周に、第１の方向の平面寸法とこれに交差する第２の方
    向の平面寸法とが異なる外部端子を複数配置したことを
    特徴とする半導体装置。
  2. 【請求項２】 配線基板の主面上に接続部を介して実装
    された半導体チップを有し、前記配線基板の裏面の最外
    周に、前記配線基板の辺に交差する方向の平面寸法が前
    記辺に沿う方向の平面寸法よりも長い外部端子を複数配
    置したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、前記配線基板の裏面に、前記外部端子を含む複数
    の外部端子を、前記配線基板の外周に沿って２重列に配
    置したことを特徴とする半導体装置。
  4. 【請求項４】 配線基板の主面上に接続部を介して実装
    された半導体チップと、前記配線基板の裏面に２重列に
    なって配置された複数の外部端子とを有し、前記配線基
    板の裏面の最外周列およびその内側列に、第１の方向の
    平面寸法とこれに交差する第２の方向の平面寸法とが異
    なる外部端子を複数配置したことを特徴とする半導体装
    置。
  5. 【請求項５】 配線基板の主面上に接続部を介して実装
    された半導体チップと、前記配線基板の裏面に２重列に
    なって配置された複数の外部端子とを有し、前記配線基
    板の裏面の最外周列およびその内側列に、前記配線基板
    の辺に交差する方向の平面寸法が前記辺に沿う方向の平
    面寸法よりも長い外部端子を複数配置したことを特徴と
    する半導体装置。
  6. 【請求項６】 請求項１〜５のいずれか１項に記載の半
    導体装置において、前記配線基板の裏面の最外周に配置
    された外部端子のうち、角部に配置されている外部端子
    の平面寸法を、前記配線基板の辺の沿って配置されてい
    る外部端子の平面寸法よりも大きくしたことを特徴とす
    る半導体装置。
  7. 【請求項７】 請求項１〜６のいずれか１項に記載の半
    導体装置において、前記配線基板の最外周に配置された
    外部端子の全部または一部を高周波信号用の外部端子と
    したことを特徴とする半導体装置。
  8. 【請求項８】 請求項１〜７のいずれか１項に記載の半
    導体装置において、前記外部端子が突起電極であること
    を特徴とする半導体装置。
  9. 【請求項９】 配線基板の主面上に実装された半導体チ
    ップを有し、前記配線基板の裏面に配置された複数の外
    部端子は、前記配線基板の辺に交差する方向の平面寸法
    が、前記辺に沿う方向の平面寸法よりも長くなるような
    複数の第１の外部端子を有することを特徴とする半導体
    装置。
  10. 【請求項１０】 請求項９に記載の半導体装置におい
    て、前記第１の外部端子を、前記配線基板の裏面の最外
    周に配置したことを特徴とする半導体装置。
  11. 【請求項１１】 請求項９に記載の半導体装置におい
    て、前記第１の外部端子を、前記配線基板の裏面の外周
    に沿って２重列に配置したことを特徴とする半導体装
    置。
  12. 【請求項１２】 請求項９、１０または１１に記載の半
    導体装置において、前記外部端子の配置列の中で角部に
    あたる位置に、その外部端子よりも面積の大きな第２の
    外部端子を配置したことを特徴とする半導体装置。
  13. 【請求項１３】 請求項９〜１２のいずれか１項に記載
    の半導体装置において、前記配線基板の裏面に、第１の
    方向の平面寸法の方が、これに交差する第２の方向の平
    面寸法よりも長くなるような第３の外部端子を配置し、
    その第３の外部端子を電源電圧供給用の外部端子とした
    ことを特徴とする半導体装置。
  14. 【請求項１４】 請求項９〜１３のいずれか１項に記載
    の半導体装置において、前記複数の外部端子の各々に配
    線基板の回路を構成する内部配線と外部端子とを接続す
    る接続部を配置し、前記複数の外部端子の各々に配置さ
    れた複数の接続部の中には、互いに隣接する外部端子の
    各々に配置された各々の接続部を互いに離間する方向に
    ずらして配置しているものを有することを特徴とする半
    導体装置。
  15. 【請求項１５】 請求項９〜１４のいずれか１項に記載
    の半導体装置において、前記複数の外部端子のうちの所
    定の外部端子に、前記配線基板の回路を構成する内部配
    線と前記外部端子とを接続する接続部を複数配置したこ
    とを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５に記載の半導体装置におい
    て、前記所定の外部端子を電源電圧供給用の外部端子と
    したことを特徴とする半導体装置。
  17. 【請求項１７】 請求項９〜１６に記載の半導体装置に
    おいて、前記複数の外部端子は、前記配線基板の辺に交
    差する方向の平面寸法が、前記辺に沿う方向の平面寸法
    と等しい第４の外部端子を有することを特徴とする半導
    体装置。
  18. 【請求項１８】 配線基板の主面上に実装された半導体
    チップを有し、前記配線基板の裏面に前記配線基板の外
    周に沿って複数の外部端子を備え、 前記複数の外部端子は、前記配線基板の辺に沿うように
    配置された複数の第１の外部端子と、前記複数の外部端
    子の列の中で角にあたる位置に配置された複数の第２の
    外部端子とを有し、 前記複数の第１の外部端子の平面形状は、前記配線基板
    の辺に交差する方向の平面寸法が、前記辺に沿う方向の
    平面寸法よりも長くなるように形成されていることを特
    徴とする半導体装置。
  19. 【請求項１９】 請求項１８に記載の半導体装置におい
    て、前記第２の外部端子の面積は、前記第１の外部端子
    の面積よりも大きいことを特徴とする半導体装置。
  20. 【請求項２０】 請求項１８または１９に記載の半導体
    装置において、 前記複数の外部端子は、前記複数の第１、第２の外部端
    子に取り囲まれる領域内に配置された第３の外部端子を
    有し、 前記第３の外部端子は、第１の方向の平面寸法の方が、
    これに交差する第２の方向の平面寸法よりも長くなるよ
    うに形成されていることを特徴とする半導体装置。
  21. 【請求項２１】 請求項２０に記載の半導体装置におい
    て、前記第３の外部端子を電源電圧供給用の外部端子と
    したことを特徴とする半導体装置。
  22. 【請求項２２】 請求項１８〜２１のいずれか１項に記
    載の半導体装置において、前記複数の外部端子の各々に
    配線基板の回路を構成する内部配線と外部端子とを接続
    する接続部を配置し、前記複数の外部端子の各々に配置
    された複数の接続部の中には、互いに隣接する外部端子
    の各々に配置された各々の接続部を互いに離間する方向
    にずらして配置しているものを有することを特徴とする
    半導体装置。
  23. 【請求項２３】 請求項１８〜２２のいずれか１項に記
    載の半導体装置において、前記複数の外部端子のうちの
    所定の外部端子に、前記配線基板の回路を構成する内部
    配線と前記外部端子とを接続する接続部を複数配置した
    ことを特徴とする半導体装置。
  24. 【請求項２４】 請求項２３に記載の半導体装置におい
    て、前記所定の外部端子を電源電圧供給用の外部端子と
    したことを特徴とする半導体装置。
  25. 【請求項２５】 請求項１８〜２４のいずれか１項に記
    載の半導体装置において、前記複数の外部端子は、前記
    配線基板の辺に交差する方向の平面寸法が、前記辺に沿
    う方向の平面寸法と等しい第４の外部端子を有すること
    を特徴とする半導体装置。
  26. 【請求項２６】 請求項８〜２５のいずれか１項に記載
    の半導体装置において、前記複数の外部端子が突起電極
    であることを特徴とする半導体装置。
  27. 【請求項２７】 請求項１〜２６のいずれか１項に記載
    の半導体装置において、前記配線基板の主面に受動素子
    を実装し、前記半導体チップと前記受動素子とを配線基
    板の配線を通じて電気的に接続することで所定の回路を
    構成したことを特徴とする半導体装置。
JP2000075768A 1999-11-25 2000-03-17 半導体装置 Pending JP2001217355A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000075768A JP2001217355A (ja) 1999-11-25 2000-03-17 半導体装置
US09/708,597 US6400019B1 (en) 1999-11-25 2000-11-09 Semiconductor device with wiring substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-334167 1999-11-25
JP33416799 1999-11-25
JP2000075768A JP2001217355A (ja) 1999-11-25 2000-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2001217355A true JP2001217355A (ja) 2001-08-10

Family

ID=26574753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075768A Pending JP2001217355A (ja) 1999-11-25 2000-03-17 半導体装置

Country Status (2)

Country Link
US (1) US6400019B1 (ja)
JP (1) JP2001217355A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158180A (ja) * 2005-12-07 2007-06-21 Yazaki Corp 基板ユニット
JP2015070047A (ja) * 2013-09-27 2015-04-13 京セラ株式会社 電子部品搭載用基板および電子装置
KR20160023481A (ko) * 2014-08-22 2016-03-03 삼성전자주식회사 칩 적층 반도체 패키지

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
TW555152U (en) * 2002-12-13 2003-09-21 Advanced Semiconductor Eng Structure of flip chip package with area bump
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
TWI405242B (zh) 2004-04-28 2013-08-11 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US7518230B2 (en) * 2005-12-14 2009-04-14 Rohm Co., Ltd Semiconductor chip and semiconductor device
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
US7871831B1 (en) 2006-03-01 2011-01-18 Cadence Design Systems, Inc. Method for connecting flip chip components
US7554198B2 (en) * 2006-06-29 2009-06-30 Intel Corporation Flexible joint methodology to attach a die on an organic substrate
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
JP5501562B2 (ja) * 2007-12-13 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
FR2967328B1 (fr) * 2010-11-10 2012-12-21 Sierra Wireless Inc Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
KR102008014B1 (ko) 2012-10-15 2019-08-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6671835B2 (ja) * 2014-04-18 2020-03-25 キヤノン株式会社 プリント回路板
JP6522980B2 (ja) * 2015-02-18 2019-05-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10269696B2 (en) * 2015-12-10 2019-04-23 Intel Corporation Flex circuit for accessing pins of a chip carrier
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
EP3340293A1 (de) * 2016-12-20 2018-06-27 Siemens Aktiengesellschaft Halbleitermodul mit stützstruktur auf der unterseite
JP7157630B2 (ja) * 2018-11-05 2022-10-20 ローム株式会社 半導体素子および半導体装置
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291368B2 (ja) 1993-07-06 2002-06-10 シチズン時計株式会社 ボールグリッドアレイ型半導体パッケージの構造
JP3632930B2 (ja) 1993-12-27 2005-03-30 株式会社ルネサステクノロジ ボールグリッドアレイ半導体装置
JPH09307022A (ja) 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
JPH11154718A (ja) 1997-11-21 1999-06-08 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158180A (ja) * 2005-12-07 2007-06-21 Yazaki Corp 基板ユニット
JP2015070047A (ja) * 2013-09-27 2015-04-13 京セラ株式会社 電子部品搭載用基板および電子装置
KR20160023481A (ko) * 2014-08-22 2016-03-03 삼성전자주식회사 칩 적층 반도체 패키지
KR102287754B1 (ko) * 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지

Also Published As

Publication number Publication date
US6400019B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JP2001217355A (ja) 半導体装置
US10134663B2 (en) Semiconductor device
US5825628A (en) Electronic package with enhanced pad design
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
JP4746770B2 (ja) 半導体装置
US7129420B2 (en) Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument
CN100514627C (zh) 半导体器件及其安装结构
US7129571B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US20030020154A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
US7659481B2 (en) Printed wiring board and information processing device incorporating the board
JP3063846B2 (ja) 半導体装置
US20040046255A1 (en) Chip package structure
JP3730625B2 (ja) フリップチップボンディングのための有機基板
US6501664B1 (en) Decoupling structure and method for printed circuit board component
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
US8120162B2 (en) Package with improved connection of a decoupling capacitor
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3869220B2 (ja) 半導体装置
JP3379477B2 (ja) 配線基板、半導体実装装置および電子機器
JP3645701B2 (ja) 半導体装置
WO1997013275A1 (en) Electronic package with enhanced pad design
JP2001144207A (ja) 多層配線基板及び半導体装置
JP4591816B6 (ja) 半導体装置
JP4591816B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605