JP3869220B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3869220B2 JP3869220B2 JP2001068801A JP2001068801A JP3869220B2 JP 3869220 B2 JP3869220 B2 JP 3869220B2 JP 2001068801 A JP2001068801 A JP 2001068801A JP 2001068801 A JP2001068801 A JP 2001068801A JP 3869220 B2 JP3869220 B2 JP 3869220B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- electrode terminal
- semiconductor chip
- terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ及び半導体装置に関し、特に外部電極端子（パッド）を有する半導体チップ及びこの半導体チップを配線基板に実装した半導体装置に関する。
【０００２】
【従来の技術】
図６（Ａ）に示す半導体装置に組み込まれる半導体チップ１００は、単結晶シリコン基板１０１の主面に集積回路１０２を備え、この集積回路１０２の周辺領域に外部電極端子（ボンディングパッド）１０３を備えている。外部電極端子１０３は、単結晶シリコン基板１０１の周辺領域のほとんどすべての周囲に渡って、所定間隔において複数配列されている。
【０００３】
図６（Ｂ）に示すように、外部電極端子１０３にはスタッドバンプ電極１０４が配設されるようになっている。スタッドバンプ電極１０４は、半導体チップ１００の外部電極端子１０３と図示しない配線基板の端子との間を電気的かつ機械的に接続するようになっており、配線基板上にフリップチップ方式において半導体チップ１００を実装し、半導体装置を構築するようになっている。スタッドバンプ電極１０４は、ワイヤボンディング装置を利用し、ボンディングワイヤの一端を外部電極端子１０１にボンディングし、ボンディングワイヤの他端を引き上げつつ切断することにより形成されている。
【０００４】
この種の半導体装置においては、スタッドバンプ電極１０４が細径のボンディングワイヤから形成され、スタッドバンプ電極１０４の配列間隔を縮小することができるので、結果として外部電極端子１０３の配列間隔を５０μｍ〜７０μｍ程度のファインピッチにおいて形成することができる。
【０００５】
一方、図７（Ａ）に示す半導体装置に組み込まれる半導体チップ２００は、単結晶シリコン基板２０１の主面に集積回路２０２を備え、この集積回路２０２上及びその周辺領域上を含む全面に外部電極端子（バンプ電極パッド）２０３を備えている。この外部電極端子２０３は、所定間隔において、行列状に複数配列されている。
【０００６】
図７（Ｂ）に示すように、外部電極端子２０３にははんだバンプ電極２０４が配設されるようになっている。はんだバンプ電極２０４は、半導体チップ２００の外部電極端子２０３と図示しない配線基板の端子との間を電気的かつ機械的に接続するようになっており、配線基板上にフリップチップ方式において半導体チップ２００を実装し、半導体装置を構築するようになっている。はんだバンプ電極２０４は、例えばＰｂ−Ｓｎはんだバンプ電極、Ｐｂを含まないＳｎ−Ａｇはんだバンプ電極等を使用し、スクリーン印刷法やめっき法により形成されている。
【０００７】
この種の半導体装置においては、単結晶シリコン基板２０１の主面の全域を有効に利用することができ、例えば１５０μｍ〜２５０μｍの配列間隔により多数のはんだバンプ電極２０４を高密度において配設することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記図６（Ａ）及び図６（Ｂ）に示す半導体チップ１００において、スタッドバンプ電極１０４をボンディングした時に外部電極端子１０３下にダメージを伴うので、外部電極端子１０３は集積回路１０２上、集積回路１０２の結線用配線上等に配設することができない。つまり、外部電極端子１０３の配置領域は単結晶シリコン基板１０１の主面上において集積回路１０２の周辺領域に限られてしまい、外部電極端子１０３のファインピッチ化は図れるものの、外部電極端子１０３を高密度において配設することが難しい。
【０００９】
一方、上記図７（Ａ）及び図７（Ｂ）に示す半導体チップ２００においては、はんだバンプ電極２０４の占有面積が大きく、高密度化を促進するに従い、隣接するはんだバンプ電極２０４間がショートする恐れがある。つまり、外部電極端子２０３は図６（Ａ）及び図６（Ｂ）に示す半導体チップ１００の外部電極端子１０３に匹敵するほど配列間隔を縮小することができないので、外部電極端子２０３の高密度化は図れるものの、外部電極端子２０３をファインピッチにおいて配設することが難しい。
【００１０】
本発明は上記課題を解決するためになされたものである。従って、本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを提供することである。
【００１１】
さらに、本発明の目的は、上記目的を達成しつつ、回路動作速度の高速化を実現することができる半導体チップを提供することである。
【００１２】
さらに、本発明の目的は、上記目的を達成しつつ、耐ノイズ性を向上することができる半導体チップを提供することである。
【００１３】
さらに、本発明の目的は、上記目的を達成しつつ、配線構造を簡易に実現することができる半導体チップを提供することである。
【００１４】
そしてさらに、本発明の目的は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを備えた半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、半導体基板主面の回路上に所定間隔において複数配設された第１の外部電極端子と、半導体基板主面の回路周辺上に複数配設され、第１の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子とを備えた半導体チップとしたことである。ここで、「第１の外部電極端子」は、はんだバンプ電極が形成される電極パッドとして使用されることが好ましい。「はんだバンプ電極」には、Ｐｂが主組成元素として含まれるはんだバンプ電極、Ｐｂを含まないＰｂフリーはんだバンプ電極等が少なくとも含まれる。「はんだバンプ電極」は、スクリーン印刷法、めっき法等により第１の外部電極端子上に形成することができる。一方、「第２の外部電極端子」は、スタッドバンプ電極が形成される電極パッドとして使用されることが好ましい。「スタッドバンプ電極」には、Ａｕスタッドバンプ電極、Ｃｕ若しくはＣｕ合金スタッドバンプ電極等が少なくとも含まれる。「スタッドバンプ電極」は、ワイヤボンディング装置を利用し、第２の外部電極端子上にワイヤの一端をボンディングし、他端を引き上げつつ切断することにより形成することができる。「スタッドバンプ電極」の先端、つまりワイヤの切断された他端は比較的尖った形状を有するようになっており、「スタッドバンプ電極」の全体的な形状は「鋲」に類似した形状で形成されることが好ましい。「第１の外部電極端子」は半導体基板主面の中央部に配設され、「第２の外部電極端子」は半導体基板主面の周辺部に配設されるようになっている。また、逆に、「第１の外部電極端子」は半導体基板主面の周辺部に配設され、「第２の外部電極端子」は半導体基板主面の中央部に配設されるようになっている。
【００１６】
このように構成される本発明の第１の特徴に係る半導体チップにおいては、半導体基板主面の回路上の全域に第１の外部電極端子を配設したので、この第１の外部電極端子を高密度で配設することができ、かつ半導体基板主面の回路周辺上に小さい端子サイズで小さい配列間隔において第２の外部電極端子を配設したので、この第２の外部電極端子の配列間隔をファインピッチにすることができる。
【００１７】
さらに、本発明の第１の特徴に係る半導体チップにおいては、第１の外部電極端子と第２の外部電極端子とに分散させて入力信号、出力信号、入出力信号、電源等の結線を行うことができるので、特に第１の外部電極端子を迂回するような引き回し配線並びにこのような引き回し配線の層数を減少することができる。従って、第１の外部電極端子及び第２の外部電極端子を含む半導体チップの配線構造を簡易に実現することができる。また、半導体チップの配線構造を簡易に実現することができる結果、半導体チップの製造においては製造上の歩留まりを向上することができる。
【００１８】
さらに、本発明の第１の特徴に係る半導体チップにおいては、第１の外部電極端子は第２の外部電極端子と同一配線層において同一導電性材料により形成することができるので、第２の外部電極端子を形成する工程において同時に第１の外部電極端子を形成することができ、再配線プロセスをなくすことができる。従って、本発明の第１の特徴に係る半導体チップにおいては、配線構造を簡易に実現することができ、再配線を減少することができるので、配線に付加される抵抗や容量を減少することができ、回路動作の高速化を実現することができる。さらに、配線構造を簡易に実現することができるので、半導体チップの製造上の歩留まりを向上することができる。
【００１９】
本発明の第２の特徴は、本発明の第１の特徴に係る半導体チップの第１の外部電極端子を少なくとも電源電圧用外部電極端子として使用した半導体チップとしたことである。ここで、「電源電圧」とは、半導体チップの回路の動作電源電圧又は基準電源電圧という意味で使用される。
【００２０】
このように構成される本発明の第２の特徴に係る半導体チップにおいては、第１の外部電極端子の端子サイズが大きく、第１の外部電極端子を通して供給される電源電圧の電圧降下（電源経路の抵抗値）を減少することができるので、ノイズに強く、安定な回路動作を実現することができる。
【００２１】
本発明の第３の特徴は、半導体基板主面の回路上に所定間隔において複数配設された第１の外部電極端子と、半導体基板主面の回路周辺上に複数配設され、第１の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子とを備えた半導体チップと、第１の外部電極端子に対応する第１の内部電極端子と、第２の外部電極端子に対応する第２の内部電極端子とを備えた配線基板と、第１の外部電極端子と第１の内部電極端子との間のはんだバンプ電極と、第２の外部電極端子と第２の内部電極端子との間のスタッドバンプ電極とを備えた半導体装置としたことである。ここで、「第１の外部電極端子」、「第２の外部電極端子」、「はんだバンプ電極」、「スタッドバンプ電極」等の用語の定義は、本発明の第１の特徴に係る半導体チップの「第１の外部電極端子」等の用語の定義と同一である。「配線基板」とは、少なくとも半導体チップを実装することができ、かつ封止体の一部として使用される基板という意味で使用される。この「配線基板」には、樹脂基板（例えば、プリント配線基板）、樹脂テープ基板、セラミックス基板、炭化珪素基板、ガラス基板等が少なくとも含まれる意味で使用される。「第１の内部電極端子」とは、半導体チップの第１の外部電極端子にはんだバンプ電極を介在させて電気的かつ機械的に接続するための端子という意味で使用される。同様に、「第２の内部電極端子」とは、半導体チップの第２の外部電極端子にスタッドバンプ電極を介在させて電気的かつ機械的に接続するための端子という意味で使用される。なお、「配線基板」には、別途、実装ボード、電子機器等に電気的に接続し、半導体装置を実装するための外部電極端子が配設されるようになっている。
【００２２】
このように構成される本発明の第３の特徴に係る半導体装置においては、本発明の第１の特徴に係る半導体チップにおいて得られる効果と同様の効果を得ることができる。
【００２３】
【発明の実施の形態】
次に、図面を参照して、本発明に係る半導体チップ及び半導体装置を、本発明の実施の形態により説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２４】
（第１の実施の形態）
半導体チップの構造：
図１に示すように、本発明の第１の実施の形態に係る半導体チップ１は、半導体基板１１の主面の集積回路１２上に所定間隔において複数配設された第１の外部電極端子１１８と、半導体基板１１の主面の集積回路１２の周辺上に複数配設され、第１の外部電極端子１１８に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子１１７とを備えて構築されている。
【００２５】
集積回路１２は、本発明の第１の実施の形態に係る半導体チップ１において、半導体基板１１の中央部分の大半の領域に配設されている。集積回路１２は、例えば論理回路、記憶回路等を主体として構築されており、ここではインターフェイス回路としての入力回路、出力回路又は入出力回路を含む意味で使用されている。
【００２６】
図２に示すように、半導体基板１１は単結晶シリコン基板により構成されており、この半導体基板１１の主面に多数のトランジスタ１２１が配設されている。本発明の第１の実施の形態に係る半導体チップ１において、トランジスタ１２１には絶縁ゲート型電界効果トランジスタが使用されているが、これに限定されるものではなく、トランジスタ１２１はバイポーラトランジスタ等であってもよい。さらに、図示しないが、集積回路１２には抵抗素子、容量素子等の回路の構築に必須の素子が配設されている。
【００２７】
半導体基板１１の主面上には、トランジスタ１２１等の周囲を取り囲み、トランジスタ１２１間等を相互に電気的に分離する素子分離絶縁膜１１１が配設されている。この素子分離絶縁膜１１１上には、層間絶縁膜１１２を介在させて、トランジスタ１２１間、回路間等を結線する第１層目の配線１１３Ａ〜１１３Ｄが配設されている。この第１層目の配線１１３Ａ〜１１３Ｄは、いずれも層間絶縁膜１１２に形成された接続孔（符号を付けない。）を通してトランジスタ１２１の電極（ソース領域又はドレイン領域等）に電気的に接続されている。第１層目の配線１１３Ａ〜１１３Ｄは、いずれも同一配線層に配設され、例えばＡｌ合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ）膜、Ｃｕ膜等により形成されている。
【００２８】
さらに、第１層目の配線１１３Ａ〜１１３Ｄ上には層間絶縁膜１１４を介在させて第２層目の配線１１５Ａ〜１１５Ｃが配設され、第２層目の配線１１５Ａ〜１１５Ｃ上には層間絶縁膜１１６を介在させて第１の外部電極端子１１８及び第２の外部電極端子１１７が配設されている。第２層目の配線１１５Ａ〜１１５Ｃは、層間絶縁膜１１４に形成された接続孔（符号を付けない。）を通して第１層目の配線１１３Ａ〜１１３Ｄに電気的に接続されている。第２層目の配線１１５Ａ〜１１５Ｃは第１層目の配線１１３Ａ〜１１３Ｄと同様に例えばＡｌ合金膜により形成されている。
【００２９】
第１の外部電極端子１１８、第２の外部電極端子１１７は、いずれも、第３層目の配線として、同一配線層において同一配線材料により形成されている。例えば、第１の外部電極端子１１８及び第２の外部電極端子１１７は、第１層目の配線１１３Ａ〜１１３Ｄ、第２層目の配線１１５Ａ〜１１５Ｃのそれぞれと同様にＡｌ合金膜、Ｃｕ膜等により形成されている。
【００３０】
図２に示す第１の外部電極端子１１８は、層間絶縁膜１１６に形成された接続孔を通して第２層目の配線１１５Ｂ、１１５Ｃのそれぞれに接続され、これらの第２層目の配線１１５Ｂ、１１５Ｃのそれぞれに電源電圧を供給するようになっている。すなわち、多数配設された第１の外部電極端子１１８のうち、その幾つかの第１の外部電極端子１１８は電源電圧用外部電極端子として使用されるようになっている。電源電圧は、集積回路１２の回路動作電圧例えば３．３Ｖ〜５Ｖの電圧であり、又は集積回路１２の回路基準電圧例えば０Ｖである。第１の外部電極端子１１８に接続された第２層目の配線１１５Ｂは第１層目の配線１１３Ｂを通してトランジスタ１２１に電源電圧を供給し、第２層目の配線１１５Ｃは第１層目の配線１１３Ｄを通してトランジスタ１２１に電源電圧を供給するようになっている。第１の外部電極端子１１８は、集積回路１２上のほぼ全面の領域において、行列状に規則的に配列されている。この第１の外部電極端子１１８は、行方向、列方向のそれぞれに、１５０μｍ〜２５０μｍの比較的大きな間隔において配列されている。
【００３１】
第１の外部電極端子１１８上には最終保護膜１１９が形成されており、この最終保護膜１１９の電極開口（符号は付けない。）から露出する第１の外部電極端子１１８の表面上にはバリアメタル膜１３１が配設されている。バリアメタル膜１３１は、必ずしもこれに限定されるものではないが、例えばＣｒ膜上にＮｉ膜、Ｐｄ膜のそれぞれを順次積層した複合膜を実用的に使用することができる。
【００３２】
同図２に示す第２の外部電極端子１１７は、層間絶縁膜１１６に形成された接続孔を通して第２層目の配線１１５Ａに接続され、主に、この第２層目の配線１１５Ａに入力信号の伝達を行う、若しくは第２層目の配線１１５Ａから出力信号の伝達を行う、若しくは第２層目の配線１１５Ａとの間で入出力信号の伝達を行うようになっている。すなわち、多数配設された第２の外部電極端子１１７のうち、その大半の第２の外部電極端子１１７は入力信号用、出力信号用又は入出力信号用外部電極端子として使用されるようになっている。第２の外部電極端子１１７に接続された第２層目の配線１１５Ａは第１層目の配線１１３Ａを通してトランジスタ１２１に接続され、第２の外部電極端子１１７とトランジスタ１２１との間において信号の伝達が行われるようになっている。第２の外部電極端子１１７は、集積回路１２の周辺領域上の、半導体基板１１の周縁に沿ったほぼ全域において、１列で規則的に配列されている。この第２の外部電極端子１１７は、第１の外部電極端子１１８の端子サイズに比べて端子サイズが小さく、さらに配列方向に５０μｍ〜７０μｍの比較的小さな間隔において配列されている。
【００３３】
第２の外部電極端子１１７上には最終保護膜１１９が形成されており、この最終保護膜１１９の電極開口（符号は付けない。）から露出する第２の外部電極端子１１７の表面上にはバリアメタル膜１３０が配設されている。バリアメタル膜１３０はバリアメタル膜１３１と同一層に形成され、同一導電性材料により形成されている。
【００３４】
半導体装置の構造：
上記図１及び図２に示すように、本発明の第１の実施の形態に係る半導体装置１０は、上記半導体チップ１と、この半導体チップ１の第１の外部電極端子１１８に対応する第１の内部電極端子２２と、半導体チップ１の第２の外部電極端子１１７に対応する第２の内部電極端子２１とを備えた配線基板２と、第１の外部電極端子１１８と第１の内部電極端子２２との間のはんだバンプ電極１５と、第２の外部電極端子１１７と第２の内部電極端子２１との間のスタッドバンプ電極１３とを少なくとも備えて構築されている。さらに、半導体装置１０においては、半導体チップ１と配線基板２との間に、少なくとも半導体チップ１の集積回路１２を保護する封止体４が配設されている。この封止体４には、例えば滴下塗布法により滴下しその後に硬化させたポリイミド系樹脂を実用的に使用することができる。
【００３５】
配線基板２は、配線基材２０と、配線基材２０の表面上（図２中、下側表面上）の第１の内部電極端子２２及び第２の内部電極端子２１と、配線基材２０の裏面上（図２中、上側表面上）の外部電極端子２５及び２６と、第１の内部電極端子２２と外部電極端子２６との間を電気的に接続する接続孔配線２４と、第２の内部電極端子２１と外部電極端子２５との間を電気的に接続する接続孔配線２３とを少なくとも備えて構成されている。
【００３６】
配線基材２０には、例えばエポキシ系樹脂基板を実用的に使用することができる。第１の内部電極端子２２、第２の内部電極端子２１、外部電極端子２５、２６のそれぞれには、例えばＣｕ膜、Ｎｉ膜等の単層膜、Ｃｕ膜上にＮｉめっき膜を形成した複合膜、Ｃｕ膜やＮｉ膜上にＡｕめっき膜を形成した複合膜等を実用的に使用することができる。接続孔配線２３、２４には、例えばＣｕ膜を実用的に使用することができる。図２においては詳細に示していないが、第１の内部電極端子２２、第２の内部電極端子２１等の他に配線が配線基材２０の表面上、裏面上のそれぞれに配設されている。そして、外部電極端子２５上には、図示しない実装ボードや電子機器に実装するためのはんだバンプ電極３０が配設されるようになっており、同様に外部電極端子２６上にははんだバンプ電極３１が配設されるようになっている。
【００３７】
なお、本発明においては、上記半導体装置１０の配線基板２に、樹脂テープ基板（例えば、ポリイミド系樹脂テープ基板）、セラミックス基板、炭化珪素基板、ガラス基板等を使用することができる。
【００３８】
半導体チップ１の第１の外部電極端子１１８と配線基板２の第１の内部電極端子２２との間に配設されたはんだバンプ電極１５は、例えばＰｂを主組成元素とするはんだバンプ電極（例えば、Ｐｂ−Ｓｎ等の２元系はんだや３元系以上のはんだが含まれる。）、Ｐｂを含まないＰｂフリーはんだ（例えば、Ｓｎ−Ａｇ等の２元系はんだや３元系以上のはんだが含まれる。）等を実用的に使用することができる。第１の外部電極端子１１８、第１の内部電極端子２２のそれぞれの端子サイズはほぼ同一に設定されており、リフロー処理後（最終的な構造）のはんだバンプ電極１５においては、第１の外部電極端子１１８、第１の内部電極端子２２のそれぞれの端子サイズに応じて電流が流れる方向と直交する断面積が大きくなっている。すなわち、はんだバンプ電極１５の電流経路の抵抗値が小さいので、電流容量の大きな電源電圧の供給、高速動作を決定するクロック信号の供給等にはんだバンプ電極１５を使用することが好ましい。はんだバンプ電極１５は、例えばスクリーン印刷法、めっき法、ボール搭載法等により、第１の外部電極端子１１８上、又は第１の内部電極端子２２上、又は第１の外部電極端子１１８上及び第１の内部電極端子２２上の双方に形成することができる。
【００３９】
半導体チップ１の第２の外部電極端子１１７と配線基板２の第２の内部電極端子２１との間に配設されたスタッドバンプ電極１３は、例えばＡｕ、Ｃｕ、Ｃｕ合金等を実用的に使用することができる。このスタッドバンプ電極１３は、ワイヤボンディング装置を利用し、半導体チップ１の第２の外部電極端子１１７（又は配線基板２の第２の内部電極端子２１）上にワイヤの先端をボンディングし、ワイヤの他端を引き上げるとともに切断することにより形成することができる。従って、スタッドバンプ電極１３の上部（ワイヤの他端側）は尖った形状において形成されている。
【００４０】
スタッドバンプ電極１３との電気的かつ機械的な接続信頼性を向上するために、配線基板２の第２の内部電極端子２１上（図２中、下側表面上）には例えばＳｎ−Ａｇ等からなるはんだバンプ電極１４が配設されている。さらに、このはんだバンプ電極１４は、第２の外部電極端子１１７と第２の内部電極端子２１との間の間隔の調節（スタッドバンプ電極１３の高さ調節）を行うようになっている。例えば、第１の外部電極端子１１８と第１の内部電極端子２２との間に配設されるはんだバンプ電極１５は１００μｍ程度の高さで形成され、これに対してスタッドバンプ電極１３が６０μｍ程度の高さで形成されるので、はんだバンプ電極１４は、これらの高さの差を緩和し、スタッドバンプ電極１３により第２の外部電極端子１１７と第２の内部電極端子２１との間を確実に電気的に接続するようになっている。
【００４１】
スタッドバンプ電極１３は、半導体チップ１の第２の外部電極端子１１７の端子サイズと同等の平面面積の範囲内において形成されるようになっている。このため、はんだバンプ電極１５の電流が流れる方向と直交する断面積に比べて、スタッドバンプ電極１３の同一方向の断面積は小さくなるが、スタッドバンプ電極１３には抵抗値が小さいＡｕ等を使用しているので、スタッドバンプ電極１３自体の抵抗値は小さくすることができる。
【００４２】
このように構成される本発明の第１の実施の形態に係る半導体チップ１においては、半導体基板１１の主面の集積回路１２上の全域に第１の外部電極端子１１８を配設したので、この第１の外部電極端子１１８を高密度で配設することができ、かつ半導体基板１１の主面の集積回路１２の周辺上に小さい端子サイズで小さい配列間隔において第２の外部電極端子１１７を配設したので、この第２の外部電極端子１１７の配列間隔をファインピッチにすることができる。
【００４３】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８と第２の外部電極端子１１７とに分散させて入力信号、出力信号、入出力信号、電源電圧等の結線を行うことができるので、特に第１の外部電極端子１１８を迂回するような引き回し配線（例えば、第３層目の配線）並びにこのような引き回し配線の層数を減少することができる。つまり、集積回路１２の中央部分に配設された回路の信号や電源電圧は第１の外部電極端子１１８を使用して配線基板２との間で伝達を行い、集積回路１２の内部の周辺に配設された回路（例えば、インターフェイス回路等）の信号や電源電圧は第２の外部電極端子１１７を使用して配線基板２との間で伝達を行うことができる。従って、第１の外部電極端子１１８及び第２の外部電極端子１１７を含む半導体チップ１の配線構造を簡易に実現することができる。また、半導体チップ１の配線構造を簡易に実現することができる結果、半導体チップ１の製造上の歩留まりを向上することができる。
【００４４】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８は第２の外部電極端子１１７と同一配線層において同一導電性材料により形成することができる。上記図７（Ａ）及び図７（Ｂ）に示す半導体チップ２００においては、図６（Ａ）及び図６（Ｂ）に示す外部電極端子１０３が配設された半導体チップ１００と同様のものに、外部電極端子２０３及びこの外部電極端子２０３と外部電極端子１０３との間を電気的に接続する配線を配設するために、半導体チップ２００の製造後に再配線プロセスが追加されていたが、本発明の第１の実施の形態に係る半導体チップ１においては、第２の外部電極端子１１７を形成する工程において同時に第１の外部電極端子１１８を形成することができるので、上記再配線プロセスをなくすことができる。従って、本発明の第１の実施の形態に係る半導体チップ１においては、配線構造を簡易に実現することができ、再配線を減少することができるので、配線に付加される抵抗や容量を減少することができ、集積回路１２の回路動作の高速化を実現することができる。さらに、配線構造を簡易に実現することができるので、半導体チップ１の製造上の歩留まりを向上することができる。
【００４５】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８の端子サイズが大きく、第１の外部電極端子１１８を通して供給される電源電圧の電圧降下（電源経路の抵抗値）を減少することができるので、ノイズに強く、集積回路１２の安定な回路動作を実現することができる。
【００４６】
そしてさらに、本発明の第１の実施の形態に係る半導体装置１０においては、本発明の第１の実施の形態に係る半導体チップ１において得られる効果と同様の効果を得ることができる。
【００４７】
（第２の実施の形態）
本発明の第２の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７の配列形態を変更した例を説明するものである。
【００４８】
本発明の第２の実施の形態に係る半導体チップ１は、図３に示すように、第２の外部電極端子１１７を、２列に配列し、一方の列に対して他方の列の配列間隔を半ピッチずらした千鳥状に配列したものである。第２の外部電極端子１１７には、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様に、スタッドバンプ電極１３が配設されるようになっている（図２参照。）。また、第１の外部電極端子１１８にははんだバンプ電極１５が配設されるようになっている。
【００４９】
なお、図示しないが、この半導体チップ１を搭載する配線基板２の第２の内部電極端子２１の配列形態も千鳥状になっており、この半導体チップ１及び配線基板２により半導体装置１０が構築されている（図２参照。）。
【００５０】
このように構成される本発明の第２の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができる。さらに、半導体チップ１においては、第２の外部電極端子１１７を千鳥状に配列したので、隣接するスタッドバンプ電極１３間の間隔に余裕を持たせることができ、スタッドバンプ電極１３間のショート等を防止することができる。
【００５１】
（第３の実施の形態）
本発明の第３の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の第１の外部電極端子１１８、第２の外部電極端子１１７の配列形態を変更した例を説明するものである。
【００５２】
本発明の第３の実施の形態に係る半導体チップ１は、図４に示すように、集積回路１２が第１の集積回路１２Ａ及び第２の集積回路１２Ｂに２分割されて左右に配設され、この分割された第１の集積回路１２Ａ上及び第２の集積回路１２Ｂ上に第１の外部電極端子１１８を配列している。この第１の外部電極端子１１８上には、本発明の第１の実施の形態に係る半導体チップ１の第１の外部電極端子１１８と同様にはんだバンプ電極１５が配設されるようになっている（図２参照。）。
【００５３】
さらに、半導体チップ１において、第１の集積回路１２Ａと第２の集積回路１２Ｂとの間の領域、すなわち集積回路１２の周辺領域上には、第２の外部電極端子１１７が配列されている。この第２の外部電極端子１１７は、本発明の第３の実施の形態に係る半導体チップ１において、図４中、左右方向に２列で上下方向に複数配列されている。なお、第２の外部電極端子１１７の配列数は４列程度までが実用的である。第２の外部電極端子１１７には、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様にスタッドバンプ電極１３が配設されるようになっている（図２参照。）。結果的に、本発明の第３の実施の形態に係る半導体チップ１は、半導体基板１１の主面の中央部に第２の外部電極端子１１７が配設され、半導体基板１１の主面の周辺部に第１の外部電極端子１１８が配設されるレイアウトになっている。
【００５４】
このように構成される本発明の第３の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができる。
【００５５】
なお、本発明の第３の実施の形態に係る半導体チップ１においては、上記本発明の第２の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様に、第２の外部電極端子１１７の配列形態を千鳥状にしてもよい。
【００５６】
さらに、本発明の第３の実施の形態に係る半導体チップ１においては、集積回路１２を４分割以上に分割してもよい。
【００５７】
（第４の実施の形態）
本発明の第４の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の集積回路１２、特にインターフェイス回路（入力回路、出力回路又は入出力回路等）に供給される電源の強化を図った例を説明するものである。
【００５８】
本発明の第４の実施の形態に係る半導体チップ１は、図５に示すように、電源電圧用外部電極端子として使用される第１の外部電極端子１１８と、集積回路１２特にインターフェイス回路に電源電圧を供給する第２の外部電極端子１１７との間を配線１１８Ａにより接続し、インターフェイス回路の電源供給の強化を図ったものである。配線１１８Ａは、例えば第１の外部電極端子１１８、第２の外部電極端子１１７のそれぞれと同一層の第３層目の配線層により形成されている。この第３層目の配線層は、多層配線構造の最上層の配線層という意味で使用されており、第１の外部電極端子１１８及び第２の外部電極端子１１７以外には基本的に配線は配置されないので、このような配線１１８Ａは比較的容易に配設することができる。
【００５９】
このように構成される本発明の第４の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができるとともに、インターフェイス回路の電源強化を図ることができ、集積回路１２の回路動作上の信頼性を向上することができる。
【００６０】
（その他の実施の形態）
本発明は上記複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６１】
例えば、上記第１の実施の形態に係る半導体チップ１は、３層配線構造により形成され、第３層目の配線により第１の外部電極端子１１８及び第２の外部電極端子１１７を形成した場合を説明したが、本発明は、４層以上の多層配線構造を採用した半導体チップ１としてもよい。なお、このような多層配線構造の場合、第１の外部電極端子１１８、第２の外部電極端子１１７のそれぞれは最上層の配線層において形成することができる。
【００６２】
また、上記第１の実施の形態に係る半導体装置１０においては、配線基板２の外部電極端子２５にはんだバンプ電極３０が、外部電極端子２６にはんだバンプ電極３１がそれぞれ配設されているが、本発明は、配線基板２の外部電極端子２５及び２６を第１の内部電極端子２１及び第２の内部電極端子２２と同一表面上に配設し、外部電極端子２５、２６のそれぞれをボンディングワイヤを通して実装ボード等に接続するようにしてもよい。
【００６３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００６４】
【発明の効果】
本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを提供することができる。
【００６５】
さらに、本発明は、回路動作速度の高速化を実現することができる半導体チップを提供することができる。
【００６６】
さらに、本発明は、耐ノイズ性を向上することができる半導体チップを提供することができる。
【００６７】
さらに、本発明は、配線構造を簡易に実現することができる半導体チップを提供することができる。
【００６８】
そしてさらに、本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを備えた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの要部の平面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の要部拡大断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図４】本発明の第３の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図５】本発明の第４の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図６】（Ａ）は本発明の先行技術に係る半導体チップの要部平面図、（Ｂ）は（Ａ）に示す半導体チップの外部電極端子部分の拡大断面図である。
【図７】（Ａ）は本発明の先行技術に係る半導体チップの要部平面図、（Ｂ）は（Ａ）に示す半導体チップの外部電極端子部分の拡大断面図である。
【符号の説明】
１ 半導体チップ
２ 配線基板
２０ 配線基材
２１ 第２の内部電極端子
２２ 第１の内部電極端子
２３，２４ 接続孔配線
２５，２６ 外部電極端子
４ 封止体
１０ 半導体装置
１１ 半導体基板
１１７ 第２の外部電極端子
１１８ 第１の外部電極端子
１１８Ａ 配線
１２ 集積回路
１２Ａ 第１の集積回路
１２Ｂ 第２の集積回路
１２１ トランジスタ
１３０，１３１ バリアメタル膜
１３ スタッドバンプ電極
１４，１５ はんだバンプ電極
【発明の属する技術分野】
本発明は、半導体チップ及び半導体装置に関し、特に外部電極端子（パッド）を有する半導体チップ及びこの半導体チップを配線基板に実装した半導体装置に関する。
【０００２】
【従来の技術】
図６（Ａ）に示す半導体装置に組み込まれる半導体チップ１００は、単結晶シリコン基板１０１の主面に集積回路１０２を備え、この集積回路１０２の周辺領域に外部電極端子（ボンディングパッド）１０３を備えている。外部電極端子１０３は、単結晶シリコン基板１０１の周辺領域のほとんどすべての周囲に渡って、所定間隔において複数配列されている。
【０００３】
図６（Ｂ）に示すように、外部電極端子１０３にはスタッドバンプ電極１０４が配設されるようになっている。スタッドバンプ電極１０４は、半導体チップ１００の外部電極端子１０３と図示しない配線基板の端子との間を電気的かつ機械的に接続するようになっており、配線基板上にフリップチップ方式において半導体チップ１００を実装し、半導体装置を構築するようになっている。スタッドバンプ電極１０４は、ワイヤボンディング装置を利用し、ボンディングワイヤの一端を外部電極端子１０１にボンディングし、ボンディングワイヤの他端を引き上げつつ切断することにより形成されている。
【０００４】
この種の半導体装置においては、スタッドバンプ電極１０４が細径のボンディングワイヤから形成され、スタッドバンプ電極１０４の配列間隔を縮小することができるので、結果として外部電極端子１０３の配列間隔を５０μｍ〜７０μｍ程度のファインピッチにおいて形成することができる。
【０００５】
一方、図７（Ａ）に示す半導体装置に組み込まれる半導体チップ２００は、単結晶シリコン基板２０１の主面に集積回路２０２を備え、この集積回路２０２上及びその周辺領域上を含む全面に外部電極端子（バンプ電極パッド）２０３を備えている。この外部電極端子２０３は、所定間隔において、行列状に複数配列されている。
【０００６】
図７（Ｂ）に示すように、外部電極端子２０３にははんだバンプ電極２０４が配設されるようになっている。はんだバンプ電極２０４は、半導体チップ２００の外部電極端子２０３と図示しない配線基板の端子との間を電気的かつ機械的に接続するようになっており、配線基板上にフリップチップ方式において半導体チップ２００を実装し、半導体装置を構築するようになっている。はんだバンプ電極２０４は、例えばＰｂ−Ｓｎはんだバンプ電極、Ｐｂを含まないＳｎ−Ａｇはんだバンプ電極等を使用し、スクリーン印刷法やめっき法により形成されている。
【０００７】
この種の半導体装置においては、単結晶シリコン基板２０１の主面の全域を有効に利用することができ、例えば１５０μｍ〜２５０μｍの配列間隔により多数のはんだバンプ電極２０４を高密度において配設することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記図６（Ａ）及び図６（Ｂ）に示す半導体チップ１００において、スタッドバンプ電極１０４をボンディングした時に外部電極端子１０３下にダメージを伴うので、外部電極端子１０３は集積回路１０２上、集積回路１０２の結線用配線上等に配設することができない。つまり、外部電極端子１０３の配置領域は単結晶シリコン基板１０１の主面上において集積回路１０２の周辺領域に限られてしまい、外部電極端子１０３のファインピッチ化は図れるものの、外部電極端子１０３を高密度において配設することが難しい。
【０００９】
一方、上記図７（Ａ）及び図７（Ｂ）に示す半導体チップ２００においては、はんだバンプ電極２０４の占有面積が大きく、高密度化を促進するに従い、隣接するはんだバンプ電極２０４間がショートする恐れがある。つまり、外部電極端子２０３は図６（Ａ）及び図６（Ｂ）に示す半導体チップ１００の外部電極端子１０３に匹敵するほど配列間隔を縮小することができないので、外部電極端子２０３の高密度化は図れるものの、外部電極端子２０３をファインピッチにおいて配設することが難しい。
【００１０】
本発明は上記課題を解決するためになされたものである。従って、本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを提供することである。
【００１１】
さらに、本発明の目的は、上記目的を達成しつつ、回路動作速度の高速化を実現することができる半導体チップを提供することである。
【００１２】
さらに、本発明の目的は、上記目的を達成しつつ、耐ノイズ性を向上することができる半導体チップを提供することである。
【００１３】
さらに、本発明の目的は、上記目的を達成しつつ、配線構造を簡易に実現することができる半導体チップを提供することである。
【００１４】
そしてさらに、本発明の目的は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを備えた半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、半導体基板主面の回路上に所定間隔において複数配設された第１の外部電極端子と、半導体基板主面の回路周辺上に複数配設され、第１の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子とを備えた半導体チップとしたことである。ここで、「第１の外部電極端子」は、はんだバンプ電極が形成される電極パッドとして使用されることが好ましい。「はんだバンプ電極」には、Ｐｂが主組成元素として含まれるはんだバンプ電極、Ｐｂを含まないＰｂフリーはんだバンプ電極等が少なくとも含まれる。「はんだバンプ電極」は、スクリーン印刷法、めっき法等により第１の外部電極端子上に形成することができる。一方、「第２の外部電極端子」は、スタッドバンプ電極が形成される電極パッドとして使用されることが好ましい。「スタッドバンプ電極」には、Ａｕスタッドバンプ電極、Ｃｕ若しくはＣｕ合金スタッドバンプ電極等が少なくとも含まれる。「スタッドバンプ電極」は、ワイヤボンディング装置を利用し、第２の外部電極端子上にワイヤの一端をボンディングし、他端を引き上げつつ切断することにより形成することができる。「スタッドバンプ電極」の先端、つまりワイヤの切断された他端は比較的尖った形状を有するようになっており、「スタッドバンプ電極」の全体的な形状は「鋲」に類似した形状で形成されることが好ましい。「第１の外部電極端子」は半導体基板主面の中央部に配設され、「第２の外部電極端子」は半導体基板主面の周辺部に配設されるようになっている。また、逆に、「第１の外部電極端子」は半導体基板主面の周辺部に配設され、「第２の外部電極端子」は半導体基板主面の中央部に配設されるようになっている。
【００１６】
このように構成される本発明の第１の特徴に係る半導体チップにおいては、半導体基板主面の回路上の全域に第１の外部電極端子を配設したので、この第１の外部電極端子を高密度で配設することができ、かつ半導体基板主面の回路周辺上に小さい端子サイズで小さい配列間隔において第２の外部電極端子を配設したので、この第２の外部電極端子の配列間隔をファインピッチにすることができる。
【００１７】
さらに、本発明の第１の特徴に係る半導体チップにおいては、第１の外部電極端子と第２の外部電極端子とに分散させて入力信号、出力信号、入出力信号、電源等の結線を行うことができるので、特に第１の外部電極端子を迂回するような引き回し配線並びにこのような引き回し配線の層数を減少することができる。従って、第１の外部電極端子及び第２の外部電極端子を含む半導体チップの配線構造を簡易に実現することができる。また、半導体チップの配線構造を簡易に実現することができる結果、半導体チップの製造においては製造上の歩留まりを向上することができる。
【００１８】
さらに、本発明の第１の特徴に係る半導体チップにおいては、第１の外部電極端子は第２の外部電極端子と同一配線層において同一導電性材料により形成することができるので、第２の外部電極端子を形成する工程において同時に第１の外部電極端子を形成することができ、再配線プロセスをなくすことができる。従って、本発明の第１の特徴に係る半導体チップにおいては、配線構造を簡易に実現することができ、再配線を減少することができるので、配線に付加される抵抗や容量を減少することができ、回路動作の高速化を実現することができる。さらに、配線構造を簡易に実現することができるので、半導体チップの製造上の歩留まりを向上することができる。
【００１９】
本発明の第２の特徴は、本発明の第１の特徴に係る半導体チップの第１の外部電極端子を少なくとも電源電圧用外部電極端子として使用した半導体チップとしたことである。ここで、「電源電圧」とは、半導体チップの回路の動作電源電圧又は基準電源電圧という意味で使用される。
【００２０】
このように構成される本発明の第２の特徴に係る半導体チップにおいては、第１の外部電極端子の端子サイズが大きく、第１の外部電極端子を通して供給される電源電圧の電圧降下（電源経路の抵抗値）を減少することができるので、ノイズに強く、安定な回路動作を実現することができる。
【００２１】
本発明の第３の特徴は、半導体基板主面の回路上に所定間隔において複数配設された第１の外部電極端子と、半導体基板主面の回路周辺上に複数配設され、第１の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子とを備えた半導体チップと、第１の外部電極端子に対応する第１の内部電極端子と、第２の外部電極端子に対応する第２の内部電極端子とを備えた配線基板と、第１の外部電極端子と第１の内部電極端子との間のはんだバンプ電極と、第２の外部電極端子と第２の内部電極端子との間のスタッドバンプ電極とを備えた半導体装置としたことである。ここで、「第１の外部電極端子」、「第２の外部電極端子」、「はんだバンプ電極」、「スタッドバンプ電極」等の用語の定義は、本発明の第１の特徴に係る半導体チップの「第１の外部電極端子」等の用語の定義と同一である。「配線基板」とは、少なくとも半導体チップを実装することができ、かつ封止体の一部として使用される基板という意味で使用される。この「配線基板」には、樹脂基板（例えば、プリント配線基板）、樹脂テープ基板、セラミックス基板、炭化珪素基板、ガラス基板等が少なくとも含まれる意味で使用される。「第１の内部電極端子」とは、半導体チップの第１の外部電極端子にはんだバンプ電極を介在させて電気的かつ機械的に接続するための端子という意味で使用される。同様に、「第２の内部電極端子」とは、半導体チップの第２の外部電極端子にスタッドバンプ電極を介在させて電気的かつ機械的に接続するための端子という意味で使用される。なお、「配線基板」には、別途、実装ボード、電子機器等に電気的に接続し、半導体装置を実装するための外部電極端子が配設されるようになっている。
【００２２】
このように構成される本発明の第３の特徴に係る半導体装置においては、本発明の第１の特徴に係る半導体チップにおいて得られる効果と同様の効果を得ることができる。
【００２３】
【発明の実施の形態】
次に、図面を参照して、本発明に係る半導体チップ及び半導体装置を、本発明の実施の形態により説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２４】
（第１の実施の形態）
半導体チップの構造：
図１に示すように、本発明の第１の実施の形態に係る半導体チップ１は、半導体基板１１の主面の集積回路１２上に所定間隔において複数配設された第１の外部電極端子１１８と、半導体基板１１の主面の集積回路１２の周辺上に複数配設され、第１の外部電極端子１１８に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子１１７とを備えて構築されている。
【００２５】
集積回路１２は、本発明の第１の実施の形態に係る半導体チップ１において、半導体基板１１の中央部分の大半の領域に配設されている。集積回路１２は、例えば論理回路、記憶回路等を主体として構築されており、ここではインターフェイス回路としての入力回路、出力回路又は入出力回路を含む意味で使用されている。
【００２６】
図２に示すように、半導体基板１１は単結晶シリコン基板により構成されており、この半導体基板１１の主面に多数のトランジスタ１２１が配設されている。本発明の第１の実施の形態に係る半導体チップ１において、トランジスタ１２１には絶縁ゲート型電界効果トランジスタが使用されているが、これに限定されるものではなく、トランジスタ１２１はバイポーラトランジスタ等であってもよい。さらに、図示しないが、集積回路１２には抵抗素子、容量素子等の回路の構築に必須の素子が配設されている。
【００２７】
半導体基板１１の主面上には、トランジスタ１２１等の周囲を取り囲み、トランジスタ１２１間等を相互に電気的に分離する素子分離絶縁膜１１１が配設されている。この素子分離絶縁膜１１１上には、層間絶縁膜１１２を介在させて、トランジスタ１２１間、回路間等を結線する第１層目の配線１１３Ａ〜１１３Ｄが配設されている。この第１層目の配線１１３Ａ〜１１３Ｄは、いずれも層間絶縁膜１１２に形成された接続孔（符号を付けない。）を通してトランジスタ１２１の電極（ソース領域又はドレイン領域等）に電気的に接続されている。第１層目の配線１１３Ａ〜１１３Ｄは、いずれも同一配線層に配設され、例えばＡｌ合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ）膜、Ｃｕ膜等により形成されている。
【００２８】
さらに、第１層目の配線１１３Ａ〜１１３Ｄ上には層間絶縁膜１１４を介在させて第２層目の配線１１５Ａ〜１１５Ｃが配設され、第２層目の配線１１５Ａ〜１１５Ｃ上には層間絶縁膜１１６を介在させて第１の外部電極端子１１８及び第２の外部電極端子１１７が配設されている。第２層目の配線１１５Ａ〜１１５Ｃは、層間絶縁膜１１４に形成された接続孔（符号を付けない。）を通して第１層目の配線１１３Ａ〜１１３Ｄに電気的に接続されている。第２層目の配線１１５Ａ〜１１５Ｃは第１層目の配線１１３Ａ〜１１３Ｄと同様に例えばＡｌ合金膜により形成されている。
【００２９】
第１の外部電極端子１１８、第２の外部電極端子１１７は、いずれも、第３層目の配線として、同一配線層において同一配線材料により形成されている。例えば、第１の外部電極端子１１８及び第２の外部電極端子１１７は、第１層目の配線１１３Ａ〜１１３Ｄ、第２層目の配線１１５Ａ〜１１５Ｃのそれぞれと同様にＡｌ合金膜、Ｃｕ膜等により形成されている。
【００３０】
図２に示す第１の外部電極端子１１８は、層間絶縁膜１１６に形成された接続孔を通して第２層目の配線１１５Ｂ、１１５Ｃのそれぞれに接続され、これらの第２層目の配線１１５Ｂ、１１５Ｃのそれぞれに電源電圧を供給するようになっている。すなわち、多数配設された第１の外部電極端子１１８のうち、その幾つかの第１の外部電極端子１１８は電源電圧用外部電極端子として使用されるようになっている。電源電圧は、集積回路１２の回路動作電圧例えば３．３Ｖ〜５Ｖの電圧であり、又は集積回路１２の回路基準電圧例えば０Ｖである。第１の外部電極端子１１８に接続された第２層目の配線１１５Ｂは第１層目の配線１１３Ｂを通してトランジスタ１２１に電源電圧を供給し、第２層目の配線１１５Ｃは第１層目の配線１１３Ｄを通してトランジスタ１２１に電源電圧を供給するようになっている。第１の外部電極端子１１８は、集積回路１２上のほぼ全面の領域において、行列状に規則的に配列されている。この第１の外部電極端子１１８は、行方向、列方向のそれぞれに、１５０μｍ〜２５０μｍの比較的大きな間隔において配列されている。
【００３１】
第１の外部電極端子１１８上には最終保護膜１１９が形成されており、この最終保護膜１１９の電極開口（符号は付けない。）から露出する第１の外部電極端子１１８の表面上にはバリアメタル膜１３１が配設されている。バリアメタル膜１３１は、必ずしもこれに限定されるものではないが、例えばＣｒ膜上にＮｉ膜、Ｐｄ膜のそれぞれを順次積層した複合膜を実用的に使用することができる。
【００３２】
同図２に示す第２の外部電極端子１１７は、層間絶縁膜１１６に形成された接続孔を通して第２層目の配線１１５Ａに接続され、主に、この第２層目の配線１１５Ａに入力信号の伝達を行う、若しくは第２層目の配線１１５Ａから出力信号の伝達を行う、若しくは第２層目の配線１１５Ａとの間で入出力信号の伝達を行うようになっている。すなわち、多数配設された第２の外部電極端子１１７のうち、その大半の第２の外部電極端子１１７は入力信号用、出力信号用又は入出力信号用外部電極端子として使用されるようになっている。第２の外部電極端子１１７に接続された第２層目の配線１１５Ａは第１層目の配線１１３Ａを通してトランジスタ１２１に接続され、第２の外部電極端子１１７とトランジスタ１２１との間において信号の伝達が行われるようになっている。第２の外部電極端子１１７は、集積回路１２の周辺領域上の、半導体基板１１の周縁に沿ったほぼ全域において、１列で規則的に配列されている。この第２の外部電極端子１１７は、第１の外部電極端子１１８の端子サイズに比べて端子サイズが小さく、さらに配列方向に５０μｍ〜７０μｍの比較的小さな間隔において配列されている。
【００３３】
第２の外部電極端子１１７上には最終保護膜１１９が形成されており、この最終保護膜１１９の電極開口（符号は付けない。）から露出する第２の外部電極端子１１７の表面上にはバリアメタル膜１３０が配設されている。バリアメタル膜１３０はバリアメタル膜１３１と同一層に形成され、同一導電性材料により形成されている。
【００３４】
半導体装置の構造：
上記図１及び図２に示すように、本発明の第１の実施の形態に係る半導体装置１０は、上記半導体チップ１と、この半導体チップ１の第１の外部電極端子１１８に対応する第１の内部電極端子２２と、半導体チップ１の第２の外部電極端子１１７に対応する第２の内部電極端子２１とを備えた配線基板２と、第１の外部電極端子１１８と第１の内部電極端子２２との間のはんだバンプ電極１５と、第２の外部電極端子１１７と第２の内部電極端子２１との間のスタッドバンプ電極１３とを少なくとも備えて構築されている。さらに、半導体装置１０においては、半導体チップ１と配線基板２との間に、少なくとも半導体チップ１の集積回路１２を保護する封止体４が配設されている。この封止体４には、例えば滴下塗布法により滴下しその後に硬化させたポリイミド系樹脂を実用的に使用することができる。
【００３５】
配線基板２は、配線基材２０と、配線基材２０の表面上（図２中、下側表面上）の第１の内部電極端子２２及び第２の内部電極端子２１と、配線基材２０の裏面上（図２中、上側表面上）の外部電極端子２５及び２６と、第１の内部電極端子２２と外部電極端子２６との間を電気的に接続する接続孔配線２４と、第２の内部電極端子２１と外部電極端子２５との間を電気的に接続する接続孔配線２３とを少なくとも備えて構成されている。
【００３６】
配線基材２０には、例えばエポキシ系樹脂基板を実用的に使用することができる。第１の内部電極端子２２、第２の内部電極端子２１、外部電極端子２５、２６のそれぞれには、例えばＣｕ膜、Ｎｉ膜等の単層膜、Ｃｕ膜上にＮｉめっき膜を形成した複合膜、Ｃｕ膜やＮｉ膜上にＡｕめっき膜を形成した複合膜等を実用的に使用することができる。接続孔配線２３、２４には、例えばＣｕ膜を実用的に使用することができる。図２においては詳細に示していないが、第１の内部電極端子２２、第２の内部電極端子２１等の他に配線が配線基材２０の表面上、裏面上のそれぞれに配設されている。そして、外部電極端子２５上には、図示しない実装ボードや電子機器に実装するためのはんだバンプ電極３０が配設されるようになっており、同様に外部電極端子２６上にははんだバンプ電極３１が配設されるようになっている。
【００３７】
なお、本発明においては、上記半導体装置１０の配線基板２に、樹脂テープ基板（例えば、ポリイミド系樹脂テープ基板）、セラミックス基板、炭化珪素基板、ガラス基板等を使用することができる。
【００３８】
半導体チップ１の第１の外部電極端子１１８と配線基板２の第１の内部電極端子２２との間に配設されたはんだバンプ電極１５は、例えばＰｂを主組成元素とするはんだバンプ電極（例えば、Ｐｂ−Ｓｎ等の２元系はんだや３元系以上のはんだが含まれる。）、Ｐｂを含まないＰｂフリーはんだ（例えば、Ｓｎ−Ａｇ等の２元系はんだや３元系以上のはんだが含まれる。）等を実用的に使用することができる。第１の外部電極端子１１８、第１の内部電極端子２２のそれぞれの端子サイズはほぼ同一に設定されており、リフロー処理後（最終的な構造）のはんだバンプ電極１５においては、第１の外部電極端子１１８、第１の内部電極端子２２のそれぞれの端子サイズに応じて電流が流れる方向と直交する断面積が大きくなっている。すなわち、はんだバンプ電極１５の電流経路の抵抗値が小さいので、電流容量の大きな電源電圧の供給、高速動作を決定するクロック信号の供給等にはんだバンプ電極１５を使用することが好ましい。はんだバンプ電極１５は、例えばスクリーン印刷法、めっき法、ボール搭載法等により、第１の外部電極端子１１８上、又は第１の内部電極端子２２上、又は第１の外部電極端子１１８上及び第１の内部電極端子２２上の双方に形成することができる。
【００３９】
半導体チップ１の第２の外部電極端子１１７と配線基板２の第２の内部電極端子２１との間に配設されたスタッドバンプ電極１３は、例えばＡｕ、Ｃｕ、Ｃｕ合金等を実用的に使用することができる。このスタッドバンプ電極１３は、ワイヤボンディング装置を利用し、半導体チップ１の第２の外部電極端子１１７（又は配線基板２の第２の内部電極端子２１）上にワイヤの先端をボンディングし、ワイヤの他端を引き上げるとともに切断することにより形成することができる。従って、スタッドバンプ電極１３の上部（ワイヤの他端側）は尖った形状において形成されている。
【００４０】
スタッドバンプ電極１３との電気的かつ機械的な接続信頼性を向上するために、配線基板２の第２の内部電極端子２１上（図２中、下側表面上）には例えばＳｎ−Ａｇ等からなるはんだバンプ電極１４が配設されている。さらに、このはんだバンプ電極１４は、第２の外部電極端子１１７と第２の内部電極端子２１との間の間隔の調節（スタッドバンプ電極１３の高さ調節）を行うようになっている。例えば、第１の外部電極端子１１８と第１の内部電極端子２２との間に配設されるはんだバンプ電極１５は１００μｍ程度の高さで形成され、これに対してスタッドバンプ電極１３が６０μｍ程度の高さで形成されるので、はんだバンプ電極１４は、これらの高さの差を緩和し、スタッドバンプ電極１３により第２の外部電極端子１１７と第２の内部電極端子２１との間を確実に電気的に接続するようになっている。
【００４１】
スタッドバンプ電極１３は、半導体チップ１の第２の外部電極端子１１７の端子サイズと同等の平面面積の範囲内において形成されるようになっている。このため、はんだバンプ電極１５の電流が流れる方向と直交する断面積に比べて、スタッドバンプ電極１３の同一方向の断面積は小さくなるが、スタッドバンプ電極１３には抵抗値が小さいＡｕ等を使用しているので、スタッドバンプ電極１３自体の抵抗値は小さくすることができる。
【００４２】
このように構成される本発明の第１の実施の形態に係る半導体チップ１においては、半導体基板１１の主面の集積回路１２上の全域に第１の外部電極端子１１８を配設したので、この第１の外部電極端子１１８を高密度で配設することができ、かつ半導体基板１１の主面の集積回路１２の周辺上に小さい端子サイズで小さい配列間隔において第２の外部電極端子１１７を配設したので、この第２の外部電極端子１１７の配列間隔をファインピッチにすることができる。
【００４３】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８と第２の外部電極端子１１７とに分散させて入力信号、出力信号、入出力信号、電源電圧等の結線を行うことができるので、特に第１の外部電極端子１１８を迂回するような引き回し配線（例えば、第３層目の配線）並びにこのような引き回し配線の層数を減少することができる。つまり、集積回路１２の中央部分に配設された回路の信号や電源電圧は第１の外部電極端子１１８を使用して配線基板２との間で伝達を行い、集積回路１２の内部の周辺に配設された回路（例えば、インターフェイス回路等）の信号や電源電圧は第２の外部電極端子１１７を使用して配線基板２との間で伝達を行うことができる。従って、第１の外部電極端子１１８及び第２の外部電極端子１１７を含む半導体チップ１の配線構造を簡易に実現することができる。また、半導体チップ１の配線構造を簡易に実現することができる結果、半導体チップ１の製造上の歩留まりを向上することができる。
【００４４】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８は第２の外部電極端子１１７と同一配線層において同一導電性材料により形成することができる。上記図７（Ａ）及び図７（Ｂ）に示す半導体チップ２００においては、図６（Ａ）及び図６（Ｂ）に示す外部電極端子１０３が配設された半導体チップ１００と同様のものに、外部電極端子２０３及びこの外部電極端子２０３と外部電極端子１０３との間を電気的に接続する配線を配設するために、半導体チップ２００の製造後に再配線プロセスが追加されていたが、本発明の第１の実施の形態に係る半導体チップ１においては、第２の外部電極端子１１７を形成する工程において同時に第１の外部電極端子１１８を形成することができるので、上記再配線プロセスをなくすことができる。従って、本発明の第１の実施の形態に係る半導体チップ１においては、配線構造を簡易に実現することができ、再配線を減少することができるので、配線に付加される抵抗や容量を減少することができ、集積回路１２の回路動作の高速化を実現することができる。さらに、配線構造を簡易に実現することができるので、半導体チップ１の製造上の歩留まりを向上することができる。
【００４５】
さらに、本発明の第１の実施の形態に係る半導体チップ１においては、第１の外部電極端子１１８の端子サイズが大きく、第１の外部電極端子１１８を通して供給される電源電圧の電圧降下（電源経路の抵抗値）を減少することができるので、ノイズに強く、集積回路１２の安定な回路動作を実現することができる。
【００４６】
そしてさらに、本発明の第１の実施の形態に係る半導体装置１０においては、本発明の第１の実施の形態に係る半導体チップ１において得られる効果と同様の効果を得ることができる。
【００４７】
（第２の実施の形態）
本発明の第２の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７の配列形態を変更した例を説明するものである。
【００４８】
本発明の第２の実施の形態に係る半導体チップ１は、図３に示すように、第２の外部電極端子１１７を、２列に配列し、一方の列に対して他方の列の配列間隔を半ピッチずらした千鳥状に配列したものである。第２の外部電極端子１１７には、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様に、スタッドバンプ電極１３が配設されるようになっている（図２参照。）。また、第１の外部電極端子１１８にははんだバンプ電極１５が配設されるようになっている。
【００４９】
なお、図示しないが、この半導体チップ１を搭載する配線基板２の第２の内部電極端子２１の配列形態も千鳥状になっており、この半導体チップ１及び配線基板２により半導体装置１０が構築されている（図２参照。）。
【００５０】
このように構成される本発明の第２の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができる。さらに、半導体チップ１においては、第２の外部電極端子１１７を千鳥状に配列したので、隣接するスタッドバンプ電極１３間の間隔に余裕を持たせることができ、スタッドバンプ電極１３間のショート等を防止することができる。
【００５１】
（第３の実施の形態）
本発明の第３の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の第１の外部電極端子１１８、第２の外部電極端子１１７の配列形態を変更した例を説明するものである。
【００５２】
本発明の第３の実施の形態に係る半導体チップ１は、図４に示すように、集積回路１２が第１の集積回路１２Ａ及び第２の集積回路１２Ｂに２分割されて左右に配設され、この分割された第１の集積回路１２Ａ上及び第２の集積回路１２Ｂ上に第１の外部電極端子１１８を配列している。この第１の外部電極端子１１８上には、本発明の第１の実施の形態に係る半導体チップ１の第１の外部電極端子１１８と同様にはんだバンプ電極１５が配設されるようになっている（図２参照。）。
【００５３】
さらに、半導体チップ１において、第１の集積回路１２Ａと第２の集積回路１２Ｂとの間の領域、すなわち集積回路１２の周辺領域上には、第２の外部電極端子１１７が配列されている。この第２の外部電極端子１１７は、本発明の第３の実施の形態に係る半導体チップ１において、図４中、左右方向に２列で上下方向に複数配列されている。なお、第２の外部電極端子１１７の配列数は４列程度までが実用的である。第２の外部電極端子１１７には、本発明の第１の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様にスタッドバンプ電極１３が配設されるようになっている（図２参照。）。結果的に、本発明の第３の実施の形態に係る半導体チップ１は、半導体基板１１の主面の中央部に第２の外部電極端子１１７が配設され、半導体基板１１の主面の周辺部に第１の外部電極端子１１８が配設されるレイアウトになっている。
【００５４】
このように構成される本発明の第３の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができる。
【００５５】
なお、本発明の第３の実施の形態に係る半導体チップ１においては、上記本発明の第２の実施の形態に係る半導体チップ１の第２の外部電極端子１１７と同様に、第２の外部電極端子１１７の配列形態を千鳥状にしてもよい。
【００５６】
さらに、本発明の第３の実施の形態に係る半導体チップ１においては、集積回路１２を４分割以上に分割してもよい。
【００５７】
（第４の実施の形態）
本発明の第４の実施の形態は、本発明の第１の実施の形態に係る半導体チップ１の集積回路１２、特にインターフェイス回路（入力回路、出力回路又は入出力回路等）に供給される電源の強化を図った例を説明するものである。
【００５８】
本発明の第４の実施の形態に係る半導体チップ１は、図５に示すように、電源電圧用外部電極端子として使用される第１の外部電極端子１１８と、集積回路１２特にインターフェイス回路に電源電圧を供給する第２の外部電極端子１１７との間を配線１１８Ａにより接続し、インターフェイス回路の電源供給の強化を図ったものである。配線１１８Ａは、例えば第１の外部電極端子１１８、第２の外部電極端子１１７のそれぞれと同一層の第３層目の配線層により形成されている。この第３層目の配線層は、多層配線構造の最上層の配線層という意味で使用されており、第１の外部電極端子１１８及び第２の外部電極端子１１７以外には基本的に配線は配置されないので、このような配線１１８Ａは比較的容易に配設することができる。
【００５９】
このように構成される本発明の第４の実施の形態に係る半導体チップ１においては、上記本発明の第１の実施の形態に係る半導体チップ１により得られる効果と同様の効果を得ることができるとともに、インターフェイス回路の電源強化を図ることができ、集積回路１２の回路動作上の信頼性を向上することができる。
【００６０】
（その他の実施の形態）
本発明は上記複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６１】
例えば、上記第１の実施の形態に係る半導体チップ１は、３層配線構造により形成され、第３層目の配線により第１の外部電極端子１１８及び第２の外部電極端子１１７を形成した場合を説明したが、本発明は、４層以上の多層配線構造を採用した半導体チップ１としてもよい。なお、このような多層配線構造の場合、第１の外部電極端子１１８、第２の外部電極端子１１７のそれぞれは最上層の配線層において形成することができる。
【００６２】
また、上記第１の実施の形態に係る半導体装置１０においては、配線基板２の外部電極端子２５にはんだバンプ電極３０が、外部電極端子２６にはんだバンプ電極３１がそれぞれ配設されているが、本発明は、配線基板２の外部電極端子２５及び２６を第１の内部電極端子２１及び第２の内部電極端子２２と同一表面上に配設し、外部電極端子２５、２６のそれぞれをボンディングワイヤを通して実装ボード等に接続するようにしてもよい。
【００６３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００６４】
【発明の効果】
本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを提供することができる。
【００６５】
さらに、本発明は、回路動作速度の高速化を実現することができる半導体チップを提供することができる。
【００６６】
さらに、本発明は、耐ノイズ性を向上することができる半導体チップを提供することができる。
【００６７】
さらに、本発明は、配線構造を簡易に実現することができる半導体チップを提供することができる。
【００６８】
そしてさらに、本発明は、外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップを備えた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの要部の平面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の要部拡大断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図４】本発明の第３の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図５】本発明の第４の実施の形態に係る半導体装置に組み込まれる半導体チップの要部平面図である。
【図６】（Ａ）は本発明の先行技術に係る半導体チップの要部平面図、（Ｂ）は（Ａ）に示す半導体チップの外部電極端子部分の拡大断面図である。
【図７】（Ａ）は本発明の先行技術に係る半導体チップの要部平面図、（Ｂ）は（Ａ）に示す半導体チップの外部電極端子部分の拡大断面図である。
【符号の説明】
１ 半導体チップ
２ 配線基板
２０ 配線基材
２１ 第２の内部電極端子
２２ 第１の内部電極端子
２３，２４ 接続孔配線
２５，２６ 外部電極端子
４ 封止体
１０ 半導体装置
１１ 半導体基板
１１７ 第２の外部電極端子
１１８ 第１の外部電極端子
１１８Ａ 配線
１２ 集積回路
１２Ａ 第１の集積回路
１２Ｂ 第２の集積回路
１２１ トランジスタ
１３０，１３１ バリアメタル膜
１３ スタッドバンプ電極
１４，１５ はんだバンプ電極
Claims (5)
- 半導体基板主面の回路上に所定の間隔において複数配設された第１の外部電極端子と、前記半導体基板主面の回路周辺上に複数配設され、前記第１の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第２の外部電極端子とを備えた半導体チップと、
前記第１の外部電極端子に対応する第１の内部電極端子と、前記第２の外部電極端子に対応する第２の内部電極端子とを備えた配線基板と、
前記第１の外部電極端子上に形成され、と第１の内部電極端子との間に設けられるはんだバンプ電極と、
前記第２の外部電極端子上に形成され、と第２の内部電極端子との間に設けられるスタッドバンプ電極と、
を備えたことを特徴とする半導体装置。 - 前記第１の外部電極端子は、少なくとも電源電圧用外部電極端子として使用されることを特徴とする請求項１に記載の半導体装置。
- 前記半導体チップの前記半導体基板主面の中央部に前記第１の外部電極端子が配設され、前記半導体基板主面の周辺部に前記第２の外部電極端子が配設されていることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記半導体チップの前記半導体基板主面の中央部に前記第２の外部電極端子が配設され、前記半導体基板主面の周辺部に前記第１の外部電極端子が配設されていることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記第２の内部電極端子と前記スタッドバンプ電極との間に、さらにはんだ電極が配設されていることを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068801A JP3869220B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068801A JP3869220B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270643A JP2002270643A (ja) | 2002-09-20 |
| JP3869220B2 true JP3869220B2 (ja) | 2007-01-17 |
Family
ID=18926934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001068801A Expired - Fee Related JP3869220B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3869220B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767556B2 (ja) * | 2005-03-03 | 2011-09-07 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US20120170242A1 (en) * | 2009-06-03 | 2012-07-05 | Sharp Kabushiki Kaisha | Circuit board, connecting structure of circuit boards, and display panel assembly |
| JP5263053B2 (ja) * | 2009-07-24 | 2013-08-14 | 株式会社村田製作所 | 半導体パッケージおよび半導体パッケージモジュール |
| JP2011119765A (ja) * | 2011-03-07 | 2011-06-16 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-03-12 JP JP2001068801A patent/JP3869220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270643A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225468B1 (ko) | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 | |
| US8293574B2 (en) | Semiconductor device having a plurality of semiconductor constructs | |
| JP3521117B2 (ja) | 集積回路パッケージ | |
| US20050205978A1 (en) | Semiconductor package and fabrication method thereof | |
| US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| US6864565B1 (en) | Post-passivation thick metal pre-routing for flip chip packaging | |
| JP2001217355A (ja) | 半導体装置 | |
| US20080230892A1 (en) | Chip package module | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| US20180047698A1 (en) | Semiconductor device | |
| JP3918842B2 (ja) | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
| JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
| JP4494249B2 (ja) | 半導体装置 | |
| US20080230886A1 (en) | Stacked package module | |
| US7538442B2 (en) | Semiconductor chip and semiconductor device | |
| US11101206B2 (en) | Semiconductor device and electronic device | |
| JP3869220B2 (ja) | 半導体装置 | |
| US8338965B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
| TWI770287B (zh) | 半導體裝置 | |
| US20130113096A1 (en) | Semiconductor device | |
| JP2011222901A (ja) | 半導体装置 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| JPH10173087A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |