CN100472764C - 元器件内装组件及其制造方法 - Google Patents

元器件内装组件及其制造方法 Download PDF

Info

Publication number
CN100472764C
CN100472764C CNB2005800019083A CN200580001908A CN100472764C CN 100472764 C CN100472764 C CN 100472764C CN B2005800019083 A CNB2005800019083 A CN B2005800019083A CN 200580001908 A CN200580001908 A CN 200580001908A CN 100472764 C CN100472764 C CN 100472764C
Authority
CN
China
Prior art keywords
resin
ceramic multi
pit
layer baseplate
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800019083A
Other languages
English (en)
Other versions
CN1906759A (zh
Inventor
西泽吉彦
酒井范夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1906759A publication Critical patent/CN1906759A/zh
Application granted granted Critical
Publication of CN100472764C publication Critical patent/CN100472764C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

本发明提供能够稳定形成具有足够面积的外部端子电极、安装性能好的小型的元器件内装组件及其制造方法。在陶瓷多层基板(1)的安装面一侧设置凹坑(4)并在其中放置电路元器件(6)之后、进行树脂浇注而形成的元器件内装组件，在陶瓷多层基板(1)的安装面一侧连续覆盖框状部分(5)及浇注的第1树脂部分(15)那样设置第2树脂部分(20)，在该第2树脂部分(20)的外表面设置外部端子电极(21)。

Description

元器件内装组件及其制造方法
技术领域
本发明涉及在陶瓷多层基板的底面侧设置凹坑并在其中放置电路元器件后，进行树脂浇注而形成的元器件内装组装及其制造方法。
背景技术
在便携式终端等信息通信装置的内部，装有片状天线、延迟线、高频复合开关组件、接收器件等各种高频组件。这样的高频组装是在安装在印制线路板的安装基板上的状态下使用。作为这样的高频组件的结构，一般是采用在多层基板上安装电路元件的结构。
近年来，信息通信装置等电子装置正进一步小型化，对高频组件的小型化要求也进一步提高。但是，若减小多层基板的面积，则产生的问题是，不能安装组件所需的全部回路元件。
因此常常这样进行，即对陶瓷多层基板形成凹坑，在凹坑内部安装电路元器件。
在专利文献1提出一种方案，它在陶瓷多层基板上安装晶体振子，同时在陶瓷多层基板的底面形成凹坑，在该凹坑内放置IC芯片，利用树脂浇注，形成表面安装型晶体振荡器。
这样，在陶瓷多层基板的底面(安装面)设置凹坑的情况下，在陶瓷多层基板安装的凹坑周围的框架部分形成外部端子电极。
图9(a)为从背面方向来看这样的陶瓷多层基板的视图，在陶瓷多层基板50的底面具有凹坑，具有将浇注树脂52向凹坑51内浇注的结构。然后，在凹坑51的周围的框状部分53形成外部端子电极54。
专利文献1：特开2000-77942号公报
但是，随着陶瓷多层基板进一步小型化，如图9(b)所示，不得不使框状部分53的宽度更窄。这是由于，在电路设计上，不能改变电路元器件的数量及大小，因此不能减小凹坑51的面积。所以，不能充分确保外部端子电极54的面积，当安装在母板等安装基板上时，容易产生连接不良的情况。另外，即使在正常连接的情况下，也由于连接面积小，因此容易由于来自外部的冲击而使连接部分剥离，连接可靠性有问题。
另外，虽然也考虑在充填凹坑51的浇注树脂52上形成外部端子电极54，但由于浇注树脂52是在流入液体状的树脂之后使该树脂固化，因此由于固化收缩等原因，表面凹下形成凹陷，或者树脂鼓起，难以形成平坦表面。所以，不适合作为外部端子电极54的形成部位。
因此，本发明的目的在于提供一种小型的元器件内装组件及其制造方法，是在陶瓷多层基板的安装面一侧设置凹坑并在其中放置电路元器件后、进行树脂浇注而形成的元器件内装组件，它能够稳定形成具有足够面积的外部端子电极，安装性能好。
发明内容
为了达到前述目的，本发明第1方面的元器件内装组件，包含：将多层陶瓷层叠层并具有一个主面及另一个主面，在前述一个主面上形成凹坑及包围该凹坑的框状部分的陶瓷多层基板；放置并固定在前述凹坑内部的第1电路元器件；向前述凹坑浇注并将前述第一电路元器件埋没的第1树脂部分；以及在前述陶瓷多层基板的前述一个主面上连续覆盖前述框状部分及前述第1树脂部分那样与前述框状部分及前述第1树脂部分接合，并在露出在外部的主面上具有外部端子电极的第2树脂部分。
本发明第7方面的元器件内装组件的制造方法，包含以下工序：制备陶瓷多层基板的工序，是将多层陶瓷层叠层并具有一个主面及另一个主面，在前述一个主面上形成凹坑及包围该凹槽的框状部分的陶瓷多层基板；将第1电路元器件放置并固定在前述凹坑内部的工序；向前述凹坑充填液体状的热固化性树脂并将前述第1电路元器件埋没而形成第1树脂部分的工序；在前述陶瓷多层基板的前述一个主面上，连续覆盖前述框状部分及前述第1树脂部分那样压接半固化状态的热固化性树脂构成的树脂片，从而形成第2树脂部分的工序；以及在前述第2树脂部分的露出在外部的主面上，设置外部端子电极的工序。
在本发明中，是在利用第1树脂部分浇注陶瓷多层基板的一个主面上形成的凹坑之后，设置覆盖凹坑及框状部分的第2树脂部分，并在其表面形成外部端子电极。在向凹坑浇注的第1树脂部分的表面上即使有凹陷及凸起，由于第2树脂部分能够吸收该凹凸，使表面平坦，因此适合作为外部端子电极的形成部位。所以，能够与凹坑的大小无关而形成外部端子电极，能够形成具有足够面积的外部端子电极。
在向陶瓷多层基板的底面形成的凹坑浇注树脂时，它的树脂量的管理非常难，经常容易发生不好的情况。即结果是，若树脂量不足，则随着树脂的固化收缩，而树脂表面凹下形成凹陷，反之若树脂量过多，则树脂比框状部分要鼓起。由于第2树脂层能够吸收这样的凹下的凹陷及鼓起，因此可以放松对凹坑的树脂注入量的管理，能够提高制造的合格率。
在陶瓷多层基板由低温烧结陶瓷多层基板(LTCC)构成时，与高温烧结陶瓷多层基板(HTCC)相比，由于多数的强度较低，因此常常因受到来自安装基板的冲击而产生破碎或裂纹。但是，在陶瓷多层基板的安装面一侧设置第2树脂层，由于该第2树脂层兼作为冲击吸收层，因此能够提高对冲击的连接可靠性。
作为电路元器件，可以是晶体管、IC、LSI等的有源元件，也可以是片状电容器、片状电阻器、片状热敏电阻器、片状电感器等的无源元件。
为了将电路元器件与陶瓷多层基板连接，在陶瓷多层基板的凹坑的底部设置焊盘电极，将电路元器件安装在该焊盘电极上即可。作为安装方法，可以将电路元器件固定在凹坑底面之后，通过引线键合等方法将焊盘电路与电路元器件电连接，也可以将电路元器件的电极通过焊锡或导电性粘结剂直接安装在焊盘电极上，还可以采用芯片倒装的方法。安装方法可以是任意的。
也可根据本发明的第2方面，在与凹坑相对的区域形成外部端子电极的至少一部分。
在以往，外部端子电极的形成部位限于陶瓷多层基板的框状部分，而在本发明中，由于在第2树脂部分的表面形成外部端子电极，因此即使外部端子电极的一部分伸出到与凹坑相对的区域也没有问题，能够形成更大面积的外部端子电极。
根据本发明的第2方面，也可以设置全部配置在与凹坑相对的区域的外部端子电极。即，在以往不能形成的区域也能够形成外部端子电极。
根据本发明的第3方面，也可以采用这样的结构，即在陶瓷多层基板的内部形成内部电路要素，在框状部分与第2树脂部分的界面形成与内部电路要素电连接的中间电极，在第2树脂部分的内部形成将中间电极与外部端子电极电连接的通路导体。
所谓内部电路要素，是配置在陶瓷多层基板层间的内部导体、以及沿厚度方向贯通陶瓷多层基板的通路导体的总称。
作为将外部端子电极与形成在陶瓷多层基板内部的内部电路要素进行电连接的方法，若在框状部分与第2树脂部分的界面形成与内部电路要素电连接的中间电极，并在第2树脂部分的内部形成将中间电极与外部端子电极电连接的通路导体，则能够简单而且可靠地连接。另外，由于在陶瓷多层基板及第2树脂层的外周面不形成电极，因此可以采用对母基板状态的陶瓷多层基板进行第1树脂层的浇注及第2树脂层的接合、然后再通过切割或截断来分割成小片的方法，能够提供适合批量生产的制造方法。
根据本发明的第4方面，也可以采用这样的结构，即在陶瓷多层基板的内部形成内部电路要素，在陶瓷多层基板另一主面上形成与内部电路要素电连接的焊盘电极，将第2电路元器件安装在焊盘电极上。
这样，不仅在陶瓷多层基板的一个主面(下表面)侧，在另一个主面(上表面)也放置电路元器件，通过这样能够力图集成化，实现更强功能的元器件内装组件。
根据本发明的第5方面，也可以在陶瓷多层基板另一个主面上罩上覆盖第2电路元器件的壳体。
仅在陶瓷多层基板的另一个主面上安装电路元器件，由于电路元器件露出在外面，因此若加上外力，电路元器件容易脱落，另外不能用贴装机进行吸附。因此，通过在陶瓷多层基板上罩上覆盖电路元器件的壳体，能够防止电路元器件脱落并能够用贴装机吸附，同时在金属壳体的情况下，能够对电路元器件进行电磁屏蔽。
根据本发明的第6方面，也可以在陶瓷多层基板的另一个主面上具有浇注的、并将第2电路元器件埋没的第3树脂部分。
在这种情况下与本发明的第5方面相同，浇注树脂能够保护电路元器件，同时也能够用贴装机吸附。
根据本发明的第7方面，第2树脂部分是在陶瓷多层基板的一个主面上将半固化状态的热固化性树脂构成的树脂片连续覆盖框状部分及第1树脂部分那样压接而形成。所谓半固化状态是指B级状态或预浸渍状态。
压接时，由于第2树脂部分还没有固化，因此能够吸收第1树脂部分的凹凸，能够使其外表面平坦。在第2树脂层的外表面要形成外部端子电极，可以在使第2树脂层固化之后形成，在可以在压接时同时形成。例如可以准备粘贴有铜箔等外部端子电极的支持板，将半固化状态的第2树脂部分分放在中间，将支持板与陶瓷多层基板的一个主面压接，在第2树脂部分固化后，剥离支持板，从而将外部端子电极转印到第2树脂部分。
根据本发明的第8方面，第1树脂部分与第2树脂部分的固化顺序可以首先使第1树脂部分固化，然后压接第2树脂部分，在这之后使第2树脂部分固化，也可以根据本发明的第9方面，第1树脂部分维持未固化的状态不变，压接第2树脂部分，在这之后同时使第1及第2树脂部分固化。
在前者的情况下，由于在第1树脂部分固化后压接第2树脂部分，因此第2树脂部分能够容易吸收第1树脂部分的凹凸。另外，在后者的情况下，具有一次完成固化工序的优点。
根据本发明第1方面有关的发明，由于在向陶瓷多层基板上形成的凹坑利用第1树脂部分浇注之后，设置覆盖第1树脂部分及框状部分的第1树脂部分，并在其表面形成外部端子电极，因此即使第1树脂部分的表面有凹陷或凸起，第2树脂部分也能够吸收该凹凸，使表面平坦。所以，能够与凹坑的大小无关而形成外部端子电极，能够形成所需大小的外部端子电极。
在向陶瓷多层基板形成的凹坑浇注树脂时，它的树脂量的管理非常难，经常容易发生不好的情况，但由于第2树脂层能够吸收第1树脂部分的凹凸，因此对凹坑的树脂注入量容易管理，能够提高制造的合格率。
附图说明
图1为本发明有关的元器件内装组装第1实施形态的剖视图。
图2为图1所示的元器件内装组件的仰视图。
图3为本发明有关的元器件内装组装第2实施形态的剖视图。
图4为本发明有关的元器件内装组装第3实施形态的剖视图。
图5为本发明有关的元器件内装组装第4实施形态的剖视图。
图6为本发明有关的元器件内装组装第5实施形态的剖视图。
图7所示为图1所示的元器件内装组件的制造工序图。
图8为本发明有关的元器件内装组件其它实施形态的仰视图。
图9为以往的元器件内装组件的仰视图。
具体实施方式
图1及图2所示为本发明有关的元器件内装组件的第1实施形态。
该元器件内装组件，含有由多层陶瓷层构成的陶瓷多层基板1、向陶瓷多层基板1的下表面形成的凹坑4浇注的第1树脂部15、以及与陶瓷多层基板1的整个下表面附着固定的第2树脂部分20。
陶瓷多层基板1是由例如低温烧结陶瓷多层基板(LTCC)构成，在多层陶瓷层的层间设置内部电极2，同时设置沿厚度方向贯通陶瓷层的通路导体3，并烧结成一体。也可以在陶瓷多层基板1内一体形成叠层电容器或叠层电感器等。在陶瓷多层基板1的下表面形成凹坑4、以及包围该凹坑4的框状部分5。在凹坑4的底部固定第1电路元器件6，该电路元器件6与凹坑4的内侧的台阶部分形成的电极7利用键合引线8进行电连接。
向凹坑4浇注热固化性树脂构成的第1树脂部分15。在该实施形态中，第1树脂部分15的表面比框状部分5的表面要凹下去。
在框状部分5的下表面形成多个中间电极9，该中间电极9通过上述通路导体3与内部电极2电连接。
在陶瓷多层基板1的上表面形成多个焊盘电极10，这些焊盘电极10与通过通路导体3与内部电极2电连接。在焊盘电极10上安装第2电路元器件11。
第2树脂部分20与陶瓷多层基板1的下表面接合，使其连续覆盖框状部分5与第1树脂部分15。第2树脂部分20最好采用与第1树脂部分15相近组成的热固化性树脂，这里采用同一热固化性树脂。特别是在用同一组成的树脂构成时，两树脂部分15和20能够很好粘接在一起，防止两树脂部分15与20产生剥离，并防止水分进入界面等。第2树脂部分20填埋第1树脂部分15的凹陷，第2树脂部分20的外表面形成近似平坦的表面。在第2树脂部分20的平坦的外表面上设置多个外部端子电极21。外部端子电极21的一部分如图所示，形成在与凹坑4相对的区域，伸出尺寸A。即，从框状部分5伸向内侧。因此，即使框状部分5的宽度尺寸小，也能够形成足够大小的外部端子电极21。各外部端子电极21通过在第2树脂层20沿厚度方向形成的通路导体22与上述中间电极9进行电连接。
作为固定在凹坑4内的电路元器件6及安装在陶瓷多层基板1的上表面的电路元器件11，可以采用IC、LSI等有源元件、以及片状电容器、片状电阻器、片状热敏电阻器、片状电感器、滤波器等无源元件。作为电路元器件6的安装方法，不限于利用引线键合的连接方法，也可以利用焊锡或导电性粘结剂进行安装，还可以利用凸点进行芯片倒装。同样，电路元器件11的安装方法也限于利用焊锡或导电性粘结剂进行安装，也可以利用引线键合进行连接、或利用凸点进行芯片倒装。
第2树脂部分20是在热固化性树脂中适当混合无机填料而形成的，在半固化状态下与框状部分5的下表面及第1树脂部分15的下表面压接并固化。第2树脂部分20中形成的通路导体22是使用向设置在树脂部分20的贯通孔填入导电性树脂并固化而成的材料。如前所述，在树脂部分20的下表面设置外部端子电极21，将该外部端子电极21与印制基板等连接，通过这样能够将本元器件内装组装安装在印制基板等上。
树脂部分20能够起到对于坠落冲击或热冲击用来保护陶瓷多层基板1的作为冲击吸收层的功能。
图3所示为元器件内装组装的第2实施形态。
图1所示的元器件内装组件的例子是浇注的第1树脂部分15的表面因固化收缩而凹陷形成凹下形状，但有时由于填入凹坑4的树脂量而鼓起。图3为第1树脂部分15在比框状部分5的表面鼓起的状态下固化的情况。
在这种情况下，第2树脂部分20也吸收第1树脂部分15的凹凸，第2树脂部分20的外表面形成近似平坦的表面，在第2树脂部分20的平坦的外表面上设置多个外部端子电极21。
这样，即使由于填入凹坑4的树脂量而使第1树脂部分15的表面形成为凹陷而凸起，通过第2树脂部分20吸收该凹凸，也能够使第2树脂部分20的表面平坦。因此，能够容易形成任意大小的外部端子电极21。
图4所示元器件内装组装的第3实施形态。
该实施形态是用多层树脂基板构成第2树脂部分，在层间设置内部电极23，通过这样在内部一体形成叠层电容器或叠层电感器等元件。特别是若将内部电极23作为接地电极，则可用作为凹坑内的电路元器件6的屏蔽，是很有用的。
另外，也可以埋入SMD等分立元件，以代替内部电极23。
这样，通过在内部一体形成元件或埋入分立元件，能够实现功能更强的小型的元器件内装组件。
图5所示为元器件内装组件的第4实施形态。
在图1所示的元器件内装组件的情况下，由安装在陶瓷多层基板1的表面(上表面)的电路元件11露出在外，因此电路元件11容易脱落，同时不能用贴装机进行吸附。因此，在图5中对陶瓷多层基板1的表面罩上覆盖电路元件11的壳体30。作为壳体30，可以使用树脂壳体或金属壳体。在使用金属壳体30的情况下，从便于加工及成本方面考虑，最好是铜镍锌合金或磷青铜等。
图6所示为元器件内装组件的第5实施形态。
该实施形态是向陶瓷多层基板1的表面浇注树脂31，来覆盖电路元件11。
在向陶瓷多层基板1的表面浇注树脂31的情况下，若陶瓷多层基板1的正面一侧的树脂层31与反面一侧的树脂层15及20的热膨胀系数不同，则由于受热过程而有可能使陶瓷多层基板1翘曲或断裂，因此最好树脂层15、20与31使用同一组成的材料或热膨胀系数接近的材料。
实施例1
下面，根据图7说明图1所示的元器件内装组件的制造方法的一个例子。
首先，制备陶瓷多层基板1。陶瓷多层基板1如下所述那样制成。
在PET等树脂薄膜上涂布陶瓷浆料，进行干燥，得到厚度为10～200μm左右的陶瓷生料片。作为陶瓷浆料中包含的陶瓷粉末，要以采用将例如BAO、SIO2、AlO3、B2O3、CaO等混合而成的材料。
对上述生料片通过金属模具或激光等形成φ0.1mm左右的贯通孔(通路孔)，向通路孔内慎入将以Ag或Cu为主要成分的金属粉、树脂及有机溶剂进行混合而得的导电糊料，使其干燥。这成为通路导体3。
在生料片上通过丝网印刷等以所希望的图形印刷与前述相同的导电糊料，使其干燥。这成为内部电极2。
将适当片数的生料片重叠，以压力100～2000kgf/cm2、温度40～100kgf/cm2、温度40～100°左右进行压接。
在压接的叠层体的正反面使用与前述相同的导电糊料，形成中间电极9或焊盘电极10。
然后，若导电糊料是Ag系糊料，则在空气中以850℃左右烧结叠层体，若导电糊料是Cu系糊料，则在N2中以950℃左右烧结叠层体。叠层体的厚度例如为1mm左右。
烧结后，根据需要在正反面露出的电极上通过镀膜等形成Ni/Sn或Ni/AU等薄膜。
如上所述，制成陶瓷多层基板1，在该陶瓷多层基板1的凹坑4的底部固定电路元器件6，利用引线键合8将电极7与电路元器件6电连接，从而成为图7(a)那样的状态。
接着，向陶瓷多层基板1的凹坑4填入液体状树脂15，使其固化，从而如图7(b)所示，形成第1树脂部分15。液体状树脂15由热固似性树脂(环氧树脂、酚醛树脂、氰酸盐树脂等)构成。另外，固化状态的树脂部分15的表面有时凹陷而形成凹下形状。
图7(c)所示的状态是，在使第1树脂部分15固化后，将陶瓷多层基板1翻过来，在它的下方配置半固化状态的树脂片20A及支持体25。
树脂片20A是在热固化性树脂(环氧树脂、酚醛树脂、氰酸盐树脂等)中混合无机填料(Sl2O3、SiO2、TiO2等)的材料，对该片利用激光等形成导通用通睡孔22。所谓半硬化状态，是指B级状态或预浸渍状态。在通路孔22内填入导电性树脂(Au、Ag、Cu、Ni等金属粒子与环氧树脂、酚醛树脂、氰酸盐树脂等热固化性树脂的混合物)。另外，在通路孔22内填入焊锡时，也可以在与陶瓷多层基板1压接后利用回流等填入。
支持体25由金属板等构成，在其上面镀有或粘贴厚度为10～40μm左右的铜箔，并经过光刻胶涂布、曝光、显影刻蚀、光刻胶剥离的各道工序，将铜箔形成图形。这成为外部端子电极21。
将前述那样制备的树脂片20A及支持体25相对于陶瓷多层基板1进行定位，然后进行热压。
通过压接，半固化状态的树脂片20A与支持体25的上表面压接，同时与陶瓷多层基板1的下表面、即形成中间电极9的框状部分5的下表面和浇注的第1树脂部分15的表面压接。这时，树脂片20A的一部分埋入凹形的第1树脂部分15的表面。在将支持体25压接的状态下使树脂片20A加热固化。利用热压，设置在树脂片20A上的通路导体22固化，与支持体25上的外部端子电极21电导通，同时也与形成在框状部分5的下表面的中间电极9电导通。
热压后，若剥离支持体25，则支持体25的表面的平坦面向第2树脂部分20转印，粘贴在支持体25上的外部端子电极21也向第2树脂部分20转印。其结果，成为图7(d)所示的第2树脂层20。
然后，在陶瓷多层基板1的焊盘电极10上安装电路元件11，从而完成图1所示的元器件内装组件。
在图7中虽然说明了单个的元器内装组件的制造方法，但为了提高生产率，也可以在母基板状态下将陶瓷多层基板1与树脂层20进行叠层及压接，然后切割或截断为单片。
另外，虽然在图7中是对固化状态的第1树脂部分15压接半固化状态的第2树脂部分20，但也可以对未固化状态的第1树脂部分15压接半固化状态的第2树脂部分20，再使两树脂部分15及20同时加热固化。
再有，虽然是对两级台阶结构的凹坑进行了说明，但也可以是一级台阶的凹坑，或者是三级或三级以上台阶的凹坑。再有，也可以是多个凹坑并排形成。
在图2虽然所示的例子是将外部端子电极21配置在第2树脂部分20的周边部分，但也可以如图8所示，在整个表面配置。
也就是说，在用多层基板构成第2树脂部分20时，在其内部或与第1树脂部分15的界面形成电路，从而能够如图8所示，在任意位置配置外部端子电极21。
另外，虽然对第1树脂部分15的表面形成为凹陷或凸起的情况进行了说明，但也可以形成为平面。为了使第1树脂部分15的表面为平面，可以通过树脂种类或树脂量的控制来实现，或者也可以通过第1树脂部分15的热压或表面研磨等来实现。

Claims (8)

1.一种元器件内装组件，其特征在于，包含
陶瓷多层基板，该陶瓷多层基板由多层陶瓷层叠层而成，具有一个主面及另一个主面，在所述一个主面上形成凹坑及包围该凹坑的框状部分；
放置并固定在所述凹坑内部的第1电路元器件；
向所述凹坑浇注并将所述第1电路元器件埋没的第1树脂部分；以及
第2树脂部分，该第2树脂部分在所述陶瓷多层基板的所述一个主面上，连续覆盖所述框状部分及所述第1树脂部分地与所述框状部分及所述第1树脂部分接合，并在其露出在外部的主面上具有外部端子电极，
第2树脂部分的露在外部的主面是平坦的，
在与所述凹坑相对的区域，形成所述外部端子电极的至少一部分。
2.如权利要求1所述的元器件内装组件，其特征在于，
在所述陶瓷多层基板的内部，形成内部电路要素，
在所述框状部分与所述第2树脂部分的界面，形成与所述内部电路要素电连接的中间电极，
在所述第2树脂部分的内部，形成将所述中间电极与所述外部端子电极电连接的通路导体，
所谓内部电路要素，是配置在陶瓷多层基板层间的内部导体、以及沿厚度方向贯通陶瓷多层基板的通路导体的总称。
3.如权利要求1或2所述的元器件内装组件，其特征在于，
在所述陶瓷多层基板的内部，形成内部电路要素，
在所述陶瓷多层基板的另一个主面上，形成与所述内部电路要素电连接的焊盘电极，
在所述焊盘电极上，安装第2电路元器件，
所谓内部电路要素，是配置在陶瓷多层基板层间的内部导体、以及沿厚度方向贯通陶瓷多层基板的通路导体的总称。
4.如权利要求3所述的元器件内装组件，其特征在于，
在所述陶瓷多层基板的另一个主面上，罩上覆盖所述第2电路元器件的壳体。
5.如权利要求3所述的元器件内装组件，其特征在于，
在所述陶瓷多层基板的另一个主面上，具有浇注成将所述第2电路元器件埋没的第3树脂部分。
6.一种元器件内装组件的制造方法，其特征在于，包含以下工序：
制备陶瓷多层基板的工序，该陶瓷多层基板由多层陶瓷层叠层而成，具有一个主面及另一个主面，在所述一个主面上形成凹坑及包围该凹坑的框状部分；
将第1电路元器件放置并固定在所述凹坑内部的工序；
向所述凹坑充填液体状的热固化性树脂并将所述第1电路元器件埋没而形成第1树脂部分的工序；
在所述陶瓷多层基板的所述一个主面上，连续覆盖所述框状部分及所述第1树脂部分那样压接半固化状态的热固化性树脂构成的树脂片，从而形成第2树脂部分的工序；以及
在所述第2树脂部分的露出在外部的主面上，设置外部端子电极的工序，
第2树脂部分的露在外部的主面是平坦的，
在与所述凹坑相对的区域，形成所述外部端子电极的至少一部分。
7.如权利要求6所述的元器件内装组件的制造方法，其特征在于，
在使所述第1树脂部分热固化后，将所述树脂片压接而且使其热固化。
8.如权利要求6所述的元器件内装组件的制造方法，其特征在于，
所述第1树脂部分维持未固化状态不变，将所述树脂片压接，使所述第1树脂部分及所述树脂片同时热固化。
CNB2005800019083A 2004-02-09 2005-01-06 元器件内装组件及其制造方法 Active CN100472764C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004031595 2004-02-09
JP031595/2004 2004-02-09

Publications (2)

Publication Number Publication Date
CN1906759A CN1906759A (zh) 2007-01-31
CN100472764C true CN100472764C (zh) 2009-03-25

Family

ID=34836055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800019083A Active CN100472764C (zh) 2004-02-09 2005-01-06 元器件内装组件及其制造方法

Country Status (4)

Country Link
US (1) US7569925B2 (zh)
JP (1) JP4367414B2 (zh)
CN (1) CN100472764C (zh)
WO (1) WO2005076351A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
WO2007049417A1 (ja) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP4777764B2 (ja) * 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
JP4998183B2 (ja) * 2007-10-01 2012-08-15 株式会社デンソー 電子装置
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
KR101438826B1 (ko) * 2008-06-23 2014-09-05 엘지이노텍 주식회사 발광장치
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
US9072204B2 (en) * 2009-07-17 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Electronic module and production method therefor
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN103608915B (zh) * 2011-06-21 2016-09-07 株式会社村田制作所 电路模块
JP5870808B2 (ja) 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
CN105047632B (zh) * 2014-11-25 2017-07-28 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
JP6707970B2 (ja) * 2016-04-20 2020-06-10 株式会社村田製作所 Ｉｃチップ実装基板
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
WO2019181589A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
WO2019181590A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114240A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 半導体装置
JP3793547B2 (ja) * 1997-05-28 2006-07-05 京セラ株式会社 積層セラミック回路基板の製造方法
JP3426574B2 (ja) 1997-07-24 2003-07-14 協和化成株式会社 表面実装部品及びその製造方法
JPH11150202A (ja) 1997-11-18 1999-06-02 Kyocera Corp 電子部品収納用パッケージ
JP3406845B2 (ja) * 1998-08-31 2003-05-19 京セラ株式会社 表面実装型水晶発振器
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP4234889B2 (ja) 2000-07-31 2009-03-04 京セラ株式会社 電子部品
JP4934900B2 (ja) * 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
JP4507452B2 (ja) 2001-05-17 2010-07-21 パナソニック株式会社 電子部品、その製造方法及び電子回路装置
JPWO2002079114A1 (ja) * 2001-03-28 2004-07-22 株式会社村田製作所 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP4243922B2 (ja) * 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP4048974B2 (ja) * 2003-02-24 2008-02-20 株式会社村田製作所 多層セラミック基板を備える電子部品の製造方法
JP4373121B2 (ja) * 2003-04-17 2009-11-25 日本ミクロン株式会社 半導体装置の製造方法
JP4208631B2 (ja) * 2003-04-17 2009-01-14 日本ミクロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4367414B2 (ja) 2009-11-18
JPWO2005076351A1 (ja) 2007-08-02
US7569925B2 (en) 2009-08-04
US20060284300A1 (en) 2006-12-21
WO2005076351A1 (ja) 2005-08-18
CN1906759A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
CN100472764C (zh) 元器件内装组件及其制造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US6121688A (en) Anisotropic conductive sheet and printed circuit board
CN100411155C (zh) 层叠型电子元器件及其制造方法
CN100373605C (zh) 电子元件封装结构及其制造方法
CN103747616B (zh) 元器件内置模块
EP1965615A1 (en) Module having built-in component and method for fabricating such module
CN102771200A (zh) 多层印刷电路板及其制造方法
KR20070007054A (ko) 전자 부품 및 그 제조 방법
JP3894091B2 (ja) Ｉｃチップ内蔵多層基板及びその製造方法
KR20160140307A (ko) 칩 인덕터
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP2004056115A (ja) 多層配線基板
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
CN105518852B (zh) 低剖面电子封装及其制造方法
CN219811487U (zh) 封装模组、板对板连接结构及电子设备
WO2005071742A1 (ja) 積層型電子部品の製造方法
JP2003078103A (ja) 回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant