JP4507452B2 - 電子部品、その製造方法及び電子回路装置 - Google Patents

電子部品、その製造方法及び電子回路装置 Download PDF

Info

Publication number
JP4507452B2
JP4507452B2 JP2001147377A JP2001147377A JP4507452B2 JP 4507452 B2 JP4507452 B2 JP 4507452B2 JP 2001147377 A JP2001147377 A JP 2001147377A JP 2001147377 A JP2001147377 A JP 2001147377A JP 4507452 B2 JP4507452 B2 JP 4507452B2
Authority
JP
Japan
Prior art keywords
lead
island
acoustic wave
electronic component
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001147377A
Other languages
English (en)
Other versions
JP2002344283A5 (ja
JP2002344283A (ja
Inventor
昭彦 南波
慶治 大西
康博 菅谷
克典 守時
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001147377A priority Critical patent/JP4507452B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to US10/399,305 priority patent/US6969945B2/en
Priority to EP02711321.6A priority patent/EP1361657B1/en
Priority to PCT/JP2002/000949 priority patent/WO2002063763A1/ja
Priority to CNB028030648A priority patent/CN1221076C/zh
Publication of JP2002344283A publication Critical patent/JP2002344283A/ja
Priority to US11/220,815 priority patent/US7246421B2/en
Publication of JP2002344283A5 publication Critical patent/JP2002344283A5/ja
Application granted granted Critical
Publication of JP4507452B2 publication Critical patent/JP4507452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、信頼性に優れた電子部品、特に弾性表面波デバイスを内蔵した電子部品、その製造方法、及び電子回路装置に関するものである。
【0002】
【従来の技術】
近年、携帯電話を初めとする携帯型情報端末機器の小型・軽量・薄型化の要望が強くなり、関連する技術開発が多く行われている。そのために電子部品の小型・軽量化、さらにはその電子部品を用いた電子回路装置の小型・軽量・薄型化が必要不可欠になってきている。このような要求を満たすものとして、従来から特開平6−61778号公報に開示された基板の端子に弾性表面波デバイスのバンプを接続し、弾性表面波デバイスを中空のパッケージで封止したもの、特開平10−270975号公報に開示された基板の端子に振動領域を中空の蓋体で覆った弾性表面波デバイスのバンプを接続し、弾性表面波デバイスと基板との間を樹脂で封止したものなどが開発されている。
【0003】
以下、従来の電子部品について、図面を参照しながら説明する。図15(a)は、従来の電子部品の一例を示す断面図である。パッケージ基板31には、電極端子32が形成されている。電極端子32はパッケージ基板31の上面から側面を通って下面にまで延在して形成されている。パッケージ基板31の上面の周辺部には側壁33が接続されており、側壁の上部には弾性表面波デバイス36を接着剤35で接着したパッケージ封止板34が接着されている。また弾性表面波デバイス36には突起電極37が形成されており、突起電極37とパッケージ電極端子32が接続されている。このようにしてパッケージ基板31と側壁33とパッケージ封止板34とで構成された中空パッケージの内部に弾性表面波デバイス36が収納されることになり、弾性表面波デバイス36の主面の弾性表面波が伝播する活性領域が中空にされる。
【0004】
このような電子部品は以下のようにして製造される。まず、パッケージ封止板34の所定位置に弾性表面波デバイス36の裏面を接着剤35で接着する。一方、電極端子32が形成され、周辺部に側壁33を備えたパッケージ基板31を準備し、側壁33の上部に接着剤を塗布した後、弾性表面波デバイス36が接着されたパッケージ封止板34を接着すると同時に、突起電極37と電極端子32とを接続する。
【0005】
また、図15(b)は、従来の電子部品の他の例を示す断面図であり、図15(a)に示した一例をさらに小型化し、製造工程を容易にした例である。回路基板38には上面から側面を通って下面にまで延在する電極端子39が形成されており、電極端子39には弾性表面波デバイス40の突起電極41が接続されている。弾性表面波デバイス40には、弾性表面波が伝播する活性領域を覆って振動空間を確保するための蓋体42が予め取り付けられている。さらに弾性表面波デバイス40と回路基板38との間は封止樹脂43で封止されている。
【0006】
このような電子部品は以下のようにして製造される。まず、活性領域を覆う蓋体42及び突起電極41を備えた弾性表面波デバイス40、及び電極端子39を備えた回路基板38を準備する。次に電極端子39と突起電極41とを位置合わせし、接続する。その後に、弾性表面波デバイス40と回路基板38との間に封止樹脂43を注入し、両者を接着する。この封止樹脂43によって接着強度と信頼性を向上させることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、上記の従来の第1の例では、弾性表面波デバイスの活性領域を覆うための蓋体が不要でありデバイス全体が中空かつ機密に封止されているものの、パッケージ基板を用いているためにその厚さ分だけ電子部品としての高さが高くなり、かつパッケージ側壁を構成するための領域を必要とするためその分だけ面積が大きくなるという課題を有していた。またその製造方法においては、弾性表面波デバイスをパッケージ封止板に接着した後に、パッケージ封止板と側壁、及び突起電極とパッケージ基板の電極端子とを同時に接続しなければならず、関係する各部分の高さ及び位置精度を厳しく調整しなければならないという課題を有していた。
【0008】
また、上記の従来の第2の例では、弾性表面波デバイスを樹脂封止しているために回路基板の大きさを弾性表面波デバイスとほぼ同じ大きさにすることができ、電子部品としての面積を小さくできるものの、回路基板を用いているために第1の例と同様に電子部品としての厚さを薄くできないという課題を有していた。
【0009】
また、上記の従来の第1の例では、弾性表面波デバイスの活性領域はパッケージ基板で覆われており、また第2の例では活性領域は蓋体及び回路基板で覆われているものの、電気的にはシールドされていない。
【0010】
また、従来の第2の例において、全体の厚さを減じるために回路基板38を無くし、電極端子39としてリードフレームを用いる構造が考えられるが、この場合、蓋体42の上部は封止樹脂43で覆われるものの、この部分からの水の浸入による信頼性の低下が新たに大きな課題となる。
【0011】
本発明は上記の従来の課題を解決するものであり、弾性表面波デバイスを収納した薄型・小型でかつ活性領域が電気的にシールドされ、さらには活性領域への水分の侵入を防止した電子部品、工程数の少ない製造方法及びこれらの電子部品を用いた電子回路装置を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
この目的を達成するために本発明の電子部品は、活性領域が壁状体とその上部に設けられた蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスと、壁状体で囲まれた活性領域に主面を対向して配置された島状導電体と、突起電極が一主面に接続されたリードと、弾性表面波デバイスと島状導電体とリードとを樹脂封止して形成した封止体とを有し、リードの他方主面及び島状導電体の他方主面は封止体の裏面に露出している構成を基本とするものであり、電子部品としての全体の高さは弾性表面波デバイスの厚さとリードの厚さにほぼ等しく、小型・薄型で寸法精度が高く、活性領域が電磁的にシールドされた電子部品を実現することができるものである。
【0013】
さらに、島状導電体が活性領域を覆っているために、この部分からの水の浸入を防止することができ、薄型・小型でありながら高信頼性を有する電子部品を実現することができる。
【0014】
また、本発明の電子部品の製造方法は、金属層と剥離層とキャリアからなる転写形成材を用い、金属層でリードと島状導電体を形成し、リードに突起電極を接続した後全体を封止樹脂で覆い、リード、島状導電体及び樹脂を剥離層から剥離し、リードと封止樹脂を切断して個々の電子部品に分割するもので、薄型・小型の電子部品を精度よくかつ少ない工程で容易に製造することができるものである。
【0015】
また、本発明の電子回路装置は、以上述べた電子部品を回路基板に実装したもので、島状導電体を回路基板の接地電極に電気的に接続することにより、弾性表面波デバイスの活性領域を容易に電気的にシールドできるものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0017】
(実施の形態1)
図1(a)は本発明の実施の形態1における電子部品の斜視図、図1(b)は図1(a)の電子部品をA−B線で切断した時の断面図である。図1(a)は弾性表面波デバイスを収納した封止体1を封止体裏面2bの斜め方向から見た斜視図であり、封止体表面2aは図面の背後に隠れている。またリード裏面3a及び島状導電体裏面4aは封止体裏面2bに露出している。
【0018】
また、図1(b)は、図1(a)をA−B線で切断した断面図であるが、その上下方向は図1(a)とは逆になっている。弾性表面波デバイス5の外部接続端子(図示せず)には突起電極7が形成されている。また、弾性表面波デバイス5の主面には櫛型電極(図示せず)が形成されているが、その活性領域を覆って振動空間を確保するための蓋体6が形成されている。このようにして、弾性表面波デバイスを内部に収納し、薄型・小型でかつ弾性表面波デバイスの活性領域が島状導電体4によって電磁的にかつ信頼性的に保護された電子部品を実現することができる。ここでいう「電磁的」とは、弾性表面波デバイスの活性領域が電磁界シールド効果が大きいということをいう。特に、弾性表面波デバイスがUHF帯以上で用いられる場合や、モジュール等の部品として、他の高周波デバイスと混載実装されている場合には、より効果が高い。
【0019】
また、「信頼性的」とは、水分等が弾性表面波デバイスの活性領域に侵入し、弾性表面波を励振する櫛型電極、或いは、櫛型電極に電気信号を入出力する引き出し電極、パッド電極等が腐蝕するといった不具合に対する効果が大きいことを言う。この腐蝕の原因については、明確には、分かっていないが、水の浸入により、水中の水素イオンとのイオン化傾向の差により金属が腐蝕する場合や、封止体1や蓋体6に含まれる不純物、例えば、アルカリ金属、アルカリ土類金属、ハロゲン等により、腐蝕が発生する場合や、これらの不純物が弾性表面波デバイスの製造過程において、活性領域に存在しており、それが水の浸入によりイオン化し腐蝕が発生する場合が考えられる。また、水は、通常、気体の状態で、活性領域に侵入するが、結露により、液体の状態になることもある。なお、図1に示した電子部品において、蓋体6と島状導電体4とは接着剤で接着されていてもよいし、封止体1を構成する樹脂で接着されていてもよい。
【0020】
次に、図1に示した電子部品とは蓋体が異なる例について、図2を参照しながら説明する。図2において、図1に示す電子部品と同一個所には同一符号を付して詳細な説明を省略する。図2に示す電子部品が図1に示す電子部品と異なる点は、活性領域11を覆う蓋体の構造にある。即ち、図2に示す電子部品では、活性領域11は壁状体10と島状導電体4によって保護されている。この場合、壁状体10は島状導電体4に圧着されている。このようにすることにより、信頼性を低下させることなく厚さを減じることができる。なお、壁状体10と島状導電体4とは圧着された状態でもよいし、接着剤を用いて接着されていてもよい。
【0021】
次に、リード3と封止体1の位置関係を改善した例について、図3(a)、図3(b)を参照しながら説明する。これらの図において、図1に示す電子部品と同一個所には同一符号を付して、詳細説明を省略する。図3(a)は、リード3及び島状導電体4が封止体1の裏面からは凹んだ位置にあることを特徴とするものである。図3(a)に示すように、弾性表面波デバイス5の突起電極7はリード3に接続されており、これらを樹脂封止して封止体1を形成したものである。このような形状とすることにより、リード3の封止体1に対する密着強度は増強される。また、図3(b)は、リード3及び島状導電体4が封止体1の裏面から突出していることを特徴とするものである。このような構造とすることで、上記の例に示す特徴に加えて、回路基板に実装するときにリード間、リードと島状導電体間に空間ができることになり、はんだ短絡を確実に防止することができる。
【0022】
また、図4に示す電子部品は、リード3の厚さをリード3の端部で厚くしたことを特徴とするものである。図4に示す電子部品が図1に示す電子部品と異なる点は、リード12が厚みの薄いリード部12aと厚みの厚いリード突起部12bから構成されており、薄いリード部12aに突起電極7が接続されることになる。このような構成の電子部品では、リード突起部12bがあるためにリード12と封止体1との密着強度が大きくなる。
【0023】
図1から図4に示す例において、島状導電体4をリード3のうちの1本に接続した構造とすることにより、島状導電体4を回路基板の接地電極に直接はんだ付けする必要がなくなるため、封止体1へのストレスをなくすことができる。
【0024】
また、図1から図4に示すように、リード裏面3aと島状導電体裏面4aとを同一面とし、かつ封止体裏面2bと同一面とすることにより小型・薄型の電子部品を実現でき、また回路基板へのはんだ付けが容易になる。また、リード端面3bを封止体1の側面と同一面にすることにより、回路基板への実装時にはんだ流れが容易になり、はんだ付けが容易になると共に、はんだ中のボイド発生を防止することができる。なお、リード3と島状導電体4とを、金を主成分とする材料からなる層または金を主成分とする材料と金以外の金属材料との積層体で構成することにより、突起電極7との接続の信頼性を向上させることができる。
【0025】
また、本実施の形態においては、島状導電体の大きさ・形状を活性領域、即ち壁状体で囲まれた面積と同じ大きさとして説明したが、本発明はそれに限定されるものではなく、壁状体の頂部を含めての大きさと同等またはそれ以上にしてもよい。まず第1に電磁的効果について考えると、島状導電体の大きさを、活性領域の一部、即ち弾性表面波が伝播する領域にのみ限定しても活性領域と島状導電体との距離が短いために、十分に電磁シールドされることになる。またこのように島状導電体の面積を必要最小限にすることにより電子部品の面積をさらに小さくすることができる。第2に信頼性的な効果について考える。この効果を高めるためには、
・水等の進入経路を長くする
・水等の進入経路における断面積を小さくする
ということが重要となる。従って、島状導電体の大きさは活性領域を覆うことが好ましく、それ以上大きくすることより更に、効果がある。
【0026】
以下、詳細に説明する。図1(b)に示した構造において、島状導電体4がない場合には、水分の進入は、主に、外部、蓋体6直下の封止体、蓋体6、活性領域という経路で発生する。つまり、蓋体6、及び、蓋体6直下の封止体の厚みが薄いほど進入経路も短くなり、より多くの水分が活性領域に浸入することになる。弾性表面波デバイスを低背化するには、当然、この厚みは小さいほうがよく、そうすると耐湿性も悪くなる。また、耐湿性を重視して、厚みを大きくする場合には、突起電極7を高くしなければならない。
【0027】
突起電極7は、本実施の形態の場合、金のボールボンディングにより、弾性表面波デバイス上のパッド電極に接続し、その状態で引きちぎることにより形成している。この場合、1回のボールボンディングでは突起電極7の高さを高くすることが困難であり、通常、最終の突起電極7の高さは30μm程度となり、高くした場合でも、40〜50μmにするのが限界となる。複数回ボールボンディングを行い、突起電極7の高さを高くする方法もあるが、これは、弾性表面波デバイスのコストを上げることになる。また、他の方法、例えば、めっき、金属ボールにより、突起電極7を形成した場合でも、コストの引き上げにつながったり、素子の小型化を阻害する要因となる。特に、金属ボールの場合は、ボール径が大きくなり、小型化阻害の影響は大きい。
【0028】
以上説明したように、島状電極4のない構造では、進入経路を小さくすることが困難である。また、島状電極4がある場合には、前記した外部、蓋体6直下の封止体、蓋体6、活性領域という経路はなくなり、かつ、進入経路における断面積も小さくなり、耐湿性は大きく向上することになる。なお、前記のように、大きな効果を引き出すためには、島状導電体の大きさは活性領域を覆うことが好ましく、それ以上大きくすることが更に、好ましいが、進入経路における断面積を減らすという点で、活性領域に対応する一部に、島状導電体が設けられていても効果はある。また、島状導電体と活性領域との距離が短いほど効果が高く、図2で示した構造がより効果がある。また、当然のことながら、図1の構造において、蓋体6を島状導電体4としても、同様の効果がある。この場合、図1の島状電極4は不要となるが、2重に設けることで、更に、効果は上がる。蓋体6がある場合には、蓋体6と島状電極4の距離が小さいほうがより効果的で、島状電極4と蓋体6が接触している場合が最も効果が高い。
【0029】
なお、本実施の形態では、島状電極と活性領域の距離を調整するために、突起電極の高さを変えている。例えば、図1(b)の構造では、1回のボールボンディングにより、高さを40μmにしたもの、2回ボールボンディングを行い、高さを50〜60μmにしたものなどがあり、図2の構造では、ボールボンディングは一回で高さは20〜25μmとしている。なお、図1から図4に示した弾性表面波デバイス5における蓋体6は、以下のようにして形成される。
【0030】
まず、圧電基板の上に複数個の弾性表面波デバイスが形成される。次に圧電基板の全面にフィルムレジストを圧着し、露光・現像して活性領域を囲む壁状体を形成する。次に全面にフィルムレジストを圧着し、露光・現像して壁状体の上部を覆う板状体を形成する。このようにして蓋体が形成されるが、図2に示す電子部品では、上記の工程の途中段階のもの、即ち活性領域を囲む壁状体10のみを形成した弾性表面波デバイス5を用いることになる。
【0031】
(実施の形態2)
図5(a)から図5(f)は本発明の実施の形態2における電子部品の製造方法を説明するための工程断面図である。まず、図5(a)に示すように、キャリア13の上に剥離層14及び金属層15を積層した転写形成材を準備する。次に金属層15の主面にリード3及び島状導電体4を形成するためのレジストパターンを形成した後、レジストパターンをマスクとして金属層15をエッチングしてリード3、島状導電体4を形成し、図5(b)に示す形状が得られる。
【0032】
次に、図5(c)に示すように、蓋体6及び突起電極7が形成された弾性表面波デバイス5を所定位置に位置合わせし、突起電極7をリード3に接続する。突起電極7の高さは、接続された後に島状導電体4と蓋体6とが圧着されるか、または間隙ができる程度に設定しておく。なお蓋体6と島状導電体4とは接着剤で接着してもよい。
【0033】
次に、図5(d)に示すように、全体を樹脂1cで封止する。この樹脂1cは蓋体6と島状導電体4の間に流れ込んでもよいし、その部分が空隙になっていてもよい。その後、リード3、樹脂1c及び島状導電体4から剥離層14及びキャリア13を剥離し、図5(e)に示す形状が得られる。次に、仮想分割線17に沿って、樹脂1c及びリード3を切断することによって、図5(f)に示す形状が得られる。即ち、弾性表面波デバイス5の突起電極5がリード3に接続され、リード3の端面は封止体1の側面に露出しており、リード3の裏面及び島状導電体4の裏面は封止体1の裏面と同一面にある。
【0034】
このようにして、3層構造の転写形成材を用いて容易に小型・薄型で寸法精度がよく、かつ弾性表面波デバイスの活性領域が電磁的にシールドされ、活性領域への水の浸入を防止した高信頼性の電子部品を製造することができる。なお、この場合、少なくとも剥離層14を導電性材料としておくことにより、独立して形成されたリード3も剥離層14を剥離するまでは共通接続されることになり、製造工程での静電気破壊や特に突起電極7の接合時や樹脂1cの硬化時などデバイスが加熱されたときに発生しやすい焦電破壊を防止することができる。
【0035】
なお、図5(b)に示す工程を、図6(a)から図6(c)に示す工程でおきかえることにより、リード3及び島状導電体4を剥離層14からさらに容易に剥離することができる。まず、図6(a)に示すように、キャリア13、剥離層14及び金属層15からなる転写形成材を準備し、金属層15の主面にレジストパターン16を形成する。次に、図6(b)に示すように、レジストパターン16をマスクにして、金属層15、剥離層14をエッチングし、さらにキャリア13の表層までエッチングしてエッチング溝18を形成する。
【0036】
次に、レジストパターン16を除去した形状を図6(c)に示したが、以降は図5(c)以下の工程を実行することになる。このような工程によって、リード3及び島状導電体4を剥離層14から容易に剥離することができる。また、この場合には、剥離層14とキャリア13の両方を導電性材料で構成しておくことにより、キャリア13の表層まで到達するエッチング溝18を形成したとしても、剥離層14を通してキャリア13に導通しているため、各リードが共通接続されることになり、製造工程中の静電気破壊や焦電破壊を防止することができる。
【0037】
また、図5(c)で示した活性領域を蓋体6で保護した弾性表面波デバイス5の代わりに、活性領域が蓋のない壁状体で囲まれた弾性表面波デバイスを用いても、同様にして電子部品を製造することができる。この場合は、壁状体の頂部を島状導電体に圧着してもよいし、壁状体の頂部または島状導電体の少なくともいずれかに接着剤を塗布しておき、突起電極をリードに接続する工程で同時に接着してもよい。また、この製造方法において使用する弾性表面波デバイスは弾性表面波デバイスの製造工程を簡略化できるため、工程歩留りが向上すると共に製造コストを低減できる。
【0038】
(実施の形態3)
図7(a)から図7(f)は本発明の実施の形態3における電子部品の製造方法を説明するための工程断面図である。まず、図7(a)に示すように、キャリア13の上に剥離層14及び金属層15を積層した転写形成材を準備し、その上に後に形成するリードとは逆のレジストパターン(以下、逆レジストパターンという)19を形成する。次に逆レジストパターン19をマスクにしてめっき層20を形成する。次に逆レジストパターン19を除去し、めっき層をマスクとして金属層15をエッチングすることによって、図7(b)に示すように、めっき層3dと金属層3eからなるリード3、めっき層4dと金属層4eからなる島状導電体4が形成される。
【0039】
次に、図7(c)に示すように、弾性表面波デバイス5の突起電極7をリード3に接続する。突起電極7の高さは、接続された後に島状導電体4と蓋体6とが圧着されるか、または間隙ができる程度に設定しておく。なお、蓋体6と島状導電体4とは接着剤で接着してもよい。次に、図7(d)に示すように、全体を樹脂1cで封止する。この樹脂1cは蓋体6と島状導電体4の間に流れ込んでもよいし、その部分が空隙になっていてもよい。その後、リード3、樹脂1c及び島状導電体4から剥離層14及びキャリア13を剥離し、図7(e)に示す形状が得られる。
【0040】
次に、仮想分割線17に沿って、樹脂1c及びリード3を切断することによって、図7(f)に示す形状が得られる。この場合、めっき層20の材料として突起電極7との接合性のよい金属、例えば金などを用いることにより、突起電極7とリード3との接合が容易になり、信頼性も向上する。このようにして、3層構造の転写形成材を用いて容易に小型・薄型で寸法精度がよく、かつ弾性表面波デバイスの活性領域が電磁的にシールドされ、活性領域への水の浸入を防止した高信頼性の電子部品を製造することができる。なお、この場合、少なくとも剥離層14を導電性材料としておくことにより、独立して形成されたリード3も剥離層14を剥離するまでは共通接続されることになり、製造工程での静電気破壊や特に突起電極7の接合時や樹脂1cの硬化時などデバイスが加熱されたときに発生しやすい焦電破壊を防止することができる。
【0041】
なお、図7(b)に示す工程を、図8(a)から図8(d)に示す工程でおきかえることにより、リード3及び島状導電体4を剥離層14からさらに容易に剥離することができる。まず、図8(a)に示すように、キャリア13、剥離層14及び金属層15からなる転写形成材を準備し、金属層15の主面に逆レジストパターン19を形成する。次に図8(b)に示すように、逆レジストパターン19をマスクにして、めっき層20を形成する。次に逆レジストパターン19を除去した後、めっき層20をマスクにして金属層15、剥離層14をエッチングし、さらにキャリア13の表層までエッチングして図8(d)に示すエッチング溝21を形成する。
【0042】
これ以降は、図5(c)以下の工程を実行することになる。このような工程によって、リード3及び島状導電体4を剥離層14から容易に剥離することができる。またこの場合には、剥離層14とキャリア13の両方を導電性材料で構成しておくことにより、キャリア13の表層まで到達するエッチング溝21を形成したとしても、剥離層14を通してキャリア13に導通しているため、各リードが共通接続されることになり、製造工程中の静電気破壊や焦電破壊を防止することができる。
【0043】
また、図7(c)で示した活性領域を蓋体6で保護した弾性表面波デバイス5の代わりに、活性領域が蓋のない壁状体で囲まれた弾性表面波デバイスを用いても、同様にして電子部品を製造することができる。この場合は、壁状体の頂部を島状導電体に圧着してもよいし、壁状体の頂部または島状導電体の少なくともいずれかに接着剤を塗布しておき、突起電極をリードに接続する工程で同時に接着すればよいことになる。また、この製造方法において使用する弾性表面波デバイスは弾性表面波デバイスの製造工程を簡略化できるため、工程歩留りが向上すると共に製造コストを低減できる。
【0044】
(実施の形態4)
図9(a)から図9(g)は本発明の実施の形態4における電子部品の製造方法を説明するための工程断面図である。まず図9(a)に示すように、キャリア13の上に剥離層14及び金属層15を積層した転写形成材を準備し、その上に後にリード突起部12bとなる領域を覆う第1のレジストパターン22を形成する。この場合、金属層15としてはリード突起部12bを形成し、さらにリード部12aを形成できるだけの厚さが必要である。
【0045】
次に、第1のレジストパターン22をマスクにして、金属層15を途中までエッチングし、図9(b)に示すように、リード突起部12bを形成する。この工程は金属層15の途中でエッチングを止める必要があるが、エッチャント及びエッチング時間を制御することによって達成できる。次に第1のレジストパターン22を除去し、リード部12aを形成するための第2のレジストパターン23を形成する。この第2のレジストパターン23はリード突起部12bをも覆って形成しておく。次に第2のレジストパターン23をマスクにして金属層15の残り部分をエッチングし、図9(c)に示すように、リード12と島状導電体4を形成する。
【0046】
次に、図9(d)に示すように、厚さの薄いリード部12aに弾性表面波デバイス5の突起電極7を接続する。突起電極7の高さは、接続された後に島状導電体4と蓋体6とが圧着されるか、または間隙ができる程度に設定しておく。次に、図9(e)に示すように全体を樹脂1cで封止した後、剥離層14とキャリア13をリード12から剥離して図9(f)の形状が得られる。次に、仮想切断線17に沿って樹脂1c及びリード12を切断し、図9(g)に示すように個々の電子部品に分割する。
【0047】
このようにして、リード12の端部に肉厚部を有し、小型・薄型で寸法精度がよく、かつ弾性表面波デバイスの活性領域が電磁的にシールドされ、活性領域への水の浸入を防止した高信頼性の電子部品を容易に製造することができる。この場合、少なくとも剥離層14を導電性材料としておくことにより、独立して形成されたリード12も剥離層14を剥離するまでは共通接続されることになり、製造工程での静電気破壊や特に突起電極7の接合時や樹脂1cの硬化時などデバイスが加熱されたときに発生しやすい焦電破壊を防止することができる。
【0048】
なお、この場合も、図9(c)に示す工程で、第2のレジストパターン23をマスクにして金属層15のみでなく、剥離層14及びキャリア13の表層までをエッチングすることにより、リード12及び島状導電体4を剥離層14から容易に剥離することができる。この場合には、剥離層14とキャリア13の両方を導電性材料で構成しておくことにより、キャリア13の表層まで到達するエッチング溝を形成したとしても、剥離層14を通してキャリア13に導通しているため、各リードが共通接続されることになり、製造工程中の静電気破壊や焦電破壊を防止することができる。
【0049】
また、図9(d)で示した活性領域を蓋体6で保護した弾性表面波デバイス5の代わりに、活性領域が蓋のない壁状体で囲まれた弾性表面波デバイスを用いても、同様にして電子部品を製造することができる。この場合は、壁状体の頂部を島状導電体に圧着するか、壁状体の頂部または島状導電体の少なくともいずれかに接着剤を塗布しておき、突起電極をリードに接続する工程で同時に接着すればよいことになる。また、この製造方法において使用する弾性表面波デバイスは弾性表面波デバイスの製造工程を簡略化できるため、工程歩留りが向上すると共に製造コストを低減できる。
【0050】
(実施の形態5)
図10(a)から図10(g)は本発明の実施の形態5における電子部品の製造方法を説明するための工程断面図である。まず、図10(a)に示すように、キャリア13の上に剥離層14及び第1の金属層15a及び第1の金属層15aとはエッチングレート及びエッチャントの少なくともいずれかが異なる第2の金属層15bを積層した転写形成材を準備し、その上に後にリード突起部12bとなる領域を覆う第1のレジストパターン22を形成する。
【0051】
次に、図10(b)に示すように、第1のレジストパターン22をマスクとして第2の金属層12bをエッチングし、リード突起部12bを形成する。その後、第1のレジストパターン22を除去し、図10(c)に示すように第2のレジストパターン23を形成する。第2のレジストパターン23はリード突起部12bとリード部12aとを覆うように形成されている。この第2のレジストパターンをマスクとして第1の金属層15aをエッチングし、リード部12a及び島状導電体4を形成する。第2のレジストパターン23を除去した後、図10(d)に示すように、リード部12aに弾性表面波デバイス5の突起電極7を接続する。突起電極7の高さは、接続された後に島状導電体4と蓋体6とが圧着されるか、または間隙ができる程度に設定しておく。なお、蓋体6と島状導電体4とは接着剤で接着してもよい。
【0052】
次に、図10(e)に示すように全体を樹脂1cで封止する。この樹脂1cは蓋体6と島状導電体4の間に流れ込んでもよいし、その部分が空隙になっていてもよい。その後、リード12、樹脂1c及び島状導電体4から剥離層14及びキャリア13を剥離して図10(f)に示す形状が得られる。次に、仮想分割線17に沿って樹脂1cとリード12とを切断し、図10(g)に示すように個々の電子部品に分割する。この場合、少なくとも剥離層14を導電性材料としておくことにより、独立して形成されたリード12も剥離層14を剥離するまでは共通接続されることになり、製造工程での静電気破壊や特に突起電極7の接合時や樹脂1cの硬化時などデバイスが加熱されたときに発生しやすい焦電破壊を防止することができる。
【0053】
なお、この場合も、図10(c)に示す工程で、第2のレジストパターン23をマスクにして金属層15のみでなく、剥離層14及びキャリア13の表層までをエッチングすることにより、リード12及び島状導電体4を剥離層14から容易に剥離することができる。なお、この場合には、剥離層14とキャリア13の両方を導電性材料で構成しておくことにより、キャリア13の表層まで到達するエッチング溝を形成したとしても、剥離層14を通してキャリア13に導通しているため、各リードが共通接続されることになり、製造工程中の静電気破壊や焦電破壊を防止することができる。
【0054】
また、図10(d)で示した活性領域を蓋体6で保護した弾性表面波デバイス5の代わりに、活性領域が蓋のない壁状体で囲まれた弾性表面波デバイスを用いても、同様にして電子部品を製造することができる。この場合は、壁状体の頂部を島状導電体に圧着してもよいし、壁状体の頂部または島状導電体の少なくともいずれかに接着剤を塗布しておき、突起電極をリードに接続する工程で同時に接着すればよいことになる。また、この製造方法において使用する弾性表面波デバイスは弾性表面波デバイスの製造工程を簡略化できるため、工程歩留りが向上すると共に製造コストを低減できる。
【0055】
以上説明した実施の形態2から実施の形態5に示す電子部品の製造方法に関係して、弾性表面波デバイス5の活性領域を保護する蓋体6と島状導電体4とを接着剤を用いて接着する例について、図11(a)から図11(d)を用いて説明する。例えば、図10(a)から図10(c)の工程を終了した転写形成材を用い、図11(a)に示すように、弾性表面波デバイス5の蓋体6の表面に接着剤8を塗布する。この例では、接着剤8を蓋体6側に塊状に塗布した例を示しているが、接着剤8は島状導電体4または島状導電体4と蓋体6の両方に塗布してもよい。この状態で、突起電極7とリード12とを接合すると同時に接着剤8で蓋体6と島状導電体4とを接着する。
【0056】
次に、図11(b)に示すように全体を樹脂1cで封止した後、リード12を剥離層14から剥離し、図11(c)の形状を得る。次に、仮想分割線17に沿って樹脂1cとリード12とを切断し、図11(d)に示す個々の電子部品に分割する。図11に示す例では、リード12として端部に厚さの厚い領域を有するリードを用いた例について説明したが、リードの形状にはかかわりなく適用できるものである。
【0057】
また、実施の形態2から実施の形態5に示す電子部品の製造方法おいては、リードをそれぞれ独立して形成した例について説明したが、リード群内では各リードが独立し、隣接するリード群間で隣接するリード間は接続した状態で一体的にリードを形成しておき、個々の電子部品に分割する際に切断分離してもよい。この例について、図12(a)、図12(b)を用いて説明する。
【0058】
図12(a)は、図10(c)でリード及び島状導電体を形成する工程の後の状態を示す斜視図である。キャリア13の上に剥離層14が積層されており、その上にリードが形成されている。簡単のためにテープ状のキャリア13の長さ方向に複数個の端子群を並べた例を示したが、縦横に複数個のリード群を並べた場合でも同様である。
【0059】
リード部12aは隣接するリード群において、互いに連結されて一体的に形成されたリード、リード部12cは隣接するリード群のないリードである。リード部12aの中間部にはリード突起部12bが、リード部12cの端部にはリード突起部12dが形成されている。リード突起部12bは隣接するリード群の境界に形成されており、樹脂で封止した後に仮想切断線17aで切断することにより、リードの端部に厚さの厚い部分が形成されることになる。
【0060】
この場合に、仮想切断線17aと仮想切断線17bで囲まれた領域が1個の電子部品となる領域である。図12(a)に弾性表面波デバイスを搭載し、樹脂で封止した例を図12(b)に示したが、仮想切断線17aで樹脂1cとリード12をリード部12aで切断することにより、個々の電子部品に分割することができる。このように隣接するリード群で互いにリードを連結して一体的に形成することにより、キャリア上で面積当たりの弾性表面波デバイス搭載個数が増加し、また、リード切断時の材料損失も少なくて済むことから、コストを低減することができる。なお、隣接するリード群を連結することについては、図12に示した例にとどまらず、リード突起部を有しない形状、即ち実施の形態2または実施の形態3に適用して同様の効果が得られるものである。
【0061】
(実施の形態6)
図13(a)から図13(g)は本発明の実施の形態6における電子部品の製造方法を説明するための工程断面図である。なお、これらの図は、実施の形態2から実施の形態5に用いた図面と容易に対比できるように、工程中の圧電基板とは上下を逆にして示している。まず図13(a)に示すように、主面に活性領域24aを備えた多数個の弾性表面波デバイスが形成された圧電基板24を準備する。
【0062】
次に、図13(b)に示すように、活性領域24aを保護するための蓋体6を形成する。蓋体6は、実施の形態2から実施の形態5で説明したのと同様、フィルムレジストを用いて壁状体と蓋とから形成する。次に、図13(c)に示すように、弾性表面波デバイスの電極パッド(図示せず)上に突起電極7を形成する。次に図13(d)に示すように、圧電基板24の主面に蓋体6及び突起電極7が隠れる程度で樹脂1cを塗布し、硬化する。この場合、ディスペンサーによる塗布、またはスピンコートによる塗布で樹脂1cを形成することができる。次に図13(e)に示すように、樹脂1cを研削して突起電極7の表面を樹脂1cの表面から露出させる。
【0063】
次に、図13(f)に示すように、突起電極7と一部が重なったリード3及び島状導電体4を形成する。その後、仮想切断線17に沿って、リード3及び樹脂1cを切断して、図13(g)に示すように、リード3及び島状導電体4が封止体1の裏面から突出した形状の電子部品が得られる。図13(f)に示したリード3及び島状導電体4は下記のようにして形成することができる。
【0064】
まず、工程(e)が終了した後、スパッタリング法、イオンプレーティング法、電子ビーム蒸着法、抵抗加熱蒸着法などによって、樹脂1cの全面に導電性薄膜を形成する。次に、フォトリソグラフィー技術により、リード3及び島状導電体4をパターニングする。本実施の形態では、全面に感光性レジスト層を形成し、露光・現像してレジストパターンを形成し、そのレジストパターンをマスクとして導電性薄膜をエッチングしてリード3及び島状導電体4を形成する。なお、本実施の形態では、リード3及び島状導電体4のパターニングにフォトリソグラフィー技術を用いたが、工程(e)の終了後、メタルマスクを用いて、導電性薄膜をパターニングしても良い。メタルマスクを用いた場合は、工程が簡略化され、製造コストを下げることできる。どちらの工法を選ぶかは、形成するリード3及び島状導電体4の形状、大きさ、精度により、決めればよい。例えば、本実施の形態の場合、隣接するリード3の間隔が0.3mm〜0.4mmと小さいため、フォトリソグラフィー技術を用いた。
【0065】
また、リード3及び島状導電体4の形成方法として、めっきによる方法を用いても良い。例えば、樹脂1cの全面に感光性のドライフィルムレジストをラミネートし、フォトリソグラフィー技術により、めっき膜を形成する部分に相当するドライフィルムレジストを除去する。次に、パラジウム等の金属材料による核づけを行い、銅等の材料をめっきする。なお、めっきの材料は、銅の他に、ニッケル、金、銀、錫、半田等を用いてもよく、また、それらの材料を積層した構造としても良い。要は、樹脂1c側のめっき材料は、樹脂1cとの密着性がよく、2次実装時、或いは、実装後に剥離しないものを選べばよい。
【0066】
また、外側の材料は、2次実装時の接続信頼性の高い材料を選べばよい。例えば、2次実装を半田リフローにより行うと、半田濡れ性の高い、銅、金、銀、すず、半田等から選ぶことが好ましい。なお、めっきによる方法で、リード3及び島状導電体4を形成することにより、容易に厚膜化が可能となり、2次実装が容易になる、2次実装後の接続信頼性が増すという効果がある。
【0067】
また、スパッタリング法、イオンプレーティング法、電子ビーム蒸着法、抵抗加熱蒸着法、無電解めっき法などにより、下地電極を形成した後、その上から更に、めっきを行っても良い。この場合、電解めっき法を用いることができ、更なる厚膜化が可能となり、膜の形成時間も減り、製造コストを下げることができる。また、膜の緻密度もあがり、水分等の遮断性が向上し、耐湿性も向上する。
【0068】
また、リード3及び島状導電体4の形成方法として、導電性樹脂を印刷により、塗布、硬化させる方法を用いてもよい。例えば、リード3及び島状導電体4を形成する部分に相当するようにマスクの開口部が設けられたメタルマスクを樹脂1cの面にセッティングし、固定する。次に、導電性樹脂をメタルマスク上に適量、配置し、スキージにより樹脂1c面に塗布する。塗布後は、メタルマスクを取り去り、加熱硬化させる。また、導電性樹脂中の金属材料は、通常、高い導電率を持つもの、例えば、金、銀、銅、パラジウム、白金、アルミニウム、鉄、ニッケル或いは、それらの合金、或いは、積層構造のものが選ばれるが、2次実装工程を半田リフローで行う場合は、半田により、形成したリード3が侵食され、電気的に開放状態となるのを防ぐため、銅を主成分とする金属材料を選ぶことが好ましい。また、銅の表面に金等の半田濡れ性の良好な材料がコートされているとより好ましい。
【0069】
また、突起電極7との電気的な信頼性を高くし、電気的に開放状態となるのを防ぐようにするために、下地層として、薄膜を用い、その上に導電性樹脂を設けた方がより好ましい。下地層の形成方法としては、前記した電子ビーム、或いは、抵抗加熱による真空蒸着法やスパッタリング、イオンプレーティングなどの方法を用いることができる。また、めっきキ法を用いても良い。また、耐湿性からみても、下地層をつけた方が、水分等の遮断性は増す。
【0070】
本実施の形態の製造方法により、電磁的、信頼性的に優れた弾性表面波デバイスをウエハレベルで容易に製造することが可能となり、大幅にコストを下げることが可能となる。
【0071】
(実施の形態7)
図14は本発明の実施の形態1における電子部品を用いて製造した電子回路装置の一例である。回路基板25の主面には電極端子26、接地電極27が形成されている。封止体1の底面にリード3の底面が、封止体1の側面にはリード3の端面が露出し、内部に弾性表面波デバイス5を収容した電子部品が回路基板上に実装されている。電子部品のリード3は電極端子26に、電子部品の島状導電体4は接地電極27にそれぞれはんだ28で接続されている。
【0072】
このように、島状導電体4を回路基板25の接地電極27に接続することにより、島状導電体4が弾性表面波デバイス5の活性領域を電磁的にシールドすることになり、特に高周波回路では有効となる。さらには、弾性表面波デバイス5の活性領域が島状導電体4で保護されることになるため、信頼性の高い電子回路装置を実現することができる。
【0073】
なお、実施の形態2から実施の形態7において、島状導電体4がリード3から独立した形状として示しているが、リード3及び島状導電体4を形成する工程において、パターンを変更することにより、島状導電体4をリード3に接続した形状を得ることができる。
【0074】
【発明の効果】
本発明の電子部品は、活性領域が中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスと、蓋体の主面が接着された島状導電体と、突起電極が一主面に接続されたリードと、弾性表面波デバイスと島状導電体とリードとを樹脂封止して形成した封止体とを有し、かつリードの他方主面及び島状導電体の他方主面は封止体の裏面に露出していることを特徴とするもので、回路基板に実装したとき島状導電体が電磁シールドとなって低雑音、低不要輻射の回路を実現でき、実装時の高さの均一性及び実装位置精度を向上させることができる。また、本発明の電子部品では、活性領域に対向して島状導電体を設けており、蓋体と島状導電体の間で封止樹脂の厚さが薄くても、活性領域への水の浸入を島状導電体で防止できるため、高信頼性を実現できるものである。
【0075】
また、本発明の電子部品の製造方法は、キャリア上に剥離層、金属層を積層した転写形成材を用い、金属層でリードを形成し、弾性表面波デバイスの突起電極をリードに接続した後、全体を樹脂で封止し、リードと樹脂を切断して個々の電子部品とするもので、寸法精度の高い薄型・小型の電子部品を容易に製造できるものである。
【図面の簡単な説明】
【図1】(a)は本発明の実施の形態1における電子部品の斜視図
(b)は同図(a)をA−B線で切断した断面図
【図2】本発明の実施の形態1における電子部品とは蓋体が異なる例を説明する断面図
【図3】(a)は本発明の実施の形態1におけるリードと封止体の位置関係を改良した例を説明する断面図
(b)は本発明の実施の形態1におけるリードと封止体の位置関係を改良した第2の例を説明する断面図
【図4】本発明の実施の形態1における電子部品のリードを改良した例を説明する断面図
【図5】本発明の実施の形態2における電子部品の製造方法を説明する工程断面図
【図6】本発明の実施の形態2の一部工程を改良した電子部品の製造方法を説明する工程断面図
【図7】本発明の実施の形態3における電子部品の製造方法を説明する工程断面図
【図8】本発明の実施の形態3の一部工程を改良した電子部品の製造方法を説明する工程断面図
【図9】本発明の実施の形態4における電子部品の製造方法を説明する工程断面図
【図10】本発明の実施の形態5における電子部品の製造方法を説明する工程断面図
【図11】本発明の実施の形態2から実施の形態5における電子部品の製造方法の一部工程を改良した製造方法を説明する工程断面図
【図12】(a)は、本発明の実施の形態5における電子部品の製造方法の一部工程を説明する斜視図
(b)は、同製造方法を説明する断面図
【図13】本発明の実施の形態6における電子部品の製造方法を説明する工程断面図
【図14】本発明の実施の形態7における電子回路装置の要部断面図
【図15】(a)は、従来の電子部品の一例を示す断面図
(b)は、従来の電子部品の他の例を示す断面図
【符号の説明】
1 封止体
2a 封止体表面
2b 封止体裏面(封止体底面)
3 リード
3a リード裏面(リードの他方主面)
3b リード端面
3c リード主面(リードの一主面)
4 島状導電体
4a 島状導電体裏面(島状導電体の他方主面)
5 弾性表面波デバイス
6 蓋体
7 突起電極

Claims (23)

  1. 活性領域が壁状体とその上部に設けられた蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスと、壁状体で囲まれた活性領域に主面を対向して配置された島状導電体と、前記突起電極が一主面に接続されたリードと、前記弾性表面波デバイスと前記島状導電体と前記リードとを樹脂封止して形成した封止体とを有し、前記リードの他方主面及び前記島状導電体の他方主面は前記封止体の裏面に露出していることを特徴とする電子部品。
  2. 蓋体の蓋と島状導電体とが接着剤によって接着されていることを特徴とする請求項1に記載の電子部品。
  3. 蓋体の蓋と島状導電体とが封止樹脂によって接着されていることを特徴とする請求項1に記載の電子部品。
  4. 活性領域が壁状体で囲まれて保護され、電極パッドに突起電極が形成された弾性表面波デバイスと、壁状体で囲まれた活性領域に主面を対向して配置された島状導電体と、前記突起電極が一主面に接続されたリードと、前記弾性表面波デバイスと前記島状導電体と前記リードとを樹脂封止して形成した封止体とを有し、前記リードの他方主面及び前記島状導電体の他方主面は前記封止体の裏面に露出しており、
    前記壁状体の頂部が前記島状導電体に圧着されているか、もしくは前記壁状体の頂部及び前記島状導電体の少なくともいずれかに塗布された接着剤によって前記壁状体が前記島状導電体に接着されていることを特徴とする電子部品。
  5. リードの他方主面及び島状導電体の他方主面が同一面にあることを特徴とする請求項1または請求項4に記載の電子部品。
  6. リードの他方主面及び島状導電体の他方主面が封止体の裏面と同一面にあることを特徴とする請求項に記載の電子部品。
  7. リードの他方主面及び島状導電体の他方主面が封止体の裏面より凹んだ位置にあることを特徴とする請求項に記載の電子部品。
  8. リードの他方主面及び島状導電体の他方主面が封止体の裏面より突出していることを特徴とする請求項に記載の電子部品。
  9. リードの厚さが、突起電極が接合される領域より外側でその他の領域より厚いことを特徴とする請求項1または請求項4に記載の電子部品。
  10. 島状導電体が少なくとも一つのリードに電気的に接続されていることを特徴とする請求項1または請求項4に記載の電子部品。
  11. リード及び島状導電体が、金を主成分とする材料からなる層または金を主成分とする材料と金以外の金属材料との積層体で構成されていることを特徴とする請求項1または請求項4に記載の電子部品。
  12. キャリアの主面に剥離層と金属層とをこの順に形成した転写形成材の前記金属層の表面にリード及び島状導電体を形成するためのレジストパターンを形成する第1の工程と、
    前記レジストパターンをマスクとして前記金属層をエッチングし、複数個のリードと島状導電体からなる複数個のリード群を形成した後前記レジストパターンを除去する第2の工程と、
    活性領域が壁状体とその上部に設けられた蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスの前記突起電極をリードの一主面に接続する第3の工程と、
    前記弾性表面波デバイス、前記島状導電体及び前記リードを樹脂で封止する第4の工程と、
    前記リード、前記島状導電体及び前記樹脂を剥離層から剥離する第5の工程と、
    前記樹脂と前記リードとを切断して弾性表面波デバイスを収納した個々の電子部品とする第6の工程を有する電子部品の製造方法。
  13. 剥離層及びキャリアのうち、少なくとも剥離層が導電性材料で構成されていることを特徴とする請求項1に記載の電子部品の製造方法。
  14. 第2の工程において、レジストパターンをマスクとして金属層だけではなく、剥離層及びキャリアの表層をもエッチングすることを特徴とする請求項1に記載の電子部品の製造方法。
  15. 剥離層及びキャリアが導電性材料で形成されていることを特徴とする請求項1に記載の電子部品の製造方法。
  16. 第2の工程において、一つのリード群を構成するリードの先端が隣接する他のリード群のリードの先端と連続して一体的に形成されることを特徴とする請求項1に記載の電子部品の製造方法。
  17. 第3の工程において、蓋体の主面と島状導電体とが蓋体の主面及び島状導電体の少なくとも一方に塗布された接着剤で接着されることを特徴とする請求項1に記載の電子部品の製造方法。
  18. 活性領域が壁状体と蓋からなる中空の蓋体で覆われた弾性表面波デバイスの代わりに、活性領域が壁状体で囲まれた弾性表面波デバイスを用い、第3の工程において前記壁状体の頂部を島状導電体に圧着することを特徴とする請求項1に記載の電子部品の製造方法。
  19. 活性領域が壁状体と蓋からなる中空の蓋体で覆われた弾性表面波デバイスの代わりに、活性領域が壁状体で囲まれた弾性表面波デバイスを用い、第3の工程において前記壁状体の頂部または島状導電体の少なくともいずれかに塗布した接着剤によって両者を接着することを特徴とする請求項1に記載の電子部品の製造方法。
  20. キャリアの主面に剥離層と金属層とをこの順に形成した転写形成材の前記金属層の表面に後に形成するリード及び島状導電体とは逆のパターンを備えたレジストパターンを形成する第1の工程と、
    前記レジストパターンをマスクとして前記金属層の露出した表面に前記金属層とはそのエッチャント及びエッチングレートの少なくとも一つが異なる金属からなるめっき層を形成した後前記レジストパターンを除去する第2の工程と、
    前記めっき層をマスクとして前記金属層をエッチングし、複数個のリードと島状導電体とからなる複数個のリード群を形成する第3の工程と、
    活性領域が壁状体とその上部に設けられた蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスの前記突起電極をリードの一主面に接続する第4の工程と、
    前記弾性表面波デバイス、前記島状導電体及び前記リードを樹脂で封止する第5の工程と、
    前記リード、前記島状導電体及び前記樹脂を剥離層から剥離する第6の工程と、
    前記樹脂と前記リードとを切断して弾性表面波デバイスを収納した個々の電子部品とする第7の工程を有する電子部品の製造方法。
  21. キャリアの主面に剥離層、金属層をこの順に形成した転写形成材の表面に第1のレジストパターンを形成する第1の工程と、
    前記第1のレジストパターンをマスクとして前記金属層を厚さ方向に一定の深さまでエッチングし、後工程で切断位置となる領域に突起部を形成した後第1のレジストパターンを除去する第2の工程と、
    島状導電体及び前記突起部を有するリードを形成するための第2のレジストパターンを形成する第3の工程と、
    前記第2のレジストパターンをマスクとして前記金属層をエッチングし、島状導電体とリードからなる複数のリード群を形成した後前記第2のレジストパターンを除去する第4の工程と、
    活性領域が壁状体と蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスの前記突起電極をリードの一主面に接続する第5の工程と、
    前記弾性表面波デバイス、前記島状導電体及び前記リードを樹脂で封止する第6の工程と、
    前記リード、前記島状導電体及び前記樹脂を剥離層から剥離する第7の工程と、
    前記樹脂と前記リードを前記突起部の位置で切断して弾性表面波デバイスを収納した個々の電子部品とする第8の工程を有する電子部品の製造方法。
  22. キャリアの主面に剥離層、第1の金属層及び前記第1の金属層とはエッチャント及びエッチングレートの少なくとも一方が異なる第2の金属層をこの順に形成した転写形成材の表面に第1のレジストパターンを形成する第1の工程と、
    前記第1のレジストパターンをマスクとして前記第2の金属層をエッチングし、後工程で切断位置となる領域に突起部を形成した後前記第1のレジストパターンを除去する第2の工程と、
    前記突起部を有するリード及び島状導電体を形成するための第2のレジストパターンを形成する第3の工程と、
    前記第2のレジストパターンをマスクにして前記第1の金属層をエッチングし、島状導電体とリードからなる複数のリード群を形成した後前記第2のレジストパターンを除去する第4の工程と、
    活性領域が壁状体と蓋からなる中空の蓋体で保護され、電極パッドに突起電極が形成された弾性表面波デバイスの前記突起電極をリードの一主面に接続する第5の工程と、
    前記弾性表面波デバイス、前記島状導電体及び前記リードを樹脂で封止する第6の工程と、
    前記リード、前記島状導電体及び前記樹脂を剥離層から剥離する第7の工程と、
    前記樹脂と前記リードを前記突起部の位置で切断して弾性表面波デバイスを収納した個々の電子部品とする第8の工程を有する電子部品の製造方法。
  23. 圧電基板の主面に多数個の弾性表面波素子を形成する第1の工程と、
    前記弾性表面波素子の活性領域を覆って壁状体とその上部に設けられた蓋からなる中空の蓋体を形成する第2の工程と、
    前記弾性表面波素子の電極パッドに突起電極を形成する第3の工程と、
    前記圧電基板の主面に少なくとも前記突起電極及び前記蓋体を覆って樹脂を塗布し硬化して封止体を形成する第4の工程と、
    前記樹脂を研磨または研削して突起電極を露出させる第5の工程と、
    一部が前記突起電極覆うリードと前記活性領域に対向する島状導電体とを形成する第6の工程と、
    前記圧電基板、前記樹脂を切断して弾性表面波素子を収納した個々の電子部品とする第7の工程とを有する電子部品の製造方法。
JP2001147377A 2001-02-06 2001-05-17 電子部品、その製造方法及び電子回路装置 Expired - Fee Related JP4507452B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001147377A JP4507452B2 (ja) 2001-05-17 2001-05-17 電子部品、その製造方法及び電子回路装置
EP02711321.6A EP1361657B1 (en) 2001-02-06 2002-02-06 Surface acoustic wave device
PCT/JP2002/000949 WO2002063763A1 (fr) 2001-02-06 2002-02-06 Dispositif de traitement des ondes acoustiques de surface, procede de fabrication associe, et dispositif a circuit electronique
CNB028030648A CN1221076C (zh) 2001-02-06 2002-02-06 弹性表面波装置及其制造方法及电子电路装置
US10/399,305 US6969945B2 (en) 2001-02-06 2002-02-06 Surface acoustic wave device, method for manufacturing, and electronic circuit device
US11/220,815 US7246421B2 (en) 2001-02-06 2005-09-07 Method for manufacturing surface acoustic wave device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001147377A JP4507452B2 (ja) 2001-05-17 2001-05-17 電子部品、その製造方法及び電子回路装置

Publications (3)

Publication Number Publication Date
JP2002344283A JP2002344283A (ja) 2002-11-29
JP2002344283A5 JP2002344283A5 (ja) 2008-01-31
JP4507452B2 true JP4507452B2 (ja) 2010-07-21

Family

ID=18992874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001147377A Expired - Fee Related JP4507452B2 (ja) 2001-02-06 2001-05-17 電子部品、その製造方法及び電子回路装置

Country Status (1)

Country Link
JP (1) JP4507452B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076351A1 (ja) 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
JP4811232B2 (ja) * 2005-11-02 2011-11-09 パナソニック株式会社 電子部品パッケージ
JP4936953B2 (ja) * 2006-05-23 2012-05-23 京セラ株式会社 弾性表面波装置の製造方法
JP4906557B2 (ja) * 2007-03-28 2012-03-28 京セラ株式会社 弾性表面波装置の製造方法
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP4589450B1 (ja) * 2009-08-13 2010-12-01 株式会社SKLink 回路基板の製造方法
CN103444077B (zh) * 2011-03-22 2016-10-19 株式会社村田制作所 电子部件模块的制造方法及电子部件模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
JP2000323603A (ja) * 1999-05-07 2000-11-24 Nec Corp 半導体回路装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Tdk株式会社 チップ素子及びチップ素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
JP2000323603A (ja) * 1999-05-07 2000-11-24 Nec Corp 半導体回路装置及びその製造方法

Also Published As

Publication number Publication date
JP2002344283A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
US6969945B2 (en) Surface acoustic wave device, method for manufacturing, and electronic circuit device
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
JP4821452B2 (ja) 超小型電力変換装置およびその製造方法
US6838368B1 (en) Method for making semiconductor device using a nickel film for stopping etching
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
EP1734576A1 (en) Semiconductor device having through electrode and method of manufacturing the same
JP3578964B2 (ja) 半導体装置及びその製造方法
JP2007311754A (ja) 半導体チップ、半導体チップの製造方法及び半導体チップパッケージ
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
KR100663142B1 (ko) 탄성 표면파 장치
JP3003624B2 (ja) 半導体装置
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP4507452B2 (ja) 電子部品、その製造方法及び電子回路装置
JPH10335337A (ja) 半導体装置及びその製造方法
JPH10326795A (ja) 半導体装置とその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2002313930A (ja) 半導体装置およびその製造方法
JPH11307694A (ja) 半導体装置およびその製造方法
JP2005294875A (ja) 半導体装置及びその製造方法
JP2000058695A (ja) 半導体装置及びその製造方法
US20220320012A1 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2024127985A1 (ja) 電子装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees