WO2005076351A1 - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2005076351A1
WO2005076351A1 PCT/JP2005/000052 JP2005000052W WO2005076351A1 WO 2005076351 A1 WO2005076351 A1 WO 2005076351A1 JP 2005000052 W JP2005000052 W JP 2005000052W WO 2005076351 A1 WO2005076351 A1 WO 2005076351A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
multilayer substrate
cavity
ceramic multilayer
main surface
Prior art date
Application number
PCT/JP2005/000052
Other languages
English (en)
French (fr)
Inventor
Yoshihiko Nishizawa
Norio Sakai
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2005517630A priority Critical patent/JP4367414B2/ja
Publication of WO2005076351A1 publication Critical patent/WO2005076351A1/ja
Priority to US11/462,395 priority patent/US7569925B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a component built-in module formed by providing a cavity on the bottom side of a ceramic multilayer substrate, accommodating a circuit component therein, and then performing resin molding, and a method of manufacturing the module.
  • Various high-frequency modules such as a chip antenna, a delay line, a high-frequency composite switch module, and a receiving device are mounted inside an information communication device such as a mobile terminal.
  • a high-frequency module is used in a state mounted on a mounting board such as a printed wiring board.
  • a circuit element is generally mounted on a multilayer substrate.
  • Patent Document 1 a crystal resonator is mounted on a ceramic multilayer substrate, a cavity is formed on the bottom surface of the ceramic multilayer substrate, an IC chip is accommodated in the cavity, and a surface mounting is performed by resin molding.
  • Type crystal oscillators have been proposed.
  • the external terminal electrodes are formed in a frame portion around the cavity on the mounting surface of the ceramic multilayer substrate.
  • FIG. 9 (a) is a view of such a ceramic multilayer substrate as viewed from the back side.
  • the ceramic multilayer substrate 50 has a cavity 51 on the bottom surface, and a mold resin 52 is molded in the cavity 51. It has the structure which was done.
  • An external terminal electrode 54 is formed in a frame 53 around the cavity 51.
  • Patent Document 1 JP-A-2000-77942
  • the width of the frame portion 53 must be reduced as shown in FIG. 9 (b). This is because the number and size of circuit components cannot be changed in the circuit design, so that the area of the cavity 51 cannot be reduced. Therefore, the area of the external terminal electrodes 54 cannot be sufficiently secured, and connection failure easily occurs when the external terminal electrodes 54 are mounted on a mounting board such as a mother board. In addition, even if the connection is made normally, the connection area is small due to the small impact area, and the connection part peels off due to the impact of an external force, and immediately causes a problem in connection reliability.
  • the mold resin 52 is formed by pouring a liquid resin and then pouring the resin. Since the resin is cured, the surface may be dented due to cure shrinkage or the like, or the resin may rise, making it difficult to form a flat surface. Therefore, it is suitable for forming the external terminal electrode 54! /, Na! / ,.
  • an object of the present invention is to provide a cavity on the mounting surface side of a ceramic multilayer substrate, accommodate a circuit component therein, and then perform a resin-molded component built-in module having a sufficient area.
  • An object of the present invention is to provide a small module with a built-in component, which can stably form an external terminal electrode and has excellent mountability, and a method of manufacturing the module.
  • the invention according to claim 1 includes a plurality of ceramic layers laminated, one main surface and the other main surface, and the one main surface has a cavity and the cavity.
  • a ceramic multilayer substrate having a surrounding frame-shaped portion formed therein, a first circuit component housed and fixed in the cavity, and a second mold molded in the cavity so as to bury the first circuit component.
  • the first resin portion and the first main surface of the ceramic multilayer substrate, the frame portion and the first resin portion so as to continuously cover the frame portion and the first resin portion.
  • a second resin part joined to the resin part and having an external terminal electrode on a main surface exposed to the outside.
  • the invention according to claim 7 is characterized in that a plurality of ceramic layers are laminated, one main surface and the other main surface are provided, and the one main surface includes a cavity and a frame-shaped portion surrounding the cavity.
  • a second resin portion that covers the cavity and the frame-shaped portion is provided.
  • external terminal electrodes are formed. Even if the surface of the first resin part molded into the cavity has a concave part and a convex part, the second resin part can absorb these irregularities and flatten the surface, so that the external terminal electrode It is suitable as a site for forming. Therefore, the external terminal electrode can be formed regardless of the size of the cavity, and the external terminal electrode having a sufficient area can be formed.
  • the circuit component may be an active element such as a transistor, an IC, or an LSI, or a passive element such as a chip capacitor, a chip resistor, a chip thermistor, or a chip inductor.
  • the land electrode and the circuit component may be electrically connected by wire bonding, or the electrode of the circuit component may be soldered to the land electrode or conductive. It may be directly mounted with a conductive adhesive, or may be flip-chip mounted. The mounting method is optional.
  • the formation site of the external terminal electrode was limited to the frame-shaped portion of the ceramic multilayer substrate.
  • the external terminal electrode is formed on the surface of the second resin portion. Even if the portion protrudes to the region facing the cavity, no problem occurs, and it is possible to form the external terminal electrode having a wider area.
  • an external terminal electrode entirely disposed in a region facing the cavity. That is, it is possible to form the external terminal electrode even in a region where it could not be formed conventionally.
  • an internal circuit element is formed inside the ceramic multilayer substrate, and a relay electrode electrically connected to the internal circuit element at an interface between the frame-shaped portion and the second resin portion. Is formed, and a via conductor for electrically connecting the relay electrode and the external terminal electrode is formed inside the second resin portion.
  • the internal circuit element is a general term for an internal conductor disposed between layers of the ceramic multilayer substrate and a via conductor penetrating the ceramic multilayer substrate in the thickness direction.
  • an electric connection with the internal circuit elements is provided at an interface between the frame-shaped portion and the second resin portion. If the relay electrode is formed and a via conductor for electrically connecting the relay electrode and the external terminal electrode is formed inside the second resin portion, the connection can be made easily and reliably. Also, no electrodes are formed on the outer peripheral surfaces of the ceramic multilayer substrate and the second resin layer. Then, the first resin layer can be molded and the second resin layer can be joined to the ceramic multi-layer substrate in the parent substrate state, and then divided by cutting or breaking into individual pieces. A manufacturing method excellent in mass productivity can be provided.
  • an internal circuit element is formed inside the ceramic multilayer substrate, and a land electrode electrically connected to the internal circuit element is formed on the other main surface of the ceramic multilayer substrate.
  • the second circuit component may be mounted on the land electrode.
  • a case that covers the second circuit component may be placed on the other main surface of the ceramic multilayer substrate.
  • a third resin portion molded so as to bury the second circuit component on the other main surface of the ceramic multilayer substrate may be provided.
  • the mold resin can protect the circuit component, and can also be attracted by the mounter.
  • the second resin portion includes a resin sheet made of a thermosetting resin in a semi-cured state on one main surface of the ceramic multilayer substrate. It is formed by press-bonding so as to continuously cover the resin portion.
  • the semi-cured state refers to a B-stage state or a pre-prepared state.
  • the second resin portion has not yet been cured, so that the unevenness of the first resin portion can be absorbed and the outer surface thereof can be flattened.
  • An external terminal electrode is formed on the outer surface of the second resin layer.
  • the external terminal electrode may be formed after the second resin layer is cured, or may be formed simultaneously with the pressure bonding.
  • a support plate with external terminal electrodes such as copper foil Prepare, press-fit the support plate to one main surface of the ceramic multilayer substrate with the semi-cured second resin part in between, and peel off the support plate after the second resin part is cured, so that the external terminals It is possible to transfer the electrode to the second resin part.
  • the curing order of the first resin portion and the second resin portion is as described in claim 8, after the first resin portion is cured first, and then the second resin portion is press-bonded. After joining, the second resin part may be cured, or the second resin part may be press-bonded while the first resin part is in an uncured state, as in claim 9. Thereafter, the first and second resin parts may be simultaneously cured.
  • the second resin portion is pressure-bonded after the first resin portion has hardened, so that the second resin portion can easily absorb irregularities of the first resin portion.
  • the curing step only needs to be performed once.
  • the second resin covering the first resin portion and the frame-shaped portion is formed. Since the resin portion was provided and the external terminal electrodes were formed on the surface, even if the surface of the first resin portion had a concave portion or a convex portion, the second resin portion absorbed the unevenness, and the surface was removed. Can be flat. Therefore, the external terminal electrode can be formed regardless of the size of the cavity, and the external terminal electrode having a required size can be formed.
  • the second resin layer can remove irregularities in the first resin part. Since the resin can be absorbed, the amount of resin injected into the cavity can be easily controlled, and the production yield can be improved.
  • FIG. 1 is a cross-sectional view of a first embodiment of a component built-in module according to the present invention.
  • FIG. 2 is a bottom view of the component built-in module shown in FIG. 1.
  • FIG. 3 is a sectional view of a module with a built-in component according to a second embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a module with a built-in component according to a third embodiment of the present invention.
  • FIG. 5 is a sectional view of a module with a built-in component according to a fourth embodiment of the present invention.
  • FIG. 6 is a sectional view of a module with a built-in component according to a fifth embodiment of the present invention.
  • FIG. 7 is a view showing a manufacturing process of the component built-in module shown in FIG. 1.
  • FIG. 8 is a bottom view of another embodiment of the component built-in module according to the present invention.
  • FIG. 9 is a bottom view of a conventional component built-in module.
  • FIG. 1 and 2 show a first embodiment of a component built-in module according to the present invention.
  • This component built-in module includes a ceramic multilayer substrate 1 having a plurality of ceramic layers, a first resin portion 15 molded in a cavity 4 formed on the lower surface of the ceramic multilayer substrate 1, and a lower surface of the ceramic multilayer substrate 1. It is composed of a second resin part 20 fixed on the entire surface.
  • the ceramic multilayer substrate 1 is, for example, a low-temperature fired ceramic multilayer substrate (LTCC), in which the internal electrodes 2 are provided between a plurality of ceramic layers, and the via conductors 3 penetrating the ceramic layers in the thickness direction are provided. And are integrally fired.
  • LTCC low-temperature fired ceramic multilayer substrate
  • a multilayer capacitor, a multilayer inductor, and the like can be integrally formed in the ceramic multilayer substrate 1.
  • a cavity 4 and a frame 5 surrounding the cavity 4 are formed on the lower surface of the ceramic multilayer substrate 1.
  • a first circuit component 6 is fixed to the bottom of the cavity 4, and the circuit component 6 is electrically connected to an electrode 7 formed on a step portion inside the cavity 4 by a bonding wire 8.
  • a first resin part 15 made of a thermosetting resin is molded in the cavity 4.
  • the surface of the first resin portion 10 is concave compared to the surface of the frame portion 5.
  • a plurality of relay electrodes 9 are formed on the lower surface of the frame portion 5, and the relay electrodes 9 are electrically connected to the internal electrodes 2 via the via conductors 3.
  • a plurality of land electrodes 10 are formed on the upper surface of the ceramic multilayer substrate 1, and these land electrodes 10 are also electrically connected to the internal electrodes 2 via the via conductors 3.
  • the second circuit component 11 is mounted on the land electrode 10.
  • a second resin portion 20 is joined to the lower surface of the ceramic multilayer substrate 1 so as to continuously cover the frame portion 5 and the first resin portion 15.
  • the second resin part 20 it is desirable to use a thermosetting resin having a composition close to that of the first resin part 15.
  • the same thermosetting resin is used. Yes.
  • the adhesion between the resin parts 15 and 20 is improved, and peeling of the resin parts 15 and 20 and intrusion of moisture into the interface can be prevented.
  • the second resin part 20 fills the recess of the first resin part 15, and the outer surface of the second resin part 20 is formed almost flat.
  • a plurality of external terminal electrodes 21 are provided on a flat outer surface of the second resin part 20.
  • a part of the external terminal electrode 21 is formed so as to protrude by a dimension A in a region facing the cavity 4 as shown in the figure. That is, it protrudes inward from the frame portion 5. Therefore, the external terminal electrode 21 having a sufficient size can be formed even if the width dimension force S of the frame portion 5 is small.
  • Each external terminal electrode 21 is electrically connected to the relay electrode 9 via a via conductor 22 formed in the second resin layer 20 in the thickness direction.
  • the circuit components 6 fixed in the cavity 4 and the circuit components 11 mounted on the upper surface of the ceramic multilayer substrate 1 include active elements such as ICs and LSIs, chip capacitors, chip resistors, chip thermistors, chip inductors, and the like. , A passive element such as a filter can be used.
  • the mounting method of the circuit component 6 is not limited to the connection method by wire bonding, but may be mounting by solder or conductive adhesive, or flip-chip mounting using bumps.
  • the method of mounting the circuit component 11 is not limited to mounting using solder or a conductive adhesive, but may be connection by wire bonding or flip-chip mounting using bumps.
  • the second resin portion 20 is a mixture of a thermosetting resin and an inorganic filler as appropriate.
  • the lower surface of the frame portion 5 and the lower surface of the first resin portion 15 are semi-hardened. It is pressed and hardened.
  • the via conductor 22 formed in the second resin part 20 is obtained by embedding and curing a conductive resin in a through hole provided in the resin part 20.
  • the external terminal electrode 21 is provided on the lower surface of the resin portion 20. By connecting the external terminal electrode 21 to a printed circuit board or the like, the component built-in module can be mounted on a printed circuit board or the like. Can be.
  • the resin portion 20 can function as a shock absorbing layer for protecting the ceramic multilayer substrate 1 against a drop impact and a thermal shock.
  • FIG. 3 shows a second embodiment of the component built-in module.
  • the component built-in module shown in FIG. 1 is an example in which the surface of the molded first resin portion 15 is dented in a concave shape due to hardening shrinkage. May go up.
  • FIG. 3 shows a case where the first resin portion 15 is cured while being raised from the surface of the frame portion 5.
  • the second resin portion 20 absorbs the unevenness of the first resin portion 15, and the outer surface of the second resin portion 20 is formed almost flat.
  • a plurality of external terminal electrodes 21 are provided on a flat outer surface of the second resin portion 20.
  • the second resin portion 20 absorbs the unevenness, so that the second resin portion 20 absorbs the unevenness.
  • the surface of the resin portion 20 can be flattened. Therefore, the external terminal electrode 21 having an arbitrary size can be easily formed.
  • FIG. 4 shows a third embodiment of the component built-in module.
  • the second resin portion 20 is formed of a multilayer resin substrate, and the internal electrodes 23 are provided between the layers, thereby integrally forming elements such as a multilayer capacitor and a multilayer inductor inside. .
  • the internal electrode 23 is a ground electrode, it is useful to use it as a shield for the circuit component 6 in the cavity.
  • an individual element such as an SMD may be embedded.
  • FIG. 5 shows a fourth embodiment of the component built-in module.
  • a case 30 that covers the circuit element 11 is placed on the surface of the ceramic multilayer substrate 1.
  • a resin case or a metal case can be used.
  • a nickel-white phosphor bronze or the like is preferable in view of processing simplicity and cost.
  • FIG. 6 shows a fifth embodiment of the component built-in module.
  • a resin 31 is molded on the surface of the ceramic multilayer substrate 1 to cover the circuit element 11.
  • ceramic multilayer substrate 1 When molding resin 31 on the surface of ceramic multilayer substrate 1, ceramic multilayer substrate 1 If the thermal expansion coefficients of the resin layer 31 on the front side and the resin layers 15 and 20 on the back side differ, the ceramic multilayer substrate 1 may warp or break due to thermal history. Are of the same composition or have similar thermal expansion coefficients, and it is preferable to use a material.
  • the ceramic multilayer substrate 1 is prepared.
  • the ceramic multilayer substrate 1 is manufactured as follows.
  • a ceramic slurry is applied on a resin film such as PET and dried to obtain a ceramic green sheet with a thickness of about 10 to 200 m.
  • a ceramic powder contained in the ceramic slurry for example, a mixture of BaO, SiO 2, A 1 O, B O, CaO, etc. can be used.
  • the same conductive paste as described above is printed in a desired pattern on the green sheet by screen printing or the like, and dried. This is the internal electrode 2.
  • the relay electrode 9 and the land electrode 10 are formed on the front and back surfaces of the pressed laminate using the same conductive paste as described above.
  • the conductive paste is Ag-based, it is around 850 ° C in air.
  • the thickness of the laminate is, for example, about lmm. After baking, a film of NiZSn or NiZAu is formed on the electrodes exposed on the front and back surfaces as required.
  • the ceramic multilayer substrate 1 is manufactured as described above, the circuit component 6 is fixed to the bottom of the cavity 4 of the ceramic multilayer substrate 1, and the electrode 7 and the circuit component 6 are electrically connected by wire bonding 8. The result is as shown in FIG. Next, the cavity 4 of the ceramic multilayer substrate 1 is filled with a liquid resin 15 and cured to form a first resin portion 15 as shown in FIG. 7B.
  • the liquid resin 15 is made of a thermosetting resin (epoxy, phenol, cyanate, etc.). Note that the surface of the resin portion 15 in the cured state may be dented.
  • FIG. 7 (c) shows that after the first resin portion 15 is cured, the ceramic multilayer substrate 1 is turned over, and a semi-cured resin sheet 20A and a support 25 are disposed below the ceramic multilayer substrate 1. It shows the state where it was done.
  • the resin sheet 20A is made of a thermosetting resin (epoxy, phenol, cyanate, etc.) mixed with an inorganic filler (Al 2 O 3, SiO 2, TiO 2, etc.).
  • the semi-cured state refers to the B-stage state or pre-predator state.
  • the via hole 22 is filled with a conductive resin (a mixture of metal particles such as Au, Ag, Cu, and Ni and a thermosetting resin such as epoxy, phenol, and cyanate).
  • a conductive resin a mixture of metal particles such as Au, Ag, Cu, and Ni and a thermosetting resin such as epoxy, phenol, and cyanate.
  • solder may be filled by reflow or the like after pressure bonding with the ceramic multilayer substrate 1.
  • the support 25 is made of a metal plate or the like, and a copper foil having a thickness of about 10 to 40 m is plated or adhered on the upper surface thereof, and the copper foil is subjected to the steps of photoresist coating, exposure, development etching, and resist peeling, and then the copper foil is removed. Pattern. This becomes the external terminal electrode 21.
  • the resin sheet 20A and the support body 25 prepared as described above are positioned with respect to the ceramic multilayer substrate 1, and are heated and pressed.
  • the semi-cured resin sheet 20A was pressed against the upper surface of the support 25 and simultaneously molded with the lower surface of the ceramic multilayer substrate 1, that is, the lower surface of the frame portion 5 on which the relay electrode 9 was formed. It is pressed against the surface of the first resin part 15. At this time, a part of the resin sheet 20A is embedded in the surface of the concave first resin part 15. With the support 25 pressed, the resin sheet 20A is cured by heating.
  • the via conductors 22 provided on the resin sheet 20A are cured by the heat and pressure bonding, and are electrically connected to the external terminal electrodes 21 on the support 25, and at the same time, the relay electrodes 9 formed on the lower surface of the frame portion 5 are formed. Are electrically connected to each other.
  • the ceramic multilayer substrate 1 and the resin layer 20 are laminated and pressure-bonded in a parent substrate state, and then the individual components are joined in order to enhance the productivity described in the method of manufacturing a single component built-in module. You can cut or break into pieces! / ,.
  • the second resin portion 20 in the semi-cured state is pressure-bonded to the first resin portion 15 in the cured state.
  • the second resin portion 20 in a semi-cured state may be press-bonded, and both resin portions 15, 20 may be simultaneously heated and cured.
  • the two-stage cavity described above may be a one-stage cavity or a three-stage cavity or more. Further, a plurality of cavities may be formed side by side.
  • FIG. 2 shows an example in which the external terminal electrodes 21 are arranged around the second resin portion 20. As shown in FIG. 8, the external terminal electrodes 21 can be arranged on the entire surface.
  • the second resin portion 20 is formed of a multilayer substrate, a circuit is formed inside the second resin portion 20 or at the interface with the first resin portion 15 so that the external terminal electrode 21 can be arbitrarily formed as shown in FIG. Can be arranged at the position.
  • the surface of the first resin portion 15 is concave or convex
  • the surface may be flat.
  • the surface of the first resin portion 15 can be made flat by controlling the resin type and the amount of the resin, and furthermore, by hot pressing or surface polishing of the first resin portion 15.

Abstract

【課題】十分な面積を有する外部端子電極を安定して形成でき、実装性に優れた小型の部品内蔵モジュールおよびその製造方法を提供する。 【解決手段】セラミック多層基板１の実装面側にキャビティ４を設け、その中に回路部品６を収容した後、樹脂モールドしてなる部品内蔵モジュールであって、セラミック多層基板１の実装面側であって、枠状部５とモールドされた第１の樹脂部１５とを連続的に覆うように第２の樹脂部２０を設け、この第２の樹脂部２０の外表面に外部端子電極２１を設けた。

Description

部品内蔵モジュールおよびその製造方法
技術分野
[0001] 本発明は、セラミック多層基板の底面側にキヤビティを設け、その中に回路部品を収 容した後、榭脂モールドしてなる部品内蔵モジュールおよびその製造方法に関する ものである。
背景技術
[0002] 携帯端末などの情報通信機器の内部には、チップアンテナ、ディレイライン、高周波 複合スィッチモジュール、受信デバイスなど、様々な高周波モジュールが搭載されて いる。このような高周波モジュールは、プリント配線板などの実装基板に実装された状 態で用いられる。このような高周波モジュールの構造としては、多層基板上に回路素 子が実装されたものが一般的である。
[0003] さて、近年、情報通信機器などの電子機器は小型化が進められており、高周波モジ ユールに対しても小型化の要求が高まっている。しかし、多層基板の面積を小さくし てしまうと、モジュールに必要な回路素子をすベて搭載できなくなるという問題が生じ る。
そこで、セラミック多層基板にキヤビティを形成し、キヤビティ内部に回路部品を実装 することがよく行われて ヽる。
[0004] 特許文献 1では、セラミック多層基板上に水晶振動子を搭載するとともに、セラミック 多層基板の底面にキヤビティを形成し、このキヤビティ内に ICチップを収容し、榭脂 モールドしてなる表面実装型の水晶発信器が提案されている。
このようにセラミック多層基板の底面 (実装面）にキヤビティを設ける場合、外部端子 電極は、セラミック多層基板の実装面のキヤビティ周囲の枠状部に形成される。
[0005] 図 9の（a)はこのようなセラミック多層基板を裏面方向から見た図であり、セラミック多 層基板 50の底面にキヤビティ 51を有し、キヤビティ 51内にモールド榭脂 52がモール ドされた構造を有している。そして、キヤビティ 51の周囲の枠状部 53には外部端子電 極 54が形成されている。 特許文献 1：特開 2000-77942号公報
発明の開示
発明が解決しょうとする課題
[0006] ところ力 セラミック多層基板の小型化が進むと、図 9の (b)のように枠状部 53の幅を 狭くせざるを得ない。なぜなら、回路の設計上、回路部品の点数や大きさを変更でき ないので、キヤビティ 51の面積を小さくすることができないからである。そのため、外 部端子電極 54の面積を十分に確保することができず、マザ一ボードなどの実装基板 に搭載する際に接続不良が発生しやすい。また、正常に接続された場合でも、接続 面積が小さいために、外部力もの衝撃により接続部が剥離しやすぐ接続信頼性に 問題を生じる。
[0007] 一方、キヤビティ 51に充填されたモールド榭脂 52の上に外部端子電極 54を形成す ることも考えられるが、モールド榭脂 52は、液状の榭脂を流し込んだ後、その榭脂を 硬化させたものであるから、硬化収縮等により表面が凹状に凹んだり、あるいは榭脂 が盛り上がることがあり、平坦に形成することが困難である。そのため、外部端子電極 54の形成部位として適して!/、な!/、。
[0008] そこで、本発明の目的は、セラミック多層基板の実装面側にキヤビティを設け、その中 に回路部品を収容した後、榭脂モールドしてなる部品内蔵モジュールにおいて、十 分な面積を有する外部端子電極を安定して形成でき、実装性に優れた小型の部品 内蔵モジュールおよびその製造方法を提供することにある。
課題を解決するための手段
[0009] 前記目的を達成するため、請求項 1に記載の発明は、複数のセラミック層が積層され てなり、一方主面および他方主面を有し、前記一方主面にキヤビティとこのキヤビティ を取り囲む枠状部とが形成されたセラミック多層基板と、前記キヤビティの内部に収容 固定された第 1の回路部品と、前記第 1の回路部品を埋没させるようにして前記キヤ ビティにモールドされた第 1の榭脂部と、前記セラミック多層基板の前記一方主面で あって、前記枠状部と前記第 1の榭脂部とを連続的に覆うように、前記枠状部および 前記第 1の榭脂部に接合され、外部に露出する主面に外部端子電極を有する第 2の 榭脂部と、を備えたことを特徴とする部品内蔵モジュールを提供する。 [0010] 請求項 7に記載の発明は、複数のセラミック層が積層されてなり、一方主面および他 方主面を有し、前記一方主面にキヤビティとこのキヤビティを取り囲む枠状部とが形 成されたセラミック多層基板を準備する工程と、前記キヤビティの内部に第 1の回路 部品を収容固定する工程と、前記第 1の回路部品を埋没させるようにして前記キヤビ ティに液状の熱硬化性榭脂を充填し、第 1の榭脂部を形成する工程と、前記セラミツ ク多層基板の前記一方主面であって、前記枠状部と前記第 1の榭脂部とを連続的に 覆うように、半硬化状態の熱硬化性榭脂よりなる榭脂シートを圧着接合し、第 2の榭 脂部を形成する工程と、前記第 2の榭脂部の外部に露出する主面に外部端子電極 を設ける工程と、を備えたことを特徴とする部品内蔵モジュールの製造方法を提供す る。
[0011] 本発明では、セラミック多層基板の一方主面に形成されたキヤビティを第 1の榭脂部 によりモールドした後に、キヤビティと枠状部とを覆う第 2の榭脂部を設け、その表面 に外部端子電極を形成したものである。キヤビティにモールドされた第 1の榭脂部の 表面に凹部ゃ凸部があっても、第 2の榭脂部がこの凹凸を吸収し、表面を平坦にす ることができるので、外部端子電極の形成部位として適している。そのため、キヤビテ ィの大きさに関係なく外部端子電極を形成することができ、十分な面積の外部端子電 極を形成することができる。
セラミック多層基板の底面に形成されたキヤビティに榭脂をモールドする場合、その 榭脂量の管理が非常に難しぐ不良が多発しやすい。つまり、榭脂量が不足すると、 榭脂の硬化収縮とも相俟って榭脂の表面が凹状に窪んでしまい、逆に榭脂量が多 いと、榭脂が枠状部より盛り上がってしまう結果となる。このような凹状の窪みや盛り上 力 Sりを、第 2の榭脂層が吸収することができるので、キヤビティへの榭脂注入量の管理 を緩くすることが可能になり、製造の歩留りを向上させることができる。
セラミック多層基板が低温焼成セラミック多層基板 (LTCC)よりなる場合、高温焼成 セラミック多層基板 (HTCC)に比べて強度が低いものが多いので、実装基板から受 ける衝撃によって割れやクラックが入ることがある。しかし、セラミック多層基板の実装 面側に第 2の榭脂層が設けられ、この第 2の榭脂層が衝撃吸収層を兼ねるので、衝 撃に対する接続信頼性を高めることができる。 [0012] 回路部品としては、トランジスタ、 IC、 LSIなどの能動素子や、チップコンデンサ、チッ プ抵抗、チップサーミスタ、チップインダクタなどの受動素子でもよい。
回路部品をセラミック多層基板と接続するために、セラミック多層基板のキヤビティの 底部にランド電極を設け、このランド電極に回路部品を実装するのがよい。実装方法 としては、回路部品をキヤビティの底面に固定した後、ワイヤボンディングなどでランド 電極と回路部品とを電気的に接続してもよいし、ランド電極に回路部品の電極をはん だ又は導電性接着剤で直接実装してもよいし、さらにはフリップチップ実装してもよい 。実装方法は任意である。
[0013] 請求項 2のように、外部端子電極の少なくとも一部を、キヤビティと対向する領域に形 成するのがよい。
従来では、外部端子電極の形成部位はセラミック多層基板の枠状部に限られていた 力 本発明では、外部端子電極を第 2の榭脂部の表面に形成するので、外部端子電 極の一部がキヤビティと対向する領域まで張り出して 、ても支障がな 、し、より広 ヽ面 積の外部端子電極を形成することが可能になる。
請求項 2によれば、全部がキヤビティと対向する領域に配置された外部端子電極を 設けることもできる。つまり、従来では形成不可能であった領域にも外部端子電極を 形成することが可能になる。
[0014] 請求項 3のように、セラミック多層基板の内部に内部回路要素が形成され、枠状部と 第 2の榭脂部との界面に、内部回路要素と電気的に接続された中継電極が形成され 、第 2の榭脂部の内部に、中継電極と外部端子電極とを電気的に接続するビア導体 が形成されて ヽる構成としてもょ ヽ。
内部回路要素とは、セラミック多層基板の層間に配置された内部導体と、セラミック多 層基板を厚み方向に貫通するビア導体とを総称したものである。
外部端子電極とセラミック多層基板の内部に形成された内部回路要素とを電気的に 接続する方法として、枠状部と第 2の榭脂部との界面に、内部回路要素と電気的に 接続された中継電極を形成し、第 2の榭脂部の内部に、中継電極と外部端子電極と を電気的に接続するビア導体を形成すれば、簡単かつ確実に接続することができる 。また、セラミック多層基板および第 2の榭脂層の外周面には電極が形成されないの で、親基板状態のセラミック多層基板に第 1の榭脂層のモールド、第 2榭脂層の接合 を行い、その後で個片にカットまたはブレークすることで分割する方法を採用すること ができ、量産性に優れた製造方法を提供できる。
[0015] 請求項 4のように、セラミック多層基板の内部に内部回路要素が形成され、セラミック 多層基板の他方主面上に、内部回路要素と電気的に接続されたランド電極が形成さ れ、ランド電極上に第 2の回路部品が実装されている構成としてもよい。
このようにセラミック多層基板の一方主面（下面)側だけでなぐ他方主面（上面）にも 回路部品を搭載することで、集積ィ匕が図れ、より高機能な部品内蔵モジュールを実 現できる。
[0016] 請求項 5のように、セラミック多層基板の他方主面上に、第 2の回路部品を覆うケース を被せてもよい。
セラミック多層基板の他方主面に回路部品を実装しただけでは、回路部品が剥き出 しになるため、外力が加わると回路部品が脱落しやすぐまたマウンタによる吸着が行 えない。そこで、セラミック多層基板の上に回路部品を覆うケースを被せることで、回 路部品の脱落防止とマウンタによる吸着が可能になるとともに、金属ケースの場合に は回路部品の電磁シールドが可能になる。
[0017] 請求項 6のように、セラミック多層基板の他方主面上に、第 2の回路部品を埋没させる ようにモールドされた第 3の榭脂部を備えてもょ 、。
この場合は、請求項 5と同様に、モールド榭脂が回路部品を保護できるとともに、マウ ンタによる吸着も可能になる。
[0018] 請求項 7のように、第 2の榭脂部は、半硬化状態の熱硬化性榭脂よりなる榭脂シート をセラミック多層基板の一方主面であって、枠状部と第 1の榭脂部とを連続的に覆う ように、圧着接合することで形成される。半硬化状態とは、 Bステージ状態またはプリ プレダ状態をさす。
圧着接合時、第 2の榭脂部は未だ硬化していないので、第 1の榭脂部の凹凸を吸収 でき、その外表面を平坦にすることができる。第 2の榭脂層の外表面には外部端子電 極が形成されるが、その形成は第 2の榭脂層を硬化させた後でもよいし、圧着接合時 に同時に形成してもよい。例えば、銅箔などの外部端子電極を貼り付けた支持板を 準備し、半硬化状態の第 2の榭脂部を間にして支持板をセラミック多層基板の一方 主面に圧着し、第 2の榭脂部の硬化後に支持板を剥離することで、外部端子電極を 第 2の榭脂部に転写することが可能である。
[0019] 第 1の榭脂部と第 2の榭脂部の硬化順序は、請求項 8のように、第 1の榭脂部を先に 硬化させた後、第 2の榭脂部を圧着接合し、その後で第 2の榭脂部を硬化させてもよ いし、請求項 9のように、第 1の榭脂部が未硬化の状態のまま第 2の榭脂部を圧着接 合し、その後で第 1と第 2の榭脂部を同時に硬化させてもよい。
前者の場合には、第 1の榭脂部が硬化した後に第 2の榭脂部を圧着するので、第 1 の榭脂部の凹凸を第 2の榭脂部が容易に吸収できる。一方、後者の場合には、硬化 工程が一度で済むと 、う利点がある。
発明の効果
[0020] 請求項 1に係る発明によれば、セラミック多層基板に形成されたキヤビティを第 1の榭 脂部によりモールドした後に、第 1の榭脂部と枠状部とを覆う第 2の榭脂部を設け、そ の表面に外部端子電極を形成したので、第 1の榭脂部の表面に凹部ゃ凸部があつ ても、第 2の榭脂部がこの凹凸を吸収し、表面を平坦にすることができる。そのため、 キヤビティの大きさに関係なく外部端子電極を形成することができ、必要な大きさの外 部端子電極を形成することができる。
セラミック多層基板に形成されたキヤビティに榭脂をモールドする場合、その榭脂量 の管理が非常に難しぐ不良が多発しやすいが、第 1の榭脂部の凹凸を第 2の榭脂 層が吸収することができるので、キヤビティへの榭脂注入量の管理が容易になり、製 造の歩留りを向上させることができる。
図面の簡単な説明
[0021] [図 1]本発明にかかる部品内蔵モジュールの第 1実施形態の断面図である。
[図 2]図 1に示す部品内蔵モジュールの底面図である。
[図 3]本発明にかかる部品内蔵モジュールの第 2実施形態の断面図である。
[図 4]本発明にかかる部品内蔵モジュールの第 3実施形態の断面図である。
[図 5]本発明にかかる部品内蔵モジュールの第 4実施形態の断面図である。
[図 6]本発明にかかる部品内蔵モジュールの第 5実施形態の断面図である。 [図 7]図 1に示す部品内蔵モジュールの製造工程を示す図である。
[図 8]本発明にかかる部品内蔵モジュールの他の実施形態の底面図である。
[図 9]従来の部品内蔵モジュールの底面図である。
発明を実施するための最良の形態
[0022] 以下に、本発明の実施の形態を図面を参照して説明する。
図 1,図 2は本発明にかかる部品内蔵モジュールの第 1の実施形態を示す。
この部品内蔵モジュールは、複数のセラミック層力もなるセラミック多層基板 1と、セラ ミック多層基板 1の下面に形成されたキヤビティ 4にモールドされた第 1の榭脂部 15と 、セラミック多層基板 1の下面全面に固着された第 2の榭脂部 20とで構成されている
[0023] セラミック多層基板 1は、例えば低温焼成セラミック多層基板 (LTCC)よりなり、複数 のセラミック層の層間に内部電極 2を設けるとともに、セラミック層を厚み方向に貫通 するビア導体 3を設けたものであり、一体に焼成されている。セラミック多層基板 1に は、積層コンデンサや積層インダクタなどを一体に作り込むこともできる。セラミック多 層基板 1の下面にはキヤビティ 4と、このキヤビティ 4を取り囲む枠状部 5とが形成され ている。キヤビティ 4の底部には第 1の回路部品 6が固定され、この回路部品 6はキヤ ビティ 4の内側の段差部に形成された電極 7とボンディングワイヤ 8によって電気的に 接続されている。
[0024] キヤビティ 4には熱硬化性榭脂よりなる第 1の榭脂部 15がモールドされて 、る。この実 施形態では、第 1の榭脂部 10の表面は枠状部 5の表面に比べて凹んでいる。
枠状部 5の下面には、複数の中継電極 9が形成されており、この中継電極 9は上記ビ ァ導体 3を介して内部電極 2と電気的に接続されている。
セラミック多層基板 1の上面には複数のランド電極 10が形成され、これらランド電極 1 0もビア導体 3を介して内部電極 2と電気的に接続されている。ランド電極 10上に第 2 の回路部品 11が実装されている。
[0025] セラミック多層基板 1の下面には、枠状部 5と第 1の榭脂部 15とを連続的に覆うように 第 2の榭脂部 20が接合されている。第 2の榭脂部 20は第 1の榭脂部 15と近い組成 の熱硬化性榭脂を用いるのが望ましぐここでは同一の熱硬化性榭脂が用いられて いる。特に、同一組成の榭脂で構成した場合は、両榭脂部 15, 20の接着が良好とな り、両榭脂部 15, 20の剥離や界面への水分の浸入などを防止できる。第 2の榭脂部 20は第 1の榭脂部 15の凹みを埋め、第 2の榭脂部 20の外表面はほぼ平坦に形成さ れている。第 2の榭脂部 20の平坦な外表面に、複数の外部端子電極 21が設けられ ている。外部端子電極 21の一部は、図示するようにキヤビティ 4と対向する領域に、 寸法 Aだけはみ出るように形成されている。つまり、枠状部 5よりも内側へはみ出てい る。そのため、枠状部 5の幅寸法力 S小さくても、十分な大きさの外部端子電極 21を形 成することができる。各外部端子電極 21は、第 2の榭脂層 20に厚み方向に形成され たビア導体 22を介して上記中継電極 9と電気的に接続されて!ヽる。
[0026] キヤビティ 4内に固定される回路部品 6およびセラミック多層基板 1の上面に実装され る回路部品 11としては、 IC、 LSIなどの能動素子や、チップコンデンサ、チップ抵抗 、チップサーミスタ、チップインダクタ、フィルタなどの受動素子を用いることができる。 回路部品 6の実装方法としては、ワイヤボンディングによる接続方法に限らず、はん だ又は導電性接着剤によって実装してもよいし、バンプを用いてフリップチップ実装 してもよい。同様に、回路部品 11の実装方法も、はんだ又は導電性接着剤による実 装に限らず、ワイヤボンディングによる接続や、バンプを用いたフリップチップ実装で ちょい。
[0027] 第 2の榭脂部 20は熱硬化性榭脂中に無機フィラーを適宜混合したものであり、半硬 化状態で枠状部 5の下面と第 1の榭脂部 15の下面とに圧着され、硬化されている。 第 2の榭脂部 20に形成されたビア導体 22は、榭脂部 20に設けられた貫通穴に導電 性榭脂を埋め込み、硬化させたものを使用している。前記のように榭脂部 20の下面 には外部端子電極 21が設けられており、この外部端子電極 21をプリント基板等に接 続することにより、本部品内蔵モジュールをプリント基板等に実装することができる。 榭脂部 20は、落下衝撃や熱衝撃に対してセラミック多層基板 1を保護する衝撃吸収 層として機能することができる。
[0028] 図 3は部品内蔵モジュールの第 2の実施形態を示す。
図 1に示す部品内蔵モジュールは、モールドされた第 1の榭脂部 15の表面が硬化収 縮によって凹状に凹んだ例である力 キヤビティ 4に充填される榭脂量によっては盛り 上がることがある。図 3は第 1の榭脂部 15が枠状部 5の表面より盛り上がった状態で 硬化された場合である。
この場合も、第 2の榭脂部 20が第 1の榭脂部 15の凹凸を吸収し、第 2の榭脂部 20の 外表面はほぼ平坦に形成されている。第 2の榭脂部 20の平坦な外表面に、複数の 外部端子電極 21が設けられている。
このように、キヤビティ 4に充填される榭脂量によって第 1の榭脂部 15の表面が凹状 あるいは凸状となっても、その凹凸を第 2の榭脂部 20が吸収することで、第 2の榭脂 部 20の表面を平坦ィ匕できる。そのため、任意の大きさの外部端子電極 21を容易に 形成することができる。
[0029] 図 4は部品内蔵モジュールの第 3の実施形態を示す。
この実施形態は、第 2の榭脂部 20を多層榭脂基板で構成し、層間に内部電極 23を 設けることで、内部に積層コンデンサや積層インダクタなどの素子を一体に作り込ん だものである。特に、内部電極 23をグラウンド電極とすれば、キヤビティ内の回路部 品 6のシールドとして利用することは有用である。
また、内部電極 23に代えて、 SMDなどの個別素子を埋設してもよい。
このように素子を一体に造りこんだり、個別素子を埋設することで、より高機能で小型 の部品内蔵モジュールを実現できる。
[0030] 図 5は部品内蔵モジュールの第 4の実施形態を示す。
図 1に示す部品内蔵モジュールの場合、セラミック多層基板 1の表面（上面）に実装さ れた回路素子 11が剥き出しになるため、回路素子 11が脱落しやすくなるとともに、マ ゥンタによる吸着が行えない。そこで、図 5ではセラミック多層基板 1の表面に回路素 子 11を覆うケース 30を被せたものである。ケース 30としては、榭脂ケースあるいは金 属ケースを用いることができる。金属ケース 30の場合には、加工のしゃすさとコスト面 で、洋白ゃリン青銅等が好ましい。
[0031] 図 6は部品内蔵モジュールの第 5の実施形態を示す。
この実施形態は、セラミック多層基板 1の表面に榭脂 31をモールドし、回路素子 11を 覆ったものである。
セラミック多層基板 1の表面に榭脂 31をモールドする場合には、セラミック多層基板 1 の表側の榭脂層 31と裏側の榭脂層 15, 20の熱膨張係数が異なると、熱履歴でセラ ミック多層基板 1が反ったり、割れる恐れがあるため、榭脂層 15, 20, 31は同一組成 のものか、ある 、は熱膨張係数が近 、材料を使用する方が好ま 、。
実施例 1
次に、図 1に示す部品内蔵モジュールの製造方法の一例を、図 7に従って説明する まず、セラミック多層基板 1を準備する。セラミック多層基板 1は次のようにして作製さ れる。
PET等の榭脂フィルム上にセラミックスラリーを塗布し、乾燥し、厚み 10— 200 m 程度のセラミックグリーンシートを得る。セラミックスラリーに含まれるセラミック粉末とし て、例えば BaO、SiO 、A1 O 、B O 、 CaOなどを混合したものを用いることがで
2 2 3 2 3
きる。
上記グリーンシートに金型、レーザー等で φ θ. 1mm程度の貫通穴（ビアホール）を あけ、 Agまたは Cuを主成分とする金属粉、榭脂、有機溶剤を混練した導電ペースト をビアホール内に充填し、乾燥させる。これがビア導体 3となる。
グリーンシート上にスクリーン印刷等で前記と同様の導電ペーストを所望のパターン に印刷し、乾燥させる。これが内部電極 2となる。
適数枚のグリーンシートを積み重ねて、圧力 100— 2000kgfZcm2、温度 40— 100
°C程度で圧着する。
圧着した積層体の表裏面に、中継電極 9やランド電極 10を、前記と同様の導電ぺー ストを用いて形成する。
次に、導電ペーストが Ag系であればエアー中で 850°C前後、 Cu系であれば N 中
2 で 950°C前後で積層体を焼成する。積層体の厚みは、例えば lmm程度である。 焼成後、必要に応じて表裏面に露出した電極上に NiZSnまたは NiZAu等をメツキ 等で成膜する。
以上のようにしてセラミック多層基板 1は作製され、このセラミック多層基板 1のキヤビ ティ 4の底部に回路部品 6を固定し、ワイヤボンディング 8によって電極 7と回路部品 6 とを電気的に接続することで、図 7の（a)のようになる。 [0033] 次に、セラミック多層基板 1のキヤビティ 4に液状榭脂 15を充填し、硬化させることで、 図 7の (b)のように第 1の榭脂部 15が形成される。液状榭脂 15は熱硬化性榭脂 (ェ ポキシ、フエノール、シァネート等)よりなる。なお、硬化状態の榭脂部 15の表面が凹 状に凹む場合がある。
[0034] 図 7の（c)は、第 1の榭脂部 15を硬化させた後、セラミック多層基板 1を裏返しにし、 その下方に半硬化状態の榭脂シート 20Aと支持体 25とを配置した状態を示す。 榭脂シート 20Aは、熱硬化性榭脂（エポキシ、フエノール、シァネート等）中に無機フ イラ一 (Al O 、SiO 、TiO 等）を混合したものであり、これにレーザー等で導通用
2 3 2 2
ビアホール 22をあける。半硬化状態とは、 Bステージ状態またはプリプレダ状態をさ す。ビアホール 22内に、導電性榭脂 (Au、 Ag、 Cu、 Ni等の金属粒子とエポキシ、フ ェノール、シァネート等の熱硬化性榭脂の混合物）を充填する。なお、ビアホール 22 内にはんだを充填する場合には、セラミック多層基板 1との圧着後にリフロー等によつ て充填してもよい。
支持体 25は金属板などよりなり、その上面に厚み 10— 40 m程度の銅箔をメツキあ るいは貼り付け、フォトレジスト塗布、露光、現像エッチング、レジスト剥離の各工程を 経て、銅箔をパター-ングする。これが外部端子電極 21となる。
[0035] 前記のように準備された榭脂シート 20Aと支持体 25とをセラミック多層基板 1に対し て位置決めし、加熱圧着する。
圧着によって、半硬化状態の榭脂シート 20Aは、支持体 25の上面に圧着すると同時 に、セラミック多層基板 1の下面、つまり中継電極 9が形成された枠状部 5の下面と、 モールドされた第 1の榭脂部 15の表面とに圧着する。このとき、榭脂シート 20Aの一 部は、凹状の第 1の榭脂部 15の表面に埋め込まれる。支持体 25を圧着した状態で、 榭脂シート 20Aを加熱硬化させる。加熱圧着により、榭脂シート 20Aに設けられたビ ァ導体 22は硬化して支持体 25上の外部端子電極 21と電気的に導通すると同時に 、枠状部 5の下面に形成された中継電極 9とも電気的に導通する。
加熱圧着後、支持体 25を剥離すると、支持体 25の表面の平坦面が第 2の榭脂部 20 に転写され、支持体 25に貼り付けられていた外部端子電極 21も第 2の榭脂部 20に 転写される。その結果、図 7の（d)に示すような第 2の榭脂層 20となる。 その後、セラミック多層基板 1のランド電極 10に回路部品 11を実装することで、図 1に 示す部品内蔵モジュールが完成する。
[0036] 図 7では、単体の部品内蔵モジュールの製造方法について説明した力 生産性を高 めるため、セラミック多層基板 1および榭脂層 20を親基板状態で積層'圧着し、その 後で個片にカットあるいはブレークしてもよ!/、。
また、図 7では、硬化状態の第 1の榭脂部 15に対して半硬化状態の第 2の榭脂部 20 を圧着したが、未硬化状態の第 1の榭脂部 15に対して、半硬化状態の第 2の榭脂部 20を圧着し、両榭脂部 15, 20を同時に加熱硬化させてもよい。
さらに、 2段構造のキヤビティについて説明した力 1段のキヤビティでもよぐ 3段以 上のキヤビティでもよい。さらに、複数のキヤビティが並んで形成されていてもよい。
[0037] 図 2では、外部端子電極 21を第 2の榭脂部 20の周辺部に配置した例を示した力 図 8に示すように、全面に配置することも可能である。
すなわち、第 2の榭脂部 20を多層基板で構成した場合、その内部あるいは第 1の榭 脂部 15との界面に回路を形成することで、図 8に示すように外部端子電極 21を任意 の位置に配置することが可能になる。
また、第 1の榭脂部 15の表面が凹状や凸状になっている場合について説明したが、 フラットになっていてもよい。第 1の榭脂部 15の表面をフラットにすることは、榭脂種や 榭脂量のコントロール、さらには、第 1榭脂部 15の熱プレスや表面研磨等によって可 能である。

Claims

請求の範囲
[1] 複数のセラミック層が積層されてなり、一方主面および他方主面を有し、前記一方主 面にキヤビティとこのキヤビティを取り囲む枠状部とが形成されたセラミック多層基板と 前記キヤビティの内部に収容固定された第 1の回路部品と、
前記第 1の回路部品を埋没させるようにして前記キヤビティにモールドされた第 1の榭 脂部と、
前記セラミック多層基板の前記一方主面であって、前記枠状部と前記第 1の榭脂部と を連続的に覆うように、前記枠状部および前記第 1の榭脂部に接合され、外部に露 出する主面に外部端子電極を有する第 2の榭脂部と、を備えたことを特徴とする部品 内蔵モジュール。
[2] 前記外部端子電極の少なくとも一部は、前記キヤビティと対向する領域に形成されて
V、ることを特徴とする請求項 1に記載の部品内蔵モジュール。
[3] 前記セラミック多層基板の内部に内部回路要素が形成され、
前記枠状部と前記第 2の榭脂部との界面に、前記内部回路要素と電気的に接続され た中継電極が形成され、
前記第 2の榭脂部の内部に、前記中継電極と前記外部端子電極とを電気的に接続 するビア導体が形成されていることを特徴とする請求項 1または 2に記載の部品内蔵 モジユーノレ。
[4] 前記セラミック多層基板の内部に内部回路要素が形成され、
前記セラミック多層基板の他方主面上に、前記内部回路要素と電気的に接続された ランド電極が形成され、
前記ランド電極上に第 2の回路部品が実装されていることを特徴とする請求項 1ない し 3のいずれかに記載の部品内蔵モジュール。
[5] 前記セラミック多層基板の他方主面上に、前記第 2の回路部品を覆うケースが被せら れていることを特徴とする請求項 4に記載の部品内蔵モジュール。
[6] 前記セラミック多層基板の他方主面上に、前記第 2の回路部品を埋没させるようにモ 一ルドされた第 3の榭脂部を備えていることを特徴とする請求項 4に記載の部品内蔵 モジユーノレ。
[7] 複数のセラミック層が積層されてなり、一方主面および他方主面を有し、前記一方主 面にキヤビティとこのキヤビティを取り囲む枠状部とが形成されたセラミック多層基板 を準備する工程と、
前記キヤビティの内部に第 1の回路部品を収容固定する工程と、
前記第 1の回路部品を埋没させるようにして前記キヤビティに液状の熱硬化性榭脂を 充填し、第 1の榭脂部を形成する工程と、
前記セラミック多層基板の前記一方主面であって、前記枠状部と前記第 1の榭脂部と を連続的に覆うように、半硬化状態の熱硬化性榭脂よりなる榭脂シートを圧着接合し
、第 2の榭脂部を形成する工程と、
前記第 2の榭脂部の外部に露出する主面に外部端子電極を設ける工程と、を備えた ことを特徴とする部品内蔵モジュールの製造方法。
[8] 前記第 1の榭脂部を熱硬化させた後、前記榭脂シートを接合し、かつ熱硬化させるこ とを特徴とする請求項 7に記載の部品内蔵モジュールの製造方法。
[9] 前記第 1の榭脂部が未硬化状態のまま、前記榭脂シートを接合し、前記第 1の榭脂 部と前記榭脂シートとを同時に熱硬化させることを特徴とする請求項 7に記載の部品 内蔵モジュールの製造方法。
[10] 前記外部端子電極の少なくとも一部は、前記キヤビティと対向する領域に形成されて いることを特徴とする請求項 7ないし 9のいずれかに記載の部品内蔵モジュールの製 造方法。
PCT/JP2005/000052 2004-02-09 2005-01-06 部品内蔵モジュールおよびその製造方法 WO2005076351A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005517630A JP4367414B2 (ja) 2004-02-09 2005-01-06 部品内蔵モジュールおよびその製造方法
US11/462,395 US7569925B2 (en) 2004-02-09 2006-08-04 Module with built-in component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-031595 2004-02-09
JP2004031595 2004-02-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/462,395 Continuation US7569925B2 (en) 2004-02-09 2006-08-04 Module with built-in component

Publications (1)

Publication Number Publication Date
WO2005076351A1 true WO2005076351A1 (ja) 2005-08-18

Family

ID=34836055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000052 WO2005076351A1 (ja) 2004-02-09 2005-01-06 部品内蔵モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US7569925B2 (ja)
JP (1) JP4367414B2 (ja)
CN (1) CN100472764C (ja)
WO (1) WO2005076351A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
JP2007318076A (ja) * 2006-05-25 2007-12-06 Samsung Electro Mech Co Ltd Ｓｉｐモジュール
JP2009088339A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子装置
JPWO2007049417A1 (ja) * 2005-10-24 2009-04-30 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
JP2017195708A (ja) * 2016-04-20 2017-10-26 株式会社村田製作所 Ｉｃチップ実装基板
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
KR101438826B1 (ko) * 2008-06-23 2014-09-05 엘지이노텍 주식회사 발광장치
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
US9072204B2 (en) * 2009-07-17 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Electronic module and production method therefor
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN103608915B (zh) * 2011-06-21 2016-09-07 株式会社村田制作所 电路模块
JP5870808B2 (ja) 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
CN105047632B (zh) * 2014-11-25 2017-07-28 成都振芯科技股份有限公司 一种小型化高隔离度陶瓷封装结构
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
WO2019181589A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
WO2019181590A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114240A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 半導体装置
JP2000077942A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 表面実装型水晶発振器
JP2002246507A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2004259714A (ja) * 2003-02-24 2004-09-16 Murata Mfg Co Ltd 多層セラミック基板を備える電子部品およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793547B2 (ja) * 1997-05-28 2006-07-05 京セラ株式会社 積層セラミック回路基板の製造方法
JP3426574B2 (ja) 1997-07-24 2003-07-14 協和化成株式会社 表面実装部品及びその製造方法
JPH11150202A (ja) 1997-11-18 1999-06-02 Kyocera Corp 電子部品収納用パッケージ
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP4234889B2 (ja) 2000-07-31 2009-03-04 京セラ株式会社 電子部品
JP4507452B2 (ja) 2001-05-17 2010-07-21 パナソニック株式会社 電子部品、その製造方法及び電子回路装置
JPWO2002079114A1 (ja) * 2001-03-28 2004-07-22 株式会社村田製作所 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP4243922B2 (ja) * 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP4373121B2 (ja) * 2003-04-17 2009-11-25 日本ミクロン株式会社 半導体装置の製造方法
JP4208631B2 (ja) * 2003-04-17 2009-01-14 日本ミクロン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114240A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 半導体装置
JP2000077942A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 表面実装型水晶発振器
JP2002246507A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2004259714A (ja) * 2003-02-24 2004-09-16 Murata Mfg Co Ltd 多層セラミック基板を備える電子部品およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007049417A1 (ja) * 2005-10-24 2009-04-30 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
JP4702370B2 (ja) * 2005-10-24 2011-06-15 株式会社村田製作所 回路モジュールの製造方法
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
JP2007318076A (ja) * 2006-05-25 2007-12-06 Samsung Electro Mech Co Ltd Ｓｉｐモジュール
JP2009088339A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子装置
JP2017195708A (ja) * 2016-04-20 2017-10-26 株式会社村田製作所 Ｉｃチップ実装基板
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
US11348887B2 (en) 2018-10-05 2022-05-31 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Also Published As

Publication number Publication date
CN100472764C (zh) 2009-03-25
JP4367414B2 (ja) 2009-11-18
JPWO2005076351A1 (ja) 2007-08-02
US7569925B2 (en) 2009-08-04
US20060284300A1 (en) 2006-12-21
CN1906759A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
WO2005076351A1 (ja) 部品内蔵モジュールおよびその製造方法
US7446262B2 (en) Laminated electronic component and method for producing the same
KR100753499B1 (ko) 전자 부품 및 그 제조 방법
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
EP1304909B1 (en) High-frequency semiconductor device
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP4725817B2 (ja) 複合基板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2002026244A (ja) 多層モジュールおよびその製造方法
EP1369919A1 (en) Flip chip package
US20030201544A1 (en) Flip chip package
WO2005071742A1 (ja) 積層型電子部品の製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2002335081A (ja) 多層配線基板及びその製造方法
JPH09270578A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580001908.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005517630

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11462395

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 11462395

Country of ref document: US

122 Ep: pct application non-entry in european phase