JPS63114240A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63114240A JPS63114240A JP26120986A JP26120986A JPS63114240A JP S63114240 A JPS63114240 A JP S63114240A JP 26120986 A JP26120986 A JP 26120986A JP 26120986 A JP26120986 A JP 26120986A JP S63114240 A JPS63114240 A JP S63114240A
- Authority
- JP
- Japan
- Prior art keywords
- outer case
- resin
- case
- filler
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000945 filler Substances 0.000 claims abstract description 16
- 238000005192 partition Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 abstract description 35
- 229920005989 resin Polymers 0.000 abstract description 35
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000638 solvent extraction Methods 0.000 abstract 3
- 238000007789 sealing Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔従来の技術〕
第３図はこの種の半導体装置の従来例の外観斜視図を示
し、第４図は第３図のＡ−Ａ矢視断面図を示す。第３図
、第４図において、１は放熱基板で、この放熱基板１の
上面には、半導体チップ２および外部電極３の設けられ
た絶縁基板４が半田などでろう付けして固定されている
。また、上記外部電極３は絶縁基板４に対し半田などで
ろう付けして固定され、上方に向けて突設されている。
し、第４図は第３図のＡ−Ａ矢視断面図を示す。第３図
、第４図において、１は放熱基板で、この放熱基板１の
上面には、半導体チップ２および外部電極３の設けられ
た絶縁基板４が半田などでろう付けして固定されている
。また、上記外部電極３は絶縁基板４に対し半田などで
ろう付けして固定され、上方に向けて突設されている。
そして、半導体チップ２と外部電極３の間はリード線５
で接続されている。一方、上記放熱基板１上には、半導
体チップ２、外部電極３、絶縁基板４などを取り囲むよ
うにＰＢＴ等から成る樹脂ケース６が接着剤などで接合
固定され、この樹脂ケース６と放熱基板１とで囲まれる
空間には、半導体チップ２を外気から遮断するために、
先ずゲル状封止樹脂７が充填され、さらにこのゲル状封
止樹脂７の上にモールド樹脂８が充填される。そして、
上記樹脂ケース６の上部間口９が樹脂材などからなる蓋
部材１０により閉山され、この蓋部材１０を量適して外
部電極３が外部に引き出された状態で、外囲ケース９内
のゲル状封止樹脂７およびモールド樹脂８が硬化される
。
で接続されている。一方、上記放熱基板１上には、半導
体チップ２、外部電極３、絶縁基板４などを取り囲むよ
うにＰＢＴ等から成る樹脂ケース６が接着剤などで接合
固定され、この樹脂ケース６と放熱基板１とで囲まれる
空間には、半導体チップ２を外気から遮断するために、
先ずゲル状封止樹脂７が充填され、さらにこのゲル状封
止樹脂７の上にモールド樹脂８が充填される。そして、
上記樹脂ケース６の上部間口９が樹脂材などからなる蓋
部材１０により閉山され、この蓋部材１０を量適して外
部電極３が外部に引き出された状態で、外囲ケース９内
のゲル状封止樹脂７およびモールド樹脂８が硬化される
。
ところが、上記構成の従来の半導体装置では、その作動
に伴う温度上背により、樹脂ケース６の内部に充填硬化
されているゲル状封止樹脂７が熱膨張して、この熱膨張
による内部応力のために半導体チップ２に悪影響が及ぶ
ばかりか、外部電極３と絶縁葛根４との接合部など各部
の接合個所に疲労が生じるなどの問題点があった。
に伴う温度上背により、樹脂ケース６の内部に充填硬化
されているゲル状封止樹脂７が熱膨張して、この熱膨張
による内部応力のために半導体チップ２に悪影響が及ぶ
ばかりか、外部電極３と絶縁葛根４との接合部など各部
の接合個所に疲労が生じるなどの問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、温度上昇に伴う内部応力の発生がなくかつ安
価な半導体装置を提供することを目的とする。
たもので、温度上昇に伴う内部応力の発生がなくかつ安
価な半導体装置を提供することを目的とする。
この発明に係る半導体装置は、半導体チップを基板に固
定する一方、前記半導体チップを取り囲むように前記基
板上に外囲ケースを固定し、この外囲ケース内に絶縁性
充填剤を充填してＶｐ、（１１，させた半導体装置であ
って、前記外囲ケースの内側に可撓性の仕切板を設けて
、外囲ケースと前記充填剤との間に空間部を形成したも
のである。
定する一方、前記半導体チップを取り囲むように前記基
板上に外囲ケースを固定し、この外囲ケース内に絶縁性
充填剤を充填してＶｐ、（１１，させた半導体装置であ
って、前記外囲ケースの内側に可撓性の仕切板を設けて
、外囲ケースと前記充填剤との間に空間部を形成したも
のである。
この発明においては、外囲ケース内の充填剤の熱膨張に
よる内部応力が、仕切板により上記充填剤と外囲ケー及
との間に形成されている空間部によって吸収される。
よる内部応力が、仕切板により上記充填剤と外囲ケー及
との間に形成されている空間部によって吸収される。
第１図はこの発明による半導体装置の一実施例の正面断
面図を示し、第２図はその半導体装置の側面断面図を示
す。１〜１０は上記従来例と全く同一のものである。こ
の半導体装置はパワーモジュールに適用した例を示して
おり、第１図、第２図において、半導体チップ２などを
取り囲むように放熱基板１上に固定される外囲ケースで
あるＰＢＴ等から成る樹脂ケース６の内側には、この樹
脂ケース６の全周にわたってこれとほぼ平行に、樹脂ケ
ース６より厚さを薄クシ可撓性とした仕切板１１が一体
に成形され、これにより仕切板１１と樹脂ケース６との
間に所定の厚さの空間部１２ａ、１２ｂ、１２ｃ、１２
ｄが形成されている。
面図を示し、第２図はその半導体装置の側面断面図を示
す。１〜１０は上記従来例と全く同一のものである。こ
の半導体装置はパワーモジュールに適用した例を示して
おり、第１図、第２図において、半導体チップ２などを
取り囲むように放熱基板１上に固定される外囲ケースで
あるＰＢＴ等から成る樹脂ケース６の内側には、この樹
脂ケース６の全周にわたってこれとほぼ平行に、樹脂ケ
ース６より厚さを薄クシ可撓性とした仕切板１１が一体
に成形され、これにより仕切板１１と樹脂ケース６との
間に所定の厚さの空間部１２ａ、１２ｂ、１２ｃ、１２
ｄが形成されている。
ゲル状封止樹脂７、モールド樹脂８などの絶縁性充填剤
を上記樹脂ケース６内に充填させる場合、上記空間部１
２ａ、１２ｂ、１２ｃ、１２ｄには充填剤は充填されな
い。そして、上記樹脂ケース６および空間部１２８〜１
２ｄの上部間口９が樹脂材などからなる蓋部材１０によ
り閉止され、この蓋部材１０を貫通して外部電極３が外
部に引き出された状態で、外囲ケース９内のゲル状封止
樹脂７およびモールド樹脂８が硬化される。したがって
、充填剤と樹脂ケース６との間には仕切板１１と空間部
１２ａ、１２ｂ、１２ｃ、１２ｄが介在することになる
。なお仕切板１１と蓋部材１０とは固定してもしなくて
もよい。
を上記樹脂ケース６内に充填させる場合、上記空間部１
２ａ、１２ｂ、１２ｃ、１２ｄには充填剤は充填されな
い。そして、上記樹脂ケース６および空間部１２８〜１
２ｄの上部間口９が樹脂材などからなる蓋部材１０によ
り閉止され、この蓋部材１０を貫通して外部電極３が外
部に引き出された状態で、外囲ケース９内のゲル状封止
樹脂７およびモールド樹脂８が硬化される。したがって
、充填剤と樹脂ケース６との間には仕切板１１と空間部
１２ａ、１２ｂ、１２ｃ、１２ｄが介在することになる
。なお仕切板１１と蓋部材１０とは固定してもしなくて
もよい。
この半導体装置では、温度上昇に伴いゲル状封止樹脂７
が熱膨張すると、その熱膨張による内部応力は板厚の薄
い前記仕切板１１の空間部１２ａ。
が熱膨張すると、その熱膨張による内部応力は板厚の薄
い前記仕切板１１の空間部１２ａ。
１２ｂ、１２ｃ、１２ｄ側への変形として吸収され、ゲ
ル状封止樹脂７の上方のモールド樹脂８を押し上げるよ
うな力は作用しない。したがって、半導体チップ２やそ
の他の構成部品に内部応力が悪影響を与えることがない
。
ル状封止樹脂７の上方のモールド樹脂８を押し上げるよ
うな力は作用しない。したがって、半導体チップ２やそ
の他の構成部品に内部応力が悪影響を与えることがない
。
なお、以上の実施例ではパワーモジュールに適用した場
合について示したが、ハイブリッドＩＣなどその他の半
導体装置にも広く適用できることは勿論である。また仕
切板１１として、樹脂ケース６の材質とは別の弾性材を
用いることもできる。
合について示したが、ハイブリッドＩＣなどその他の半
導体装置にも広く適用できることは勿論である。また仕
切板１１として、樹脂ケース６の材質とは別の弾性材を
用いることもできる。
以上のようにこの発明によれば、外囲ケース内に充填硬
化される絶縁性充填剤と外囲ケースとの間に、可撓性の
仕切板で仕切られた空間部が介在するので、温度上昇に
伴い絶縁性充填剤が熱膨張してら、その熱膨張による内
部応力は仕切板の空間部側への変形として吸収され、半
導体チップやその他の構成部品に内部応力の悪影響が及
ぶのを確実に防止でき、信頼性の高い半導体装置を安価
に得ることができるという効果がある。
化される絶縁性充填剤と外囲ケースとの間に、可撓性の
仕切板で仕切られた空間部が介在するので、温度上昇に
伴い絶縁性充填剤が熱膨張してら、その熱膨張による内
部応力は仕切板の空間部側への変形として吸収され、半
導体チップやその他の構成部品に内部応力の悪影響が及
ぶのを確実に防止でき、信頼性の高い半導体装置を安価
に得ることができるという効果がある。
第１図はこの発明による半導体装はの一実施例を示す正
面側面図、第２図はその半導体装置の側面断面図、第３
図は従来の半導体装置を示す外観斜視図、第４図は第３
図のＡ−Ａ矢視断面図である。 図において、１は放熱基板、２は半導体チップ、４は絶
縁基板、６は樹脂ケース（外囲ケース）、７はゲル状封
止樹脂（絶縁性充填剤）、８はモールド樹脂（絶縁性充
填剤）、１１は仕切板、１２ａ〜１２ｄは空間部である
。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
面側面図、第２図はその半導体装置の側面断面図、第３
図は従来の半導体装置を示す外観斜視図、第４図は第３
図のＡ−Ａ矢視断面図である。 図において、１は放熱基板、２は半導体チップ、４は絶
縁基板、６は樹脂ケース（外囲ケース）、７はゲル状封
止樹脂（絶縁性充填剤）、８はモールド樹脂（絶縁性充
填剤）、１１は仕切板、１２ａ〜１２ｄは空間部である
。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (2)
- （１）半導体チップを基板に固定する一方、前記半導体
チップを取り囲むように前記基板上に外囲ケースを固定
し、この外囲ケース内に絶縁性充填剤を充填して硬化さ
せた半導体装置において、前記外囲ケースの内側に可撓
性の仕切板を設けて、外囲ケースと前記充填剤との間に
空間部を形成したことを特徴とする半導体装置。 - （２）可撓性の仕切板に外囲ケースと一体成形された外
囲ケースの厚さよりも薄い仕切板を適用する、特許請求
の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26120986A JPS63114240A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26120986A JPS63114240A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114240A true JPS63114240A (ja) | 1988-05-19 |
Family
ID=17358657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26120986A Pending JPS63114240A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339030A (en) * | 1991-09-25 | 1994-08-16 | Okuma Corporation | Multi-displacement detecting apparatus |
| WO2005076351A1 (ja) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
-
1986
- 1986-10-31 JP JP26120986A patent/JPS63114240A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339030A (en) * | 1991-09-25 | 1994-08-16 | Okuma Corporation | Multi-displacement detecting apparatus |
| WO2005076351A1 (ja) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| US7569925B2 (en) | 2004-02-09 | 2009-08-04 | Murata Manufacturing Co. Ltd. | Module with built-in component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604376A (en) | Paddleless molded plastic semiconductor chip package | |
| JPH0652831B2 (ja) | 自動車用電子回路装置の密封構造 | |
| KR970013389A (ko) | 반도체장치 | |
| JP2503685B2 (ja) | ヒ―トシンク付半導体装置 | |
| US4012768A (en) | Semiconductor package | |
| US5019892A (en) | Chip carrier with accumulator | |
| JP2000223623A (ja) | 回路基板の実装構造 | |
| JPS63114240A (ja) | 半導体装置 | |
| JPH0151058B2 (ja) | ||
| JPH02130866A (ja) | 半導体装置 | |
| JP2021052094A (ja) | ドライバ | |
| JPH0726844Y2 (ja) | 混成集積回路 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| JPS61145851A (ja) | 半導体モジユ−ル | |
| JPH1050897A (ja) | 半導体装置 | |
| JPH0326544B2 (ja) | ||
| JP2621722B2 (ja) | 半導体装置 | |
| JP2864995B2 (ja) | 回路装置 | |
| JPS6120772Y2 (ja) | ||
| JPS61193471A (ja) | 半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH0241865Y2 (ja) | ||
| JPH11260963A (ja) | 半導体装置及びその製造方法 | |
| JPH03108364A (ja) | パワーｉｃ装置 | |
| JPH0432758Y2 (ja) |