JP2000223623A - 回路基板の実装構造 - Google Patents

回路基板の実装構造

Info

Publication number
JP2000223623A
JP2000223623A JP1885299A JP1885299A JP2000223623A JP 2000223623 A JP2000223623 A JP 2000223623A JP 1885299 A JP1885299 A JP 1885299A JP 1885299 A JP1885299 A JP 1885299A JP 2000223623 A JP2000223623 A JP 2000223623A
Authority
JP
Japan
Prior art keywords
resin
circuit board
case
elastic modulus
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1885299A
Other languages
English (en)
Inventor
Hiroyuki Yamakawa
裕之 山川
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP1885299A priority Critical patent/JP2000223623A/ja
Publication of JP2000223623A publication Critical patent/JP2000223623A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 一面上に半導体チップをワイヤボンド実装し
且つ該実装部を実装部封止樹脂で封止してなる回路基板
を、注入樹脂を用いてケース内に封入、固定した回路基
板の実装構造において、各樹脂にかかる熱応力によりワ
イヤが断線するのを防止する。 【解決手段】 回路基板1は、樹脂やセラミック等の基
板2の一面上にワイヤ5を用いて半導体チップ3をワイ
ヤボンド実装し、この実装部をエポキシ樹脂等からなる
実装部封止樹脂6にて包み込むように封止してなる。回
路基板1は樹脂等からなるケース8に収納し、回路基板
1とケース8との間に、可撓性エポキシ樹脂等からなる
注入樹脂9を充填し回路基板1をケース8に固定する。
実装部封止樹脂6の弾性率は注入樹脂9の弾性率よりも
大きいものとしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一面上に半導体素
子をワイヤボンド実装し且つ該実装部を第1の樹脂で封
止してなる回路基板を、第2の樹脂を用いてケース内に
封入、固定した回路基板の実装構造に関する。
【0002】
【従来の技術】従来のこの種の実装構造を図3に示す。
回路基板J1は、樹脂やセラミック等からなる基板J2
の一面上に半導体素子J3を接着剤J4を用いて搭載
し、該一面上に設けられた電極部(図示せず)と半導体
素子J3とをワイヤボンディングにより形成されたワイ
ヤJ5を用いて電気的に結線し、これら半導体素子J3
及びワイヤJ5からなるワイヤボンド実装部をシリコン
ゲルまたはシリコンゴム等の封止樹脂(第1の樹脂)J
6にて包み込むように封止した構造を有する。
【0003】そして、この回路基板J1を樹脂等からな
るケースJ7に収納し、回路基板J1とケースJ7との
間にエポキシ樹脂等の注入樹脂(第2の樹脂)J8を注
入充填することにより、回路基板J1をケースJ7に固
定している。
【0004】
【発明が解決しようとする課題】しかしながら、本発明
者等の検討によれば、上記図3に示す実装構造におい
て、温度変化により上記各樹脂J6、J8及びケースJ
7に熱応力(熱ストレス)が加わった時、ワイヤJ5が
断線するという問題が発生することがわかった。図4
は、図3に示す従来実装構造における熱応力印加時の変
形の様子を模式的に示す説明図である。
【0005】図4に示す様に、ケースJ7及び注入樹脂
J8は、室温時(実線)に比べて高温時(一点鎖線)で
は膨張し、低温時(破線)では収縮する。そして、注入
樹脂J8には図中の各矢印で示す様に、熱応力が発生
し、回路基板J1から封止樹脂J6を引き離そうとする
力Fが加わる。ここで、従来構造では、封止樹脂J6は
注入樹脂J8よりも柔らかいため変形し、ワイヤJ5に
は引張り、圧縮の力が作用し断線を生じせしめる。
【0006】本発明は上記問題に鑑み、一面上に半導体
素子をワイヤボンド実装し且つ該実装部を第1の樹脂で
封止してなる回路基板を、第2の樹脂を用いてケース内
に封入、固定した回路基板の実装構造において、各樹脂
にかかる熱応力によりワイヤが断線するのを防止するこ
とを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明においては、回路基板(1)の
ワイヤボンド実装部を封止する第1の樹脂(6)の弾性
率を、該回路基板とケース(8)との間に充填され該回
路基板を該ケースに固定する第2の樹脂(9)の弾性率
よりも大きくしたことを特徴としている。
【0008】それによって、ワイヤボンド実装部を封止
する第1の樹脂(6)を第2の樹脂(9)よりも硬くで
きるから、熱応力によってケース(8)及び該第2の樹
脂が変形しても、該第1の樹脂の変形を抑制でき、ワイ
ヤ(5)が断線するのを防止することができる。また、
本発明者は、第1の樹脂(6)の弾性率を第2の樹脂
(9)の弾性率よりも1桁以上大きくすること(請求項
2の発明)によって、例えば車両に搭載される回路基板
のように、現状において最も温度条件(例えば−40℃
〜125℃)の厳しいと考えられる用途に対しても、ワ
イヤ(5)が断線するのを防止できることを実験的に確
認している。
【0009】ここで、第1の樹脂(6)の弾性率として
は、変形を抑制するために1GPa以上の硬い樹脂を用
いることが好ましい。なお、上記した括弧内の符号は、
後述する実施形態記載の具体的手段との対応関係を示す
一例である。
【0010】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1に本発明の実施形態に係る回路
基板の実装構造の模式的断面構造を示す。本実施形態は
SIP(シングルインラインパッケージ)構造のもので
ある。回路基板1は、回路パターンが形成された樹脂ま
たはセラミック等からなる基板2を有し、この基板2の
一面上には、半導体チップ(半導体素子)3がフェイス
アップでダイマウントペースト(接着剤)4を用いて接
着されている。
【0011】基板2の一面には図示しない基板上電極
(電極部)が形成されており、半導体チップ3の図示し
ない電極部と上記基板上電極とは、ワイヤボンディング
等により形成された金やアルミ等のワイヤ5により結線
されている。これら半導体チップ3及びワイヤ5はワイ
ヤボンド実装部として構成されており、この実装部は、
実装部封止樹脂(第1の樹脂)6により封止されてい
る。
【0012】また、基板2の一面上には表面実装部品7
が搭載され、表面実装部品7は上記基板上電極に電気的
に接続されている。この回路基板1は、樹脂等からなる
ケース8内に収納され、回路基板1とケース8との間に
注入、充填された注入樹脂(第2の樹脂)9によって、
ケース8に固定されている。また、回路基板1における
ケース8の開口部8a側の端部には、回路基板1に対し
て外部から信号を入出力するためのリードピン10が接
続されている。
【0013】このリードピン10は、例えば図1の紙面
垂直方向に一列に複数個配置されており、図示しない配
線基板に接続されることにより、該配線基板に本SIP
が搭載されるようになっている。ここで、本実施形態に
おいては、実装部封止樹脂(第1の樹脂)6の弾性率
を、注入樹脂(第2の樹脂)9の弾性率よりも大きくし
た独自の構成としている。具体的には、実装部封止樹脂
6を、その弾性率が1GPa以上の硬い樹脂とし、注入
樹脂9を、その弾性率が実装部封止樹脂6の弾性率より
も1/10以下である柔らかいものとする。
【0014】各樹脂の弾性率の調整は、架橋密度を変化
させたり、材質を異ならせる等により行うことができ
る。例えば、実装部封止樹脂6としては、エポキシ樹
脂、フェノール樹脂、アクリル樹脂等を用いることがで
き、注入樹脂9としては、シリコンゴム(またはシリコ
ンゲル)、可撓性を持たせたエポキシ樹脂(可撓性エポ
キシ樹脂)、ウレタン樹脂等を用いることができる。
【0015】かかる構成を有する本実施形態のSIP構
造は、基板2の一面上にフェイスアップで半導体チップ
3をダイマウントペースト4を用いて接着し、ワイヤボ
ンディングを行ってワイヤ5を介して上記基板上電極へ
接続した後、ワイヤボンド実装部全体を覆うように、実
装部封止樹脂6でコーティングし、さらに表面実装部品
7及びリードピン10が取り付けられた回路基板1を、
ケース8内に開口部8aから閉塞部8bに向かって挿入
し、注入樹脂9で充填、封止することにより、形成され
る。
【0016】そして、本実施形態によれば、ワイヤボン
ド実装部を封止する実装部封止樹脂6が注入樹脂9より
も硬いため、熱応力によってケース8及び注入樹脂9が
変形しても、実装部封止樹脂6の変形が抑制され、ワイ
ヤ5が断線するのを防止することができる。この効果の
具体例を図2に示す。図2は、図1に示す本実施形態と
比較例としての上記図3に示す従来のSIP構造とを、
−40℃と125℃とを各30分繰り返す冷熱サイクル
に供し、何サイクルでワイヤが断線するかを調べたもの
である。なお、図中、樹脂Aは本実施形態では実装部封
止樹脂6、比較例では封止樹脂J6のことであり、樹脂
Bは本実施形態では注入樹脂9、比較例では注入樹脂J
8のことであり、Eは弾性率(単位:GPa)である。
【0017】図2に示す様に、ワイヤボンド実装部をシ
リコンゴム(封止樹脂J6)、回路基板全体を可撓性エ
ポキシ樹脂(注入樹脂J8)で覆った従来構造(比較
例)では、250サイクルにてワイヤJ5が断線した。
これは、上述の図4に示したように、冷熱サイクルの際
に発生する熱応力によってケースJ7及び注入樹脂J8
が膨張・収縮し、この膨張・収縮によりワイヤボンド実
装部を封止する封止樹脂J6が変形するためである。
【0018】このときケースJ7における膨張・収縮の
度合は、特にケースJ7の剛性の弱い開口部J7aで大
きく、ケースJ7の剛性の強い奥側(開口部J7aとは
反対の閉塞部J7b側)で小さいため、注入樹脂J8自
体は、ケースJ7の奥側の方が大きな熱応力を受け、ケ
ースJ7の奥になるほど回路基板J1から封止樹脂J6
を引き離そうとする力Fが大きくなる。実際に、上記具
体例においても、主としてケースJ7の奥側のワイヤJ
5が断線した。
【0019】これに対して、図2に示す様に、本実施形
態において実装部封止樹脂6を弾性率が7.0GPaで
あるエポキシ樹脂、注入樹脂9を弾性率が0.2GPa
である可撓性エポキシ樹脂とした例では、2000サイ
クル以上でもワイヤ5の断線は発生しなかった。このこ
とは、実装部封止樹脂6の弾性率を注入樹脂9の弾性率
よりも1桁以上大きくしたものを上記冷熱サイクル試験
に供した場合においても、ほぼ同様な傾向であった。
【0020】つまり、実装部封止樹脂6の弾性率を注入
樹脂9の弾性率よりも1桁以上大きくすれば、例えば車
両搭載用のSIPのように、現状において最も温度条件
(例えば−40℃〜125℃)の厳しいと考えられるも
のに対しても、ワイヤ5が断線するのを防止できる。な
お、本発明者等の検討では、少なくとも実装部封止樹脂
6の弾性率が注入樹脂9の弾性率よりも大きければ、上
記冷熱サイクル試験において、従来構造(比較例)より
も多いサイクル数までワイヤ5が断線しない。
【0021】ところで、ワイヤボンド実装部の位置やケ
ースの厚みを変えることでワイヤに加わる応力を抑える
ことも可能であるが、回路基板の構成や実装構造全体の
体格等を変更しなければならない。本実施形態によれ
ば、そのような制約条件に関係なく、ワイヤボンド実装
部を封止する樹脂の弾性率をケースに注入する樹脂の弾
性率より大きくすることで、ケースが変形してもワイヤ
に応力が加わらないように封止部の変形を抑えることが
でき、高信頼性の構造が実現できる。
【0022】なお、例えば、上記実施形態においてケー
ス8の開口部8aにリードピン10が取出し可能な状態
で蓋をした形態、つまり、ケース8内を密封した形態で
あってもよい。特に、この密封形態においても、第2の
樹脂の充填状態が隙間のある状態のときには、その隙間
部分に位置するケースの部分が剛性が弱くなり、上記図
4で述べたケースの開口部側と奥側との熱応力の関係が
生じ、より断線しやすい部分が出てくると考えられる。
このような場合にも、本発明では断線防止が可能であ
る。
【0023】また、本発明は、第1の樹脂で封止された
ワイヤボンド実装部を有する回路基板(ハイブリッドI
C等)をケースに収納し、これを第2の樹脂を注入して
固定するようにした実装構造ならば、適用可能であり、
このような構造ならば上記SIP以外に、DIP等のパ
ッケージ形態でもよい。
【図面の簡単な説明】
【図1】本発明の実施形態に係る回路基板の実装構造の
模式的断面図である。
【図2】上記実施形態の効果の一例を示す図表である。
【図3】従来の回路基板の実装構造の模式的断面図であ
る。
【図4】図3の実装構造における熱応力印加による変形
の様子を示す説明図である。
【符号の説明】
1…回路基板、3…半導体チップ、5…ワイヤ、6…実
装部封止樹脂、8…ケース、9…注入樹脂。
フロントページの続き Fターム(参考) 4M109 AA02 BA04 CA02 EA02 EA10 EA11 EA12 EC04 ED02 EE02 GA02 5E336 AA04 AA09 BB15 BB18 BC34 CC43 EE05 EE08 GG01

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一面上にワイヤ(5)により互いに電気
    的に接続された電極部及び半導体素子(3)を有し、こ
    れら電極部、半導体素子及びワイヤが第1の樹脂(6)
    にて包み込むように封止されてなる回路基板(1)と、 前記回路基板を収納するケース(8)と、 前記回路基板と前記ケースとの間に充填され前記回路基
    板を前記ケースに固定する第2の樹脂(9)とを備え、 前記第1の樹脂の弾性率が前記第2の樹脂の弾性率より
    も大きいことを特徴とする回路基板の実装構造。
  2. 【請求項2】 前記第1の樹脂(6)の弾性率が前記第
    2の樹脂(9)の弾性率よりも1桁以上大きいことを特
    徴とする請求項1に記載の回路基板の実装構造。
  3. 【請求項3】 前記第1の樹脂(6)の弾性率が1GP
    a以上であることを特徴とする請求項1または2に記載
    の回路基板の実装構造。
JP1885299A 1999-01-27 1999-01-27 回路基板の実装構造 Pending JP2000223623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1885299A JP2000223623A (ja) 1999-01-27 1999-01-27 回路基板の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1885299A JP2000223623A (ja) 1999-01-27 1999-01-27 回路基板の実装構造

Publications (1)

Publication Number Publication Date
JP2000223623A true JP2000223623A (ja) 2000-08-11

Family

ID=11983089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1885299A Pending JP2000223623A (ja) 1999-01-27 1999-01-27 回路基板の実装構造

Country Status (1)

Country Link
JP (1) JP2000223623A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831360B2 (en) 2001-01-10 2004-12-14 Renesas Technology Corp. Semiconductor device having an elastic resin with a low modulus of elasticity
US7495183B2 (en) 2005-04-19 2009-02-24 Denso Corporation Electronic circuit apparatus
WO2009069236A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 回路基板モジュールおよび電子機器
JP2010219420A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置
WO2012070261A1 (ja) * 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2014015080A (ja) * 2012-07-06 2014-01-30 Hitachi Automotive Systems Ltd 車載用電子制御装置
CN104054173A (zh) * 2012-01-25 2014-09-17 三菱电机株式会社 功率用半导体装置
JP2015093475A (ja) * 2013-11-14 2015-05-18 株式会社デンソー モールドパッケージおよびその製造方法
WO2017145667A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 半導体モジュールおよびその製造方法
CN111326479A (zh) * 2018-12-17 2020-06-23 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
CN112824102A (zh) * 2019-11-21 2021-05-21 松下知识产权经营株式会社 电子功能用成形体及其制造方法以及操作装置
US11616024B2 (en) 2020-01-31 2023-03-28 Kabushiki Kaisha Toshiba Storage device including semiconductor chips sealed with resin on metal plate

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831360B2 (en) 2001-01-10 2004-12-14 Renesas Technology Corp. Semiconductor device having an elastic resin with a low modulus of elasticity
US7468294B2 (en) 2001-01-10 2008-12-23 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US7495183B2 (en) 2005-04-19 2009-02-24 Denso Corporation Electronic circuit apparatus
WO2009069236A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 回路基板モジュールおよび電子機器
JP2010219420A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置
CN103250242A (zh) * 2010-11-25 2013-08-14 三菱电机株式会社 半导体装置以及半导体装置的制造方法
US20130240909A1 (en) * 2010-11-25 2013-09-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US9082707B2 (en) 2010-11-25 2015-07-14 Mitsubshi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
WO2012070261A1 (ja) * 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE112012005746B4 (de) * 2012-01-25 2021-02-18 Mitsubishi Electric Corporation Leistungshalbleitereinrichtung
CN104054173A (zh) * 2012-01-25 2014-09-17 三菱电机株式会社 功率用半导体装置
JP2014015080A (ja) * 2012-07-06 2014-01-30 Hitachi Automotive Systems Ltd 車載用電子制御装置
JP2015093475A (ja) * 2013-11-14 2015-05-18 株式会社デンソー モールドパッケージおよびその製造方法
WO2017145667A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 半導体モジュールおよびその製造方法
CN108701621A (zh) * 2016-02-24 2018-10-23 三菱电机株式会社 半导体模块以及半导体模块的制造方法
US10643969B2 (en) 2016-02-24 2020-05-05 Mitsubishi Electric Corporation Semiconductor module and method for manufacturing the same
JPWO2017145667A1 (ja) * 2016-02-24 2018-03-01 三菱電機株式会社 半導体モジュールおよびその製造方法
CN108701621B (zh) * 2016-02-24 2021-07-09 三菱电机株式会社 半导体模块以及半导体模块的制造方法
CN111326479A (zh) * 2018-12-17 2020-06-23 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
US11990520B2 (en) 2018-12-17 2024-05-21 Infineon Technologies Ag Method of manufacturing a semiconductor device having frame structures laterally surrounding backside metal structures
CN112824102A (zh) * 2019-11-21 2021-05-21 松下知识产权经营株式会社 电子功能用成形体及其制造方法以及操作装置
JP2021082535A (ja) * 2019-11-21 2021-05-27 パナソニックIpマネジメント株式会社 電子機能用成形体及びその製造方法、並びに電子機能用成形体を用いた操作装置
JP7417828B2 (ja) 2019-11-21 2024-01-19 パナソニックIpマネジメント株式会社 電子機能用成形体及びその製造方法、並びに電子機能用成形体を用いた操作装置
US11616024B2 (en) 2020-01-31 2023-03-28 Kabushiki Kaisha Toshiba Storage device including semiconductor chips sealed with resin on metal plate

Similar Documents

Publication Publication Date Title
US7078823B2 (en) Semiconductor die configured for use with interposer substrates having reinforced interconnect slots
KR100222157B1 (ko) 반도체 패키지
JP3491003B2 (ja) チップサイズパッケージ半導体
KR100328370B1 (ko) 반도체집적회로장치
JP2006003277A (ja) 半導体加速度センサ装置及びその製造方法
JPH0786461A (ja) 封止半導体チップ・モジュールおよびモジュールを形成する方法
JP2000223623A (ja) 回路基板の実装構造
US8445998B1 (en) Leadframe structures for semiconductor packages
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH04363032A (ja) 半導体装置
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPH09213855A (ja) 中空プラスチックパッケージ用リードフレーム
JPH11204692A (ja) 半導体装置
US6194779B1 (en) Plastic mold type semiconductor device
JPH05109976A (ja) 半導体装置
JPH03116960A (ja) 半導体装置
KR960012635B1 (ko) 반도체 패키지 제조방법
JP2000260899A (ja) 半導体装置
JPH047590B2 (ja)
JP2580779B2 (ja) 半導体装置
JPH0493052A (ja) 半導体集積回路装置
JPS63107147A (ja) 半導体装置
JPH04350957A (ja) 電力用半導体モジュール
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
KR950000204B1 (ko) 리이드 프레임 및 그것을 사용한 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A02 Decision of refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A02