JP2010219420A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010219420A
JP2010219420A JP2009066421A JP2009066421A JP2010219420A JP 2010219420 A JP2010219420 A JP 2010219420A JP 2009066421 A JP2009066421 A JP 2009066421A JP 2009066421 A JP2009066421 A JP 2009066421A JP 2010219420 A JP2010219420 A JP 2010219420A
Authority
JP
Japan
Prior art keywords
sealing material
material layer
semiconductor device
semiconductor chip
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009066421A
Other languages
English (en)
Inventor
Katsuhiko Yanagawa
克彦 柳川
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009066421A priority Critical patent/JP2010219420A/ja
Publication of JP2010219420A publication Critical patent/JP2010219420A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【目的】半導体チップの配線にリードフレームを用いた場合に、半導体チップの上下の半田層の熱疲労による熱抵抗の増大を防止し信頼性の高い半導体装置を提供する。
【解決手段】ケース9内部の銅ベース基板3上に半導体チップ5、この半導体チップ5上にリードフレーム7をそれぞれ半田層4,6で固着しこれらを二層の封止材層12,13で被覆する。そして半導体チップ5全体と配線であるリードフレーム7の一部と半導体チップ5周囲の銅ベース基板3を第1封止材層12で覆い、更にその外側を第2封止材層13で覆い、第1封止材層12の熱膨張係数を銅ベース基板3の熱膨張係数付近の1.5×10-5/℃〜1.8×10-5/℃とし、第1封止材層12の銅ベース基板3に対する接着強さを15MPa〜30MPaとすることで、半導体チップ5の上下の半田層4,6の熱疲労による熱抵抗の増大を防止し信頼性の高い半導体装置を提供することができる。
【選択図】 図1

Description

この発明は、パワー半導体モジュールなどの半導体装置に関する。
図7は、従来のパワー半導体モジュールの要部断面図である。パワー半導体モジュール500は、絶縁層1と回路パターン2および銅板14からなる銅ベース基板3に半田層4により半導体チップ5が半田付けされる。そしてさらに半導体チップ5に半田層6によりリードフレーム7の一端が半田付けされ、このリードフレーム7の他端には主端子8が取り付けられる。
この状態で、ケース9が取り付けられ銅ベース基板3との接合部を図示しない接着剤でシールされ封止材層10が充填される。封止材層10として使用されるのはシリコーンゲルで、2液混合型の反応材料である。所定量を計量したのち混合し0.1Torr(13.3Pa)の真空状態で10分間一次脱泡したのちにケース9内に注型される。
その後、0.1Torrの真空状態で10分間2次脱泡し120℃、2時間加熱硬化された後にフタ11が取り付けられパワー半導体モジュールが完成する。パワー半導体モジュール500は図示しない冷却フィンの上に取り付けられて使用される。
パワー半導体モジュール500の動作時は、半導体チップ5や回路パターン2には高電圧が印加され使用される。従来のパワー半導体モジュールでは、シリコーンゲルで封止材層10を形成することにより短い沿面長で沿面絶縁耐圧を確保することができる。
特許文献1において、 基板上に搭載されたチップ状の回路素子の表面に、及び基板上のワイヤ線のネック部に連続状態で素子の熱膨張係数と近似させた熱膨張係数の低い樹脂薄膜を被覆することで、冷熱サイクル時に発生する応力による素子と導体とを接続するワイヤ線の断線を防止することが開示されている。
また、特許文献2において、一面上に半導体チップをワイヤボンド実装し且つ該実装部を実装部封止樹脂で封止してなる回路基板を、注入樹脂を用いてケース内に封入、固定した回路基板の実装構造において、実装部の封止樹脂の弾性率を注入樹脂の弾性率よりも大きいものとすることで、各樹脂にかかる熱応力によりワイヤ線が断線するのを防止することが開示されている。
特開平5−82678号公報 特開2000−223623号公報
図7に示す従来のパワー半導体モジュール500では、半導体チップ5を回路パターン2に接合している半田層4とリードフレーム7に接合している半田層6に温度変化による熱疲労で熱抵抗が増大する問題点がある。
パワーサイクル試験をΔTj=100℃、運転1秒、休止9秒の条件を1サイクルとして実施するとサイクル数の増加にしたがいパワー半導体モジュールの熱抵抗が増加する傾向が顕著になる。
また、ヒートショック試験を−40℃(30分間)〜+125℃(30分間)の条件を1サイクルとして実施するとパワーサイクル試験と同様にサイクル数の増加とともに熱抵抗が増加する傾向が顕著になる。
特許文献1では、ワイヤ線の断線を防止することを目的とし、樹脂薄膜を回路素子上に薄く形成する必要があるため、樹脂としては溶液性のフェノール系エポキシ樹脂を用いている(段落0017参照)。樹脂膜が薄いため半導体チップの裏面の半田層の熱疲労による熱抵抗の増大の防止に対しては効果が低い。
また、特許文献2では、冷熱サイクル時に発生する応力によるワイヤ線の断線防止について説明している。しかし、半導体チップの配線をワイヤ線の代わりにリードフレームで行った場合、半導体チップの上下の半田層の熱疲労による熱抵抗の増大を防止する必要があるがそのための方策は説明されていない。
この発明の目的は、前記の課題を解決して、半導体チップの配線にリードフレームを用いた場合に、半導体チップの上下の半田層の熱疲労による熱抵抗の増大を防止し信頼性の高い半導体装置を提供することである。
前記の目的を達成するために、特許請求の範囲の請求項1記載の発明によれば、ケースと、ケースに取り付けられた銅ベース基板と、銅ベース基板上に固着された半導体チップと、該半導体チップ上に固着されたリードフレームとを備える半導体装置において、前記半導体チップおよびリードフレームは夫々半田層で銅ベース基板上および半導体チップ上に固着されており、前記銅ベース基板、半導体チップおよびリードフレームが、銅ベース基板の熱膨張係数付近の所定の値の熱膨張係数を有する封止材層により被覆されている構成とする。
また、特許請求の範囲の請求項2記載の発明によれば、請求項1に記載の発明において、前記封止材層が第1封止材層と第2封止材層をこの順に積層したものであり、前記半導体チップと、リードフレームと、半導体チップの周囲の銅ベース基板とが第1封止材層で覆われており、該第1封止材層が第2封止材層で覆われており、前記第1封止材層の熱膨張係数が銅ベース基板の熱膨張係数付近の所定の値である構成とする。
また、特許請求の範囲の請求項3記載の発明によれば、請求項1〜3のいずれか一項に記載の発明において、前記所定の値が1.5×10-5/℃〜1.8×10-5/℃であるとよい。
また、特許請求の範囲の請求項4記載の発明によれば、請求項1〜3のいずれか一項に記載の発明において、前記封止材層または前記第1封止材層の前記銅ベース基板に対する接着強さが15MPa〜30MPaであるとよい。
また、特許請求の範囲の請求項5記載の発明によれば、請求項1〜4のいずれか一項に記載の発明において、前記封止材層または前記第1封止材層の熱変形温度が150℃〜200℃であるとよい。
また、特許請求の範囲の請求項6記載の発明によれば、請求項1〜5のいずれか一項に記載の発明において、前記封止材層または前記第1封止材層の弾性率が14GPa〜18GPaであるとよい。
また、特許請求の範囲の請求項7記載の発明によれば、請求項1〜6のいずれか一項に記載の発明において、前記封止材層または前記第1封止材層がカチオン重合型1液型エポキシ樹脂であるとよい。
また、特許請求の範囲の請求項8記載の発明によれば、請求項7に記載の発明において、前記カチオン重合型1液型エポキシ樹脂が、充填材としてSiO2又はTiO2を80Vol.%〜90Vol.%充填されているとよい。
また、特許請求の範囲の請求項9記載の発明によれば、請求項2に記載の発明において、前記第2封止材層が、シリコーンゲルであるとよい。
また、特許請求の範囲の請求項10記載の発明によれば、請求項2に記載の発明において、前記第2封止材層が、第1封止材層より熱膨張率が大きく、接着強さが小さく、熱変形温度が高く、弾性率が小さい条件のうち少なくともいずれかを満たす材料で形成するとよい。
この発明によれば、ケース内部の銅ベース基板上に半導体チップ、この半導体チップ上にリードフレームをそれぞれ半田層で固着しこれらを二層の封止材層で被覆した半導体装置において、半導体チップ全体と配線であるリードフレームの一部と半導体チップ周囲の銅ベース基板を第1封止材層で覆い、更にその外側を第2封止材層で覆い、第1封止材層の熱膨張係数を銅ベース基板の熱膨張係数付近の1.5×10-5/℃〜1.8×10-5/℃とし、第1封止材層の銅ベース基板に対する接着強さを15MPa〜30MPaとすることで、半導体チップの上下の半田層の熱疲労による熱抵抗の増大を防止し信頼性の高い半導体装置を提供することができる。
また、第1封止材層の熱変形温度を150℃〜200℃にすることで、低温状態から高温状態まで銅ベース基板に対して高い接着強さが維持できて、パワーサイクル試験やヒートショック試験で発生する半田層での熱応力疲労による熱抵抗の増大を防止することができる。
さらに、第1封止材層の弾性率を14GPa〜18GPaとすることで、その効果を増大させることができる。
溶剤を含まないカチオン重合型1液型エポキシ樹脂を用いたことにより、気泡の発生を抑えてバルクの厚い封止材層を形成することができ、半導体チップ上に半田層でリードフレームを固着する場合でも半導体チップと銅ベース基板とを強固に固着し、半田層の熱疲労を防止することができる。
また、前記した第1封止材層でケース内を充填することで、前記と同様に熱疲労の低減を図ることができる。
また、前記した第1封止材層で半導体チップ全体と配線であるリードフレームの一部と半導体チップ周囲の銅ベース基板を被覆した場合でも熱疲労の低減を図ることができる。
この発明の第1実施例の半導体装置の要部断面図である。 カチオン重合型1液型エポキシ樹脂とシリコーンゲルの銅ベース基板に対する接着強さの温度依存性を示す図である。 図1の変形例を示す要部断面図である。 図1の別の変形例を示す要部断面図である。 この発明の第2実施例の半導体装置の要部断面図である。 この発明の第3実施例の半導体装置の要部断面図である。 従来のパワー半導体モジュールの要部断面図である。
実施の形態を以下の実施例で説明する。従来構造と同一部位には同一の符号を付した。
図1は、この発明の第1実施例の半導体装置の要部断面図である。ここでは半導体装置として例えばパワー半導体モジュールを例に挙げた。
このパワー半導体モジュール100は、絶縁層1と回路パターン2および銅板14からなる銅ベース基板3と、この銅ベース基板に半田層4により固着される半導体チップ5と、この半導体チップ5上に半田層6により固着されるリードフレーム7と、このリードフレームが半田付けされる主端子8とからなる。尚、銅板14は、腐食防止およびアルミニウム製の冷却フィンとの電腐防止のためにニッケルなどの金属膜が被覆されている。
また、この状態で、銅ベース基板3が取り付けられたケース9と、半導体チップ5と半導体チップ5に接続するリードフレーム7と半導体チップ5の周りの銅ベース基板3を被覆する第1封止材層12と、ケース9内を充填する第2封止材層13であるシリコーンゲルと、その上を覆うフタ11で構成される。
つぎに、図1のパワー半導体モジュールの製造方法について工程順に説明する。
まず、パワー半導体モジュールは、絶縁層1と回路パターン2を有する銅ベース基板3に半田層4により半導体チップ5を半田付けする。そしてさらに半田層6によりリードフレーム7の一端が半田付けされ、リードフレーム7の他端が主端子8に取り付ける。この状態で、ケース9が取り付けられ銅ベース基板3との接合部を図示しない接着剤でシールする。
つぎに、第1封止材層12として、カチオン重合型1液型エポキシ樹脂を図示しないディスペンサーを使用して滴下塗布する。その後、第1封止材層12を60℃1時間の加熱硬化でゲル化状態までの硬化状態とする。その後更に150℃2時間の2次硬化により第1封止材層12の硬化を完了する。
そして、第2封止材層13を充填する。第2封止材層13として使用されるのはシリコーンゲルで、2液混合型の反応材料である。所定量を計量したのち混合し0.1Torr(13.3Pa)の真空状態で10分間一次脱泡したのちにケース9内に注型する。その後、0.1Torrの真空状態で10分間2次脱泡し120℃2時間加熱硬化した後にフタ11が取り付けられパワー半導体モジュールは完成する。このパワー半導体モジュールは図示しない冷却フィンの上に取り付けられて使用される。
前記の第1封止材層12として使用する材料は、例えばペルノックス(株)製のカチオン重合型1液型エポキシ樹脂を使用する。第1封止材層12として使用される材料性能としては、接着強さが25MPa、熱変形温度が170℃、弾性率が16GPaである。第1封止材層12に使用される材料には、充填材としてSiO2やTiO2等の材料が80〜90Vol.%(容量パーセント)近く充填すると、熱膨張係数を銅ベース基板3の熱膨張係数1.7×10-5/℃に合わせることができる。また、第1封止材層12の熱伝導率を高めるとパワー半導体モジュール100の性能を高めることができる。第1封止材層12の形状について、半導体チップ12上での厚みを1mm〜10mmとすることが望ましく、また回路パターン2上での幅を1mm〜5mmとすることが望ましい。半導体チップと銅ベース基板とを強固に固着し、半田層の熱疲労を防止するために必要な封止材の厚さとしては最低1mm程度が必要となる。
図2は、カチオン重合型1液型エポキシ樹脂とシリコーンゲルの銅ベース基板に対する接着強さの温度依存性を示す図である。図2から、−40℃から+175℃の範囲でカチオン重合型1液型エポキシ樹脂の接着強さは、シリコーンゲルの接着強さより大幅に高いことが分かる。
また、表1には、図1の本発明品(パワー半導体モジュール100)と図7の従来品(パワー半導体モジュール500)との信頼性評価試験の結果を示す。
Figure 2010219420
表1から、本発明品(パワー半導体モジュール100)では、従来品(パワー半導体モジュール500)と違い、パワーサイクル試験とヒートサイクル試験で半田層4,6の熱疲労による熱抵抗の増大は発生しなかった。
尚、第1封止材層12でリードフレーム7を被覆する形態として図1に示すものの他その変形例を図3、4に示す。いずれの形態も半導体チップ5とリードフレーム7とを接合する半田層6での応力をリードフレーム7のばね作用により緩和することができる。
いずれも3つの部分で屈曲したリードフレーム7を用い共通しているが、図1に示したリードフレーム7は、その第1の屈曲部が半導体チップ5との接合部に固着されており、半導体チップ5上からその面に略垂直な上方へ延伸され、第1封止材層12内の第2の屈曲部において半導体チップ5の面方向へ曲げられ、第1封止材層12の表面を貫いて、第3の屈曲部を経て主端子8へ取り付けられている。
すなわち、図1では半導体チップ5とリードフレーム7との接合付近から離れた箇所までリードフレーム7が被覆されている。これに対し図3に示したリードフレーム7は、半導体チップ5との固着部からその面内方向に延伸され、第1封止材層12の表面を貫いた後3つの屈曲部を経て主端子8へ取り付けられている。
すなわち、図3では半導体チップ5から水平方向にリードフレーム7をはみ出させ、そのはみ出した水平のリードフレーム7までを第1封止材層12で被覆している。
次に図4に示したリードフレーム7は、その形状は図1に示したものと同じであるが、その第1の屈曲部と第2の屈曲部との間に第1封止材層12の表面が位置している点で異なっている。すなわち、リードフレーム7の垂直部分までが第1封止材層で被覆されている。
なお、以上の形態では3つの屈曲部を有するリードフレーム7について説明したが、屈曲部の数を増やしてばね作用をさらに増加させたものを用いてもよい。
前記のことをまとめるとつぎのようになる。
第1封止材層12の熱膨張係数を、銅ベース基板3の熱膨張係数に近づけて、1.5×10-5℃〜1.8×10-5/℃とし、第2封止材層13であるシリコーンゲルより銅ベース基板3に対する接着強さが強く、第1封止材層12の銅ベース基板3に対する接着強さを15MPa〜30MPaとすることで、第1封止材層12により半導体チップ5、半導体チップ5の上下の半田層6,4およびリードフレーム7がしっかりと固定され、従来のシルコーンゲルで封止した場合に比べて、パワーサイクル試験やヒートショック試験で発生する半田層4,6での熱応力疲労を防止できて、その結果パワー半導体モジュールの熱抵抗の増大を防止することができる。
また、前記に加えて、第2封止材層13であるシリコーンゲルより熱変形温度が高く、第1封止材層12の熱変形温度を150℃〜200℃にすることで、第1封止材層12は、低温状態から高温状態まで銅ベース基板3に対して高い接着強さが維持できて、パワーサイクル試験やヒートショック試験で発生する半田層4,6での熱応力疲労による熱抵抗の増大を防止することができる。
さらに、第2封止材層13であるシリコーンゲルより弾性率が大きく、第1封止材層12の弾性率を10GPa〜25GPaとすることで、その効果はさらに強められる。
尚、第1封止材層12には例えば、前記したSiO2やTiO2を充填したカチオン重合型1液型エポキシ樹脂を用いると、熱膨張係数を銅ベース基板3の熱膨張係数付近にすることができるのでよい。また、第1封止材層12であるカチオン重合型1液型エポキシ樹脂はシリコーンゲルのように表面保護膜の役割もするので、短い沿面長で半導体チップ5の沿面絶縁耐圧を確保することができる。
前記した熱膨張係数が1.5×10-5/℃未満ではSiO2などの充填材の添加量が限界となり注型材料としての粘度限界を超えるため注型が困難になり第1封止材層12を形成できない。一方、1.8×10-5/℃を超えると、銅ベース基板との熱膨張係数差が大きく成り過ぎて熱応力が過大になる。
また、接着強さが15MPa未満では、銅で形成された回路パターン2との界面で剥離状態となり接着強さのばらつきが大きく成り過ぎる。一方、30MPaを超えると、注型材料の凝集破壊(第1封止材層12内で起こる破壊)が発生するため第1封止材層12として使用できない。
また、熱変形温度が150℃未満ではパワー半導体モジュール100の使用温度以下となり適用が困難になる。一方、200℃を超えるエポキシ樹脂は製造が困難である。
また、弾性率が10GPa未満では、封止材として柔らかすぎて半導体チップを固定する力が弱すぎる。一方、25GPaを超えると、SiO2などの充填材の添加限界となり、注型材料としての粘度限界を超えるため注型が困難になり、第1封止材層12を形成できない。
尚、前記の第2封止材層13としてシリコーンゲルを例に挙げたが、前記の第1封止材層12より熱膨張率が大きく、接着強さが小さく、熱変形温度が高く、弾性率が小さい条件のうち少なくともいずれかを満たす材料で第2封止材層13を形成するとよい。
図5は、この発明の第2実施例の半導体装置の要部断面図である。本パワー半導体モジュール200と図1のパワー半導体モジュール100との違いは、第1封止材層12で全体を充填して、第2封止材層13を用いない構成となっている点である。第1封止材層12によりケース9内は保護されるので外界の環境に対しては図1のパワー半導体モジュール100の場合と同じである。また、第1封止材層12の厚さが厚くなるので、図1のパワー半導体モジュール100の場合より、半田層4,6の熱疲労が低減される。しかし、第1封止材層12に用いられるカチオン重合型1液型エポキシ樹脂はコストが高いため、図1のパワー半導体モジュール100よりコストは高くなる。
図6は、この発明の第3実施例の半導体装置の要部断面図である。本パワー半導体モジュール300と図1のパワー半導体モジュール100との違いは、第2封止材層13のシリコーンゲルを充填しない構成となっている点である。熱疲労に対しては従来のパワー半導体モジュール500よりは著しく起こり難くなっているが、第2封止材層13がないため図1のパワー半導体モジュール100よりは発生しやすくなる。しかし、図1のパワー半導体モジュール100よりコストは低減される。
しかし、半導体チップ5近辺のみを被覆した第1封止材層12で外界の雰囲気から半導体チップを保護しているため、図2のパワー半導体モジュール200のようにケース9内全体を第2封止材層13で充填した場合に比べて環境に対する信頼性が低下する傾向にある。
1 絶縁層
2 回路パターン
3 銅ベース基板
4,6 半田層
5 半導体チップ
7 リードフレーム
8 主端子
9 ケース
11 フタ
12 第1封止材層
13 第2封止材層
14 銅板
15 空間
100,200,300 パワー半導体モジュール

Claims (10)

  1. ケースと、ケースに取り付けられた銅ベース基板と、銅ベース基板上に固着された半導体チップと、該半導体チップ上に固着されたリードフレームとを備える半導体装置において、
    前記半導体チップおよびリードフレームは夫々半田層で銅ベース基板上および半導体チップ上に固着されており、
    前記銅ベース基板、半導体チップおよびリードフレームが、銅ベース基板の熱膨張係数付近の所定の値の熱膨張係数を有する封止材層により被覆されていることを特徴とする半導体装置。
  2. 前記封止材層が第1封止材層と第2封止材層をこの順に積層したものであり、前記半導体チップと、リードフレームと、半導体チップの周囲の銅ベース基板とが第1封止材層で覆われており、該第1封止材層が第2封止材層で覆われており、前記第1封止材層の熱膨張係数が銅ベース基板の熱膨張係数付近の所定の値であることを特徴とする請求項1に記載の半導体装置。
  3. 前記所定の値が1.5×10-5/℃〜1.8×10-5/℃であることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記封止材層または前記第1封止材層の前記銅ベース基板に対する接着強さが15MPa〜30MPaであることを特徴とする請求項1〜3に記載の半導体装置。
  5. 前記封止材層または前記第1封止材層の熱変形温度が150℃〜200℃であることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記封止材層または前記第1封止材層の弾性率が14GPa〜18GPaであることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記封止材層または前記第1封止材層がカチオン重合型1液型エポキシ樹脂であることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
  8. 前記カチオン重合型1液型エポキシ樹脂が、充填材としてSiO2又はTiO2を80Vol.%〜90Vol.%充填されていることを特徴とする請求項7に記載の半導体装置。
  9. 前記第2封止材層が、シリコーンゲルであることを特徴とする請求項2に記載の半導体装置。
  10. 前記第2封止材層が、第1封止材層より熱膨張率が大きく、接着強さが小さく、熱変形温度が高く、弾性率が小さい条件のうち少なくともいずれかを満たす材料で形成したことを特徴とする請求項2に記載の半導体装置。
JP2009066421A 2009-03-18 2009-03-18 半導体装置 Withdrawn JP2010219420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009066421A JP2010219420A (ja) 2009-03-18 2009-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009066421A JP2010219420A (ja) 2009-03-18 2009-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2010219420A true JP2010219420A (ja) 2010-09-30

Family

ID=42977909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009066421A Withdrawn JP2010219420A (ja) 2009-03-18 2009-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2010219420A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164697A (ja) * 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2012172862A1 (ja) * 2011-06-16 2012-12-20 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP2013171852A (ja) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd パワー半導体モジュール
JP2014120619A (ja) * 2012-12-17 2014-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPWO2013054677A1 (ja) * 2011-10-14 2015-03-30 株式会社村田製作所 封止用樹脂シートの製造方法
JP2015088684A (ja) * 2013-11-01 2015-05-07 浜松ホトニクス株式会社 積層型電子部品モジュール
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
CN105190872A (zh) * 2013-09-13 2015-12-23 富士电机株式会社 半导体装置
US9412679B1 (en) 2015-03-16 2016-08-09 Mitsubishi Electric Corporation Power semiconductor device
CN109727925A (zh) * 2017-10-31 2019-05-07 华润微电子(重庆)有限公司 一种提高塑封模块可靠性的封装结构及方法
JP2020506551A (ja) * 2017-02-03 2020-02-27 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
WO2020136759A1 (ja) * 2018-12-26 2020-07-02 日産自動車株式会社 半導体装置
CN112635410A (zh) * 2019-09-24 2021-04-09 株式会社东芝 功率模块
CN114554769A (zh) * 2020-11-18 2022-05-27 英业达科技有限公司 服务器的密封方法
WO2023021589A1 (ja) * 2021-08-18 2023-02-23 三菱電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321647A (ja) * 1989-06-19 1991-01-30 Hitachi Ltd 樹脂組成物および該組成物を用いた樹脂封止型電子装置
JPH0661417A (ja) * 1992-06-10 1994-03-04 Origin Electric Co Ltd 半導体装置,電子回路装置,それらの製造方法および製造装置
JPH1060232A (ja) * 1996-08-20 1998-03-03 Nagase Chiba Kk 非接触icカード用モジュール封止剤
JPH10112515A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその製造方法
JPH10247658A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体装置の製造方法
JP2000156439A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2000223623A (ja) * 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2008060309A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321647A (ja) * 1989-06-19 1991-01-30 Hitachi Ltd 樹脂組成物および該組成物を用いた樹脂封止型電子装置
JPH0661417A (ja) * 1992-06-10 1994-03-04 Origin Electric Co Ltd 半導体装置,電子回路装置,それらの製造方法および製造装置
JPH1060232A (ja) * 1996-08-20 1998-03-03 Nagase Chiba Kk 非接触icカード用モジュール封止剤
JPH10112515A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその製造方法
JPH10247658A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体装置の製造方法
JP2000156439A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2000223623A (ja) * 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2008060309A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164697A (ja) * 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2012172862A1 (ja) * 2011-06-16 2012-12-20 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP2013004729A (ja) * 2011-06-16 2013-01-07 Fuji Electric Co Ltd パワー半導体モジュールおよびその製造方法
CN103620763A (zh) * 2011-06-16 2014-03-05 富士电机株式会社 功率半导体模块以及其制造方法
US9287187B2 (en) 2011-06-16 2016-03-15 Fuji Electric Co., Ltd. Power semiconductor module
JPWO2013054677A1 (ja) * 2011-10-14 2015-03-30 株式会社村田製作所 封止用樹脂シートの製造方法
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
JP2013171852A (ja) * 2012-02-17 2013-09-02 Fuji Electric Co Ltd パワー半導体モジュール
JP2014120619A (ja) * 2012-12-17 2014-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9443779B2 (en) 2013-09-13 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device
CN105190872A (zh) * 2013-09-13 2015-12-23 富士电机株式会社 半导体装置
JP2015088684A (ja) * 2013-11-01 2015-05-07 浜松ホトニクス株式会社 積層型電子部品モジュール
US9412679B1 (en) 2015-03-16 2016-08-09 Mitsubishi Electric Corporation Power semiconductor device
CN105990277A (zh) * 2015-03-16 2016-10-05 三菱电机株式会社 电力用半导体装置
JP2020506551A (ja) * 2017-02-03 2020-02-27 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
JP7158392B2 (ja) 2017-02-03 2022-10-21 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
CN109727925A (zh) * 2017-10-31 2019-05-07 华润微电子(重庆)有限公司 一种提高塑封模块可靠性的封装结构及方法
WO2020136759A1 (ja) * 2018-12-26 2020-07-02 日産自動車株式会社 半導体装置
US11462449B2 (en) 2018-12-26 2022-10-04 Nissan Motor Co., Ltd. Semiconductor device
CN112635410A (zh) * 2019-09-24 2021-04-09 株式会社东芝 功率模块
CN114554769A (zh) * 2020-11-18 2022-05-27 英业达科技有限公司 服务器的密封方法
CN114554769B (zh) * 2020-11-18 2024-03-22 英业达科技有限公司 服务器的密封方法
WO2023021589A1 (ja) * 2021-08-18 2023-02-23 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2010219420A (ja) 半導体装置
JP4319591B2 (ja) 半導体パワーモジュール
JP5857464B2 (ja) パワー半導体モジュールおよびその製造方法
JP5832557B2 (ja) 電力用半導体装置
JP5656907B2 (ja) パワーモジュール
JP5602077B2 (ja) 半導体装置
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
JP5228519B2 (ja) 半導体装置
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
KR101388815B1 (ko) 반도체 패키지
JP5071719B2 (ja) 電力用半導体装置
JP4030930B2 (ja) 半導体パワーモジュール
JP2009252838A (ja) 半導体装置
JP2011040565A (ja) 熱伝導シート、これを用いた半導体装置およびその製造方法
JP2006179538A (ja) 半導体パワーモジュール
JP6057927B2 (ja) 半導体装置
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
JP2010050323A (ja) 電子装置およびその製造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP3708490B2 (ja) 光半導体装置及びその製造方法
US20080258318A1 (en) Semiconductor device
JP2016143846A (ja) 半導体装置
JP3568402B2 (ja) 半導体装置
JP5998033B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131030