KR101388815B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101388815B1
KR101388815B1 KR1020120070565A KR20120070565A KR101388815B1 KR 101388815 B1 KR101388815 B1 KR 101388815B1 KR 1020120070565 A KR1020120070565 A KR 1020120070565A KR 20120070565 A KR20120070565 A KR 20120070565A KR 101388815 B1 KR101388815 B1 KR 101388815B1
Authority
KR
South Korea
Prior art keywords
lead
heat sink
semiconductor package
heat dissipation
dissipation member
Prior art date
Application number
KR1020120070565A
Other languages
English (en)
Other versions
KR20140003065A (ko
Inventor
하욥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120070565A priority Critical patent/KR101388815B1/ko
Priority to CN201210323624.8A priority patent/CN103515332A/zh
Priority to US13/603,654 priority patent/US20140001613A1/en
Publication of KR20140003065A publication Critical patent/KR20140003065A/ko
Application granted granted Critical
Publication of KR101388815B1 publication Critical patent/KR101388815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 패키지는 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드; 상기 내부 리드의 하측에 배치되는 히트 싱크; 상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부; 상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드; 상기 히트 싱크 및 상기 몰드부의 일면에 부착되는 방열 부재; 및 상기 외부 리드의 표면에 형성되는 절연 피막; 을 포함할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지의 절연 특성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
반도체 패키지는 리드 프레임, 리드 프레임 상에 실장되는 전력 반도체 소자, 각 소자들의 외부를 수지 등으로 몰딩하는 몰드부를 포함하여 구성된다.
일반적으로, 고전압을 사용하는 반도체 패키지의 방열을 위하여 히트 싱크가 부착되도록 하고 있는데, 이 경우에 리드 프레임과 히트 싱크 사이에 전기적인 단락이 발생할 우려가 존재하게 된다.
따라서, 리드 프레임과 히트 싱크 사이의 전기적 단락을 방지하기 위하여 소정의 절연 거리(Isolation distance)가 확보되어야 한다.
절연 거리(Isolation distance)는 절연 공간거리(Clearance distance)와 절연 연면거리(Creepage distance)로 나누어 볼 수 있으므로, 반도체 패키지는 규격전압에 따른 충분한 절연 공간거리(Clearance distance)와 절연 연면거리(Creepage distance)를 갖을 필요가 있다.
전력 반도체 소자의 동작 전압이 클수록 이들 절연 거리(Isolation distance)는 더 증가하게 되고, 따라서 반도체 패키지의 크기도 증가하게 된다.
최근의 반도체 패키지에 대한 소형화, 경량화 요구에 따라 반도체 패키지의 크기를 증가시키지 않으면서도 절연 거리(Isolation distance)에 제한을 받지 않는 반도체 패키지에 대한 연구가 필요한 실정이다.
하기의 선행기술문헌에 기재된 특허문헌에는 충분한 절연 공간거리(Clearance distance)를 확보하기 위하여 히트 싱크와 방열핀 사이에 금속 스페이서를 개재시킨 반도체 패키지가 개시된다.
일본공개특허공보 제2005-033123호
본 발명의 일 실시예에 따른 목적은 절연 공간거리(Clearance distance)와 절연 연면거리(Creepage distance)에 제한을 받지 않는 반도체 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지는 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드; 상기 내부 리드의 하측에 배치되는 히트 싱크; 상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부; 상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드; 상기 히트 싱크 및 상기 몰드부의 일면에 부착되는 방열 부재; 및 상기 외부 리드의 표면에 형성되는 절연 피막; 을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 상기 외부 리드는 상기 몰드부의 외측으로 돌출된 일단에서 상측으로 절곡 연장되어 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 상기 절연 피막은 상기 외부 리드의 표면을 전체적으로 감싸도록 형성될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지의 방열 부재가 부착되는 몰드부의 일면에는 요철부가 형성될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지의 방열 부재의 일면 중에서 외부 리드와 대향하는 면에는 절연 시트가 구비될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지의 상기 절연 피막은 상기 외부 리드의 표면 중에서 상기 방열 부재와 대향하는 면에 형성될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지는 상기 방열 부재의 표면적을 상기 히트 싱크의 표면적 보다 크게 형성할 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지의 상기 절연 피막과 상기 방열 부재 사이에는 절연 스페이서가 구비될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지는 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드; 상기 내부 리드의 하측에 배치되는 히트 싱크; 상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부; 상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드; 상기 히트 싱크 및 상기 몰드부에 부착되는 방열 부재; 및 상기 외부 리드와 상기 방열 부재 사이에 충진되고, 상기 외부 리드의 적어도 일부를 밀봉하는 절연성 수지; 를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지는 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드; 상기 내부 리드의 하측에 배치되는 히트 싱크; 상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부; 상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드; 상기 히트 싱크 및 상기 몰드부에 부착되는 방열 부재; 및 상기 외부 리드의 일부가 돌출되도록 상기 몰드부를 전체적으로 밀봉하는 절연성 수지; 를 포함할 수 있다.
본 발명에 따른 반도체 패키지에 의하면, 리드 프레임에 다운 셋(down-set)을 형성하지 않거나 반도체 패키지의 크기를 증가시키지 않고도 규격전압에 의해 규정된 절연 거리(Isolation distance)보다 짧은 거리로 절연 특성을 확보할 수 있다. 이를 통한 반도체 패키지의 소형화와 재료비 절감의 효과도 구비할 수 있으며, 방열 구조의 설계 및 장착이 간소화될 수 있다.
종래의 고전력 반도체 패키지의 경우에는 충분한 절연 거리(Isolation distance)를 확보할 수 없어서 산업용에 응용하기 어려웠으나, 본 발명에 따른 반도체 패키지에 의하면, 산업용으로 제공할 수 있는 절연 특성을 구비하는 것이 가능하다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 2는 본 발명의 제2 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 3은 본 발명의 제3 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 4는 본 발명의 제4 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 5는 본 발명의 제5 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 6은 본 발명의 제6 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
도 7은 본 발명의 제6 실시예에 따른 반도체 패키지에 절연성 수지를 충전하는 방법을 도시한 개략 단면도.
도 8은 본 발명의 제7 실시예에 따른 반도체 패키지를 도시한 개략 단면도.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
우선, 방향에 대한 용어를 정의하면, 반경 방향 외측 또는 내측 방향은 몰드부(140)의 중심으로부터 상기 몰드부(140)의 외측면을 향하는 방향 또는 그 반대 방향일 수 있고, 상측 또는 하측은 방열 부재(150)에서 리드 프레임(120)을 향하는 방향 또는 그 반대 방향일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 도시한 개략 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 전자 부품(110), 리드 프레임(120), 히트 싱크(130), 몰드부(140) 및 방열 부재(150)를 포함할 수 있다.
전자 부품(110)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 리드 프레임(120) 상에 실장되거나 리드 프레임(120) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(110)으로 이용될 수 있다.
즉, 본 발명의 제1 실시예에 따른 전자 부품(110)은 반도체 칩과 같은 적어도 하나의 능동 소자와, 다양한 수동 소자들을 포함할 수 있다.
한편, 본 발명의 제1 실시예에서는 도 1에 도시된 바와 같이 반도체 칩이 본딩 와이어를 통해 기판(11)과 전기적으로 연결된다.
상기 본딩 와이어는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au) 또는 이들의 합금일 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 필요에 따라 반도체 칩을 플립 칩(Flip chip) 형태로 제조하여 플립 칩 본딩을 통해 기판(11)과 전기적으로 연결하는 등 다양한 응용이 가능하다.
리드 프레임(120)은 다수의 리드들을 포함하여 구성되는데, 여기서 각 리드들은 외부 기판(미도시)과 연결되기 위한 외부 리드(124)와 전자 부품(110)과 연결되는 내부 리드(122)를 포함할 수 있다.
즉, 상기 외부 리드(124)는 후술할 몰드부(140)의 외부로 노출되는 부분을 의미하며, 상기 내부 리드(122)는 몰드부(140)의 내부에 배치되는 부분을 의미할 수 있다.
여기서, 상기 외부 리드(124)는 상기 몰드부(140)의 반경 방향 외측으로 돌출되며, 돌출된 일단에서 상측으로 절곡 연장되어 형성될 수 있다.
상기 전자 부품(110)은 상기 내부 리드(122)의 일면에 실장되며, 상기 전자 부품(110)은 본딩 와이어를 통해 전기적으로 연결될 수 있다.
상기 리드 프레임(120)의 상면에는 상기 전자 부품(110)을 실장하기 위한 실장용 전극이나 실장용 전극들 상호간을 전기적으로 연결하는 회로 패턴(미도시)이 형성될 수 있다.
히트 싱크(130)는 본 발명의 제1 실시예에 따른 반도체 패키지(100)에서 발생하는 열을 효율적으로 방출하기 위하여 상기 리드 프레임(120)의 하측에 배치될 수 있다.
즉, 상기 히트 싱크(130)는 상기 히트 싱크(130)의 일면이 상기 전자 부품(110)이 실장되는 상기 리드 프레임(120)의 일면과 반대되는 면에 대향하도록 상기 리드 프레임(120)의 하측에 배치될 수 있다.
상기 히트 싱크(130)는 반도체 패키지(100)의 방열특성을 향상시키기 위하여 열전도성이 양호한 금속으로 형성되는 것이 바람직하다.
상기 히트 싱크(130)의 일면은 상기 리드 프레임(120)의 타면과 대향하며, 상기 히트 싱크(130)의 타면은 후술할 방열 부재(150)의 일면과 접촉할 수 있다.
고전압을 사용하는 반도체 패키지(100)의 경우에는 열이 많이 발생하기 때문에 상기 히트 싱크(130)에 추가적으로 별도의 방열 부재(150)를 부착하여 사용한다.
상기 방열 부재(150)는 상기 히트 싱크(130)와 마찬가지로 열전도성이 높은 금속으로 형성되는 것이 바람직하며, 상기 방열 부재(150)의 표면적을 상기 히트 싱크(130)의 표면적 보다 크게 형성할 수 있다.
상기 히트 싱크(130)의 타면과 접촉하는 상기 방열 부재(150)의 일면은 후술할 몰드부(140)의 외측으로 돌출되는 상기 외부 리드(124)와 대향할 수 있다.
몰드부(140)는 내부 리드(122) 상에 실장된 전자 부품(110) 사이에 충진됨으로써 상기 전자 부품(110) 간의 전기적인 단락을 방지할 뿐만 아니라, 상기 전자 부품(110)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 상기 전자 부품(110)을 안전하게 보호한다.
구체적으로, 상기 몰드부(140)는 상기 리드 프레임(120)의 일부, 상기 전자 부품(110) 및 상기 히트 싱크(130)를 봉지할 수 있다.
상기 몰드부(140)는 상기 전자 부품(110)과 상기 전자 부품(110)이 연결되는 상기 리드 프레임(120)의 상기 내부 리드(122)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 상기 전자 부품(110)을 보호할 수 있다.
또한, 상기 전자 부품(110)을 외부에서 둘러싸며 상기 전자 부품(110)을 고정시킴으로써 외부의 충격으로부터 상기 전자 부품(110)을 안전하게 보호할 수 있다.
여기서, 상기 몰드부(140)는 상기 히트 싱크(130)의 타면이 외부에 노출되도록 형성될 수 있다.
즉, 상기 몰드부(140)는 상기 전자 부품(110)을 포함하여 상기 리드 프레임(120) 및 상기 히트 싱크(130)를 밀봉하되, 상기 히트 싱크(130)의 타면이 외부에 노출되도록 형성될 수 있다.
상기 몰드부(140)의 일면과 상기 히트 싱크(130)의 타면에는 효과적인 열 방출을 위해 별도의 방열 부재(150)가 부착될 수 있다.
상기 몰드부(140)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 열 전도도가 높은 실리콘 겔(Silicone Gel), 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound), 폴리이미드(Ployimide) 등이 상기 몰드부(140)의 재질로 사용될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 몰드부(140)를 형성하기 위해 반경화 상태의 수지를 압착하는 등 필요에 따라 다양한 방법이 이용될 수 있다.
상기 몰드부(140)는 상기 리드 프레임(120)과 상기 히트 싱크(130) 사이를 전기적으로 절연하도록 충전된다.
상기 방열 부재(150)는 열전도율이 우수한 금속으로 이루어지는 것이 바람직하므로, 상기 전자 부품(110)이 고전압에서 동작하는 경우에 본 발명에 따른 반도체 패키지(100)의 상기 외부 리드(124)와 상기 방열 부재(150) 사이에서 전기적 단락이 발생할 수 있다.
따라서, 상기 외부 리드(124)와 상기 방열 부재(150) 사이의 전기적 단락을 방지하기 위하여 적절한 절연 거리(Isolation distance)가 확보되어야 한다.
즉, 상기 몰드부(140)의 외측으로 돌출된 상기 외부 리드(124)와 상기 방열 부재(150) 간에는 적절한 절연 공간거리(Clearance distance, D)와 절연 연면거리(Creepage distance, S)가 확보되어야 한다.
이를 위하여, 상기 외부 리드(124)의 표면에는 절연 피막(160)이 형성될 수 있으며, 상기 절연 피막(160)은 상기 외부 리드(124)의 표면을 전체적으로 감싸도록 도포될 수 있다.
상기 외부 리드(124)는 PBA(Printed Board Assembly) 등의 외부 기판에 실장되어 지는데, 이때 상기 절연 피막(160)은 상기 외부 기판에 실장되는 상기 외부 리드(124)의 일부를 제외한 나머지 부분에 형성될 수 있다.
상기 절연 피막(160)에 의하여 상기 외부 리드(124)의 표면이 덮여지므로 규격전압에 의해 규정된 절연 공간거리(Clearance distance, D)와 절연 연면거리(Creepage distance, S)보다 짧은 거리로 절연특성을 확보할 수 있는 효과를 가진다.
도 2는 본 발명의 제2 실시예에 따른 반도체 패키지를 도시한 개략 단면도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)는 절연 피막(160')을 제외하고는 상기 도 1을 참조로 설명한 반도체 패키지(100)와 동일하므로 절연 피막(160') 이외의 설명은 생략하기로 한다.
외부 리드(124)의 표면에는 절연 피막(160')이 형성될 수 있으며, 상기 절연 피막(160')은 상기 외부 리드(124)의 표면 중에서 방열 부재(150)와 대향하는 면에 형성될 수 있다.
상기 절연 피막(160')에 의하여 상기 방열 부재(150)와 대향하는 상기 외부 리드(124)의 표면이 덮여지므로 규격전압에 의해 규정된 절연 공간거리(Clearance distance, D)와 절연 연면거리(Creepage distance, S)보다 짧은 거리로 절연특성을 확보할 수 있는 효과를 가진다.
도 3은 본 발명의 제3 실시예에 따른 반도체 패키지를 도시한 개략 단면도이다.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 몰드부(140)를 제외하고는 상기 도 1을 참조로 설명한 반도체 패키지(100)와 동일하므로 몰드부(140) 이외의 설명은 생략하기로 한다.
몰드부(140)는 내부 리드(122) 상에 실장된 전자 부품(110) 사이에 충진됨으로써 상기 전자 부품(110) 간의 전기적인 단락을 방지할 뿐만 아니라, 상기 전자 부품(110)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 상기 전자 부품(110)을 안전하게 보호한다.
구체적으로, 상기 몰드부(140)는 상기 리드 프레임(120)의 일부, 상기 전자 부품(110) 및 상기 히트 싱크(130)를 봉지할 수 있다.
여기서, 상기 몰드부(140)는 상기 히트 싱크(130)의 타면이 외부에 노출되도록 형성될 수 있다.
즉, 상기 몰드부(140)는 상기 전자 부품(110)을 포함하여 상기 리드 프레임(120) 및 상기 히트 싱크(130)를 밀봉하되, 상기 히트 싱크(130)의 타면이 외부에 노출되도록 형성될 수 있다.
상기 몰드부(140)의 일면과 상기 히트 싱크(130)의 타면에는 효과적인 열 방출을 위해 별도의 방열 부재(150)가 부착될 수 있다.
여기서, 상기 방열 부재(150)가 부착되는 상기 몰드부(140)의 일면에는 요철부(142)가 형성될 수 있다.
상기 요철부(142)는 도 3에 도시된 바와 같이, 적어도 하나의 볼록부와 오목부를 구비하며, 상기 볼록부와 상기 오목부가 번갈아가며 형성될 수 있다.
상기 요철부(142)에 의하여 외부 리드(124)와 상기 방열 부재(150) 사이의 절연 연면거리(Creepage distance, S)를 충분히 확보할 수 있으며, 상기 외부 리드(124)의 표면에 형성되는 절연 피막(160)에 의하여 규격전압에 의해 규정된 절연 공간거리(Clearance distance, D)보다 짧은 거리로 절연특성을 확보할 수 있는 효과를 가진다.
도 4는 본 발명의 제4 실시예에 따른 반도체 패키지를 도시한 개략 단면도이다.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 반도체 패키지(400)는 절연 시트(170)를 제외하고는 상기 도 1을 참조로 설명한 반도체 패키지(100)와 동일하므로 절연 시트(170) 이외의 설명은 생략하기로 한다.
몰드부(140)의 일면 및 히트 싱크(130)의 타면에 부착되는 방열 부재(150)의 일면 중에서 상기 몰드부(140)의 반경 방향 외측으로 돌출되는 외부 리드(124)와 대향하는 면에는 절연 시트(170)를 구비할 수 있다.
상기 절연 시트(170)는 접착제 등을 이용하여 상기 방열 부재(150)의 일면에 고정될 수 있다.
상기 절연 시트(170)에 의하여 상기 외부 리드(124)와 대향하는 상기 방열 부재(150)의 일면이 덮여지므로, 더욱 효과적으로 절연 공간거리(Clearance distance, D) 및 절연 연면거리(Creepage distance, S)를 확보할 수 있는 효과를 가진다.
도 5는 본 발명의 제5 실시예에 따른 반도체 패키지를 도시한 개략 단면도이다.
도 5를 참조하면, 본 발명의 제5 실시예에 따른 반도체 패키지(500)는 절연 스페이서(180)를 제외하고는 상기 도 1을 참조로 설명한 반도체 패키지(100)와 동일하므로 절연 스페이서(180) 이외의 설명은 생략하기로 한다.
몰드부(140)의 반경 방향 외측으로 돌출되는 외부 리드(124)와 방열 부재(150) 사이에는 소정의 공간이 형성되는데, 상기 공간에는 상기 공간을 메울 수 있는 절연 스페이서(180)가 구비될 수 있다.
상기 절연 스페이서(180)는 폴리머 수지계, 실리콘 고무계 또는 무기 산화물계 등의 재질일 수 있다.
상기 절연 스페이서(180)에 의하여 상기 외부 리드(124)와 상기 방열 부재(150) 사이의 공간이 채워지므로, 절연 공간거리(Clearance distance, D)의 제한 없이 상기 방열 부재(150)의 방열 면적을 증가시킬 수 있다.
도 6은 본 발명의 제6 실시예에 따른 반도체 패키지를 도시한 개략 단면도이고, 도 7은 본 발명의 제6 실시예에 따른 반도체 패키지에 절연성 수지(190)를 충전하는 방법을 도시한 개략 단면도이다.
도 6 및 7을 참조하면, 본 발명의 제6 실시예에 따른 반도체 패키지(600)는 절연성 수지(190)를 제외하고는 상기 도 1을 참조로 설명한 반도체 패키지(100)와 동일하므로 절연성 수지(190) 이외의 설명은 생략하기로 한다.
몰드부(140)의 반경 방향 외측으로 돌출되는 외부 리드(124)와 방열 부재(150) 사이에는 소정의 공간이 형성되는데, 상기 공간에는 절연성 수지(190)가 충전되어 상기 공간을 메울 수 있다.
즉, 상기 절연성 수지(190)는 상기 외부 리드(124)와 상기 방열 부재(150) 사이에 충전되고, 상기 외부 리드(124)의 일부를 밀봉할 수 있다.
상기 절연성 수지(190)는 겔상 실리콘 수지 또는 에폭시 수지 등일 수 있으며, 충전시에는 액상이지만, 충전 후에는 경화되어 일정한 형태를 유지할 수 있다.
도 7에 도시된 바와 같이, 상기 액상의 절연성 수지(190)를 충전하기 위하여, 지지부(192)가 더 구비될 수 있다.
상기 지지부(192)를 상기 외부 리드(124)와 소정의 간격을 유지하도록 상기 외부 리드(124)보다 반경 방향 외측에 구비하도록 하고, 상기 외부 리드(124)와 상기 방열 부재(150) 사이에 형성된 공간에 상기 액상의 절연성 수지(190)를 충전할 수 있다.
상기 지지부(192)에 의하여 상기 액상의 절연성 수지(190)는 경화되기 전에도 일정한 형태를 유지할 수 있게 된다.
여기서, 도 8을 참조하면, 상기 절연성 수지(190)는 상기 외부 리드(124)와 상기 방열 부재(150) 사이에 형성된 공간뿐만 아니라, 상기 외부 리드(124)의 일부가 돌출되도록 상기 몰드부(140)를 전체적으로 밀봉하도록 형성될 수 있다.
상기 절연성 수지(190)는 충전시에는 액상이기 때문에 상기 반도체 패키지(600)를 모두 형성한 뒤에도 상기 지지부(192)에 의하여 간편하게 충전하여 상기 반도체 패키지(600)의 절연 특성을 향상시킬 수 있다.
상기 절연성 수지(190)가 상기 외부 리드(124)와 상기 방열 부재(150) 사이에 충전되고, 상기 외부 리드(124)의 적어도 일부를 밀봉할 수 있으므로, 규격전압에 의해 규정된 절연 공간거리(Clearance distance, D)와 절연 연면거리(Creepage distance, S)보다 짧은 거리로 절연특성을 확보할 수 있는 효과를 가진다.
이상의 실시예를 통해, 본 발명에 따른 반도체 패키지는 규격전압에 의해 규정된 절연 공간거리(Clearance distance, D)와 절연 연면거리(Creepage distance, S)보다 짧은 거리로 절연특성을 확보할 수 있는 효과를 가질 수 있다.
상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 당업자에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
100: 반도체 패키지 110: 전자 부품
120: 리드 프레임 122: 내부 리드
124: 외부 리드 130: 히트 싱크
140: 몰드부 150: 방열 부재
160: 절연 피막 170: 절연 시트
180: 절연 스페이서 190: 절연성 수지

Claims (10)

  1. 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드;
    상기 내부 리드의 하측에 배치되는 히트 싱크;
    상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부;
    상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드;
    상기 히트 싱크 및 상기 몰드부의 일면에 부착되는 방열 부재; 및
    상기 외부 리드의 표면에 형성되는 절연 피막; 을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 외부 리드는 상기 몰드부의 외측으로 돌출된 일단에서 상측으로 절곡 연장되어 형성되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 절연 피막은 상기 외부 리드의 표면을 전체적으로 감싸도록 형성되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 방열 부재가 부착되는 상기 몰드부의 일면에는 요철부가 형성되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 방열 부재의 일면 중에서 상기 외부 리드와 대향하는 면에는 절연 시트가 구비되는 반도체 패키지.
  6. 제1항에 있어서,
    상기 절연 피막은 상기 외부 리드의 표면 중에서 상기 방열 부재와 대향하는 면에 형성되는 반도체 패키지.
  7. 제1항에 있어서,
    상기 방열 부재의 표면적을 상기 히트 싱크의 표면적 보다 크게 형성한 반도체 패키지.
  8. 제1항에 있어서,
    상기 절연 피막과 상기 방열 부재 사이에는 절연 스페이서가 구비되는 반도체 패키지.
  9. 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드;
    상기 내부 리드의 하측에 배치되는 히트 싱크;
    상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부;
    상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드;
    상기 히트 싱크 및 상기 몰드부에 부착되는 방열 부재; 및
    상기 외부 리드와 상기 방열 부재 사이에 충진되고, 상기 외부 리드의 일부를 밀봉하는 절연성 수지; 를 포함하는 반도체 패키지.
  10. 일면에 적어도 하나의 전자 부품이 실장되는 내부 리드;
    상기 내부 리드의 하측에 배치되는 히트 싱크;
    상기 전자 부품을 포함하여 상기 내부 리드 및 상기 히트 싱크를 밀봉하는 몰드부;
    상기 내부 리드에서 연장되고, 상기 몰드부의 외측으로 돌출되는 외부 리드;
    상기 히트 싱크 및 상기 몰드부에 부착되는 방열 부재; 및
    상기 외부 리드의 일부가 돌출되도록 상기 몰드부를 전체적으로 밀봉하는 절연성 수지; 를 포함하는 반도체 패키지.
KR1020120070565A 2012-06-29 2012-06-29 반도체 패키지 KR101388815B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120070565A KR101388815B1 (ko) 2012-06-29 2012-06-29 반도체 패키지
CN201210323624.8A CN103515332A (zh) 2012-06-29 2012-09-04 半导体封装件
US13/603,654 US20140001613A1 (en) 2012-06-29 2012-09-05 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070565A KR101388815B1 (ko) 2012-06-29 2012-06-29 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20140003065A KR20140003065A (ko) 2014-01-09
KR101388815B1 true KR101388815B1 (ko) 2014-04-23

Family

ID=49777248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070565A KR101388815B1 (ko) 2012-06-29 2012-06-29 반도체 패키지

Country Status (3)

Country Link
US (1) US20140001613A1 (ko)
KR (1) KR101388815B1 (ko)
CN (1) CN103515332A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10939542B2 (en) 2017-06-15 2021-03-02 Lg Chem, Ltd. Partially molded substrate and partial molding device and method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112267A1 (de) * 2013-11-07 2015-05-07 Heraeus Deutschland GmbH & Co. KG Halbleitermodul mit einer einen Halbleiterbaustein bedeckenden Umhüllungsmasse
HUE051760T2 (hu) * 2014-06-18 2021-03-29 Heraeus Deutschland Gmbh & Co Kg Eljárás félvezetõ modul elõállítására
US20160035665A1 (en) * 2014-08-04 2016-02-04 Infineon Technologies Ag Circuit arrangement and method for manufacturing the same
DE102016105243A1 (de) 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern
CN108886036B (zh) * 2016-04-04 2022-06-24 三菱电机株式会社 功率模块、功率半导体装置及功率模块制造方法
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法
JP7137516B2 (ja) * 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121593A (ja) * 1991-10-28 1993-05-18 Sanyo Electric Co Ltd 混成集積回路
KR19990030766A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 패키지
KR20070103591A (ko) * 2006-04-19 2007-10-24 삼성전자주식회사 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads
JP3406753B2 (ja) * 1995-11-30 2003-05-12 三菱電機株式会社 半導体装置および半導体モジュール
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121593A (ja) * 1991-10-28 1993-05-18 Sanyo Electric Co Ltd 混成集積回路
KR19990030766A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 패키지
KR20070103591A (ko) * 2006-04-19 2007-10-24 삼성전자주식회사 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10939542B2 (en) 2017-06-15 2021-03-02 Lg Chem, Ltd. Partially molded substrate and partial molding device and method

Also Published As

Publication number Publication date
US20140001613A1 (en) 2014-01-02
CN103515332A (zh) 2014-01-15
KR20140003065A (ko) 2014-01-09

Similar Documents

Publication Publication Date Title
KR101388815B1 (ko) 반도체 패키지
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
JP5415823B2 (ja) 電子回路装置及びその製造方法
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
CN109659284B (zh) 半导体装置
JP2012524987A (ja) 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法
JP7158392B2 (ja) パワー半導体モジュール
CN104617058B (zh) 用于功率变换器的封装结构及其制造方法
CN110914975B (zh) 功率半导体模块
US7868430B2 (en) Semiconductor device
US9099451B2 (en) Power module package and method of manufacturing the same
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP5921723B2 (ja) 半導体装置
US9064838B2 (en) Heat spreader for integrated circuit device
EP2545584B1 (en) Package having spaced apart heat sink
CN107851620B (zh) 功率半导体模块
JP4994025B2 (ja) 樹脂封止型電子機器
CN210182363U (zh) 半导体模块
JP3191112U (ja) 半導体装置及び半導体装置用ケース
JP2010219385A (ja) 半導体装置
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
US9397015B2 (en) Semiconductor device and semiconductor device casing
KR20140074202A (ko) 반도체 장치 및 그 제조 방법
KR101640126B1 (ko) 반도체 패키지 제조방법
KR20150048459A (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6