JP2020053611A - 半導体モジュール、および、半導体モジュールの製造方法 - Google Patents
半導体モジュール、および、半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP2020053611A JP2020053611A JP2018183256A JP2018183256A JP2020053611A JP 2020053611 A JP2020053611 A JP 2020053611A JP 2018183256 A JP2018183256 A JP 2018183256A JP 2018183256 A JP2018183256 A JP 2018183256A JP 2020053611 A JP2020053611 A JP 2020053611A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold resin
- die pad
- semiconductor chip
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
以下、本実施の形態に関する半導体モジュール、および、半導体モジュールの製造方法について説明する。説明の便宜上、まず、樹脂封止型のパワーモジュールの構成について、以下説明する。
図1は、dual inline package(DIP)タイプの樹脂封止型のパワーモジュールの構成の例を示す断面図である。
ここで、本実施の形態に関する半導体モジュールの製造方法を説明する。
本実施の形態に関する半導体モジュール、および、半導体モジュールの製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図7は、本実施の形態に関するパワーモジュールの構成の例を概略的に示す断面図である。
本実施の形態に関する半導体モジュールの製造方法は、以上に記載された実施の形態で説明された製造方法と主要な部分で同様であるため、詳細な説明を省略する。
本実施の形態に関する半導体モジュール、および、半導体モジュールの製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図7に例が示されたパワーモジュールについて、パワートランジスタである半導体チップ2aがSiCを用いた半導体チップである場合、SiCを用いた半導体装置はSiを用いた半導体装置よりも低いオン抵抗を有し、かつ、スイッチング動作も高速であるため、より効果的に発生する損失を低減することができる。
本実施の形態に関する半導体モジュールの製造方法は、以上に記載された実施の形態で説明された製造方法と主要な部分で同様であるため、詳細な説明を省略する。
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
Claims (8)
- ダイパッドと、
前記ダイパッドの上面に配置される半導体チップと、
前記半導体チップに電気的に接続されるリード端子と、
前記リード端子の一部と、前記ダイパッドの上面と、前記半導体チップとを覆って形成されるモールド樹脂と、
前記モールド樹脂に覆われていない前記リード端子をコーティングする第1の絶縁樹脂とを備え、
前記第1の絶縁樹脂は、形成された前記モールド樹脂の外面から連続して形成され、かつ、前記モールド樹脂の外面よりも内側には形成されない、
半導体モジュール。 - 前記ダイパッドの下方に配置される冷却器をさらに備え、
前記リード端子は、形成された前記モールド樹脂の外面のうち、前記ダイパッドの側方に位置する側面から延び出る、
請求項1に記載の半導体モジュール。 - 前記ダイパッドの下面に配置される絶縁層と、
前記絶縁層の下面と前記冷却器の上面とに挟まれて配置される金属箔とをさらに備える、
請求項2に記載の半導体モジュール。 - 前記ダイパッドの下面と前記冷却器の上面とに挟まれて配置される第2の絶縁樹脂をさらに備える、
請求項2に記載の半導体モジュール。 - 前記第2の絶縁樹脂は、前記モールド樹脂とは異なる材料からなる、
請求項4に記載の半導体モジュール。 - 前記第2の絶縁樹脂は、前記第1の絶縁樹脂と同一の材料からなる、
請求項4または請求項5に記載の半導体モジュール。 - 前記半導体チップは、SiCを用いる半導体チップである、
請求項1から請求項6のうちのいずれか1項に記載の半導体モジュール。 - ダイパッドの上面に半導体チップを配置し、
前記半導体チップにリード端子を電気的に接続し、
前記リード端子の一部と、前記ダイパッドの上面と、前記半導体チップとを覆うモールド樹脂を形成し、
前記モールド樹脂に覆われていない前記リード端子を、第1の絶縁樹脂でコーティングし、
前記第1の絶縁樹脂は、形成された前記モールド樹脂の外面から連続して形成され、かつ、前記モールド樹脂の外面よりも内側には形成されない、
半導体モジュールの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183256A JP2020053611A (ja) | 2018-09-28 | 2018-09-28 | 半導体モジュール、および、半導体モジュールの製造方法 |
CN201921583188.1U CN210182363U (zh) | 2018-09-28 | 2019-09-23 | 半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183256A JP2020053611A (ja) | 2018-09-28 | 2018-09-28 | 半導体モジュール、および、半導体モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020053611A true JP2020053611A (ja) | 2020-04-02 |
Family
ID=69843214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018183256A Pending JP2020053611A (ja) | 2018-09-28 | 2018-09-28 | 半導体モジュール、および、半導体モジュールの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020053611A (ja) |
CN (1) | CN210182363U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004026A1 (ja) * | 2022-06-28 | 2024-01-04 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5080764A (ja) * | 1973-11-14 | 1975-07-01 | ||
JPH06244316A (ja) * | 1993-02-19 | 1994-09-02 | Sony Corp | 半導体装置、その製造方法及びその製造装置 |
JPH07335813A (ja) * | 1994-06-08 | 1995-12-22 | Toshiba Medical Eng Co Ltd | 電子部品 |
JP2002110867A (ja) * | 2000-10-02 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2006100768A1 (ja) * | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2007165425A (ja) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | 半導体装置 |
JP2012156450A (ja) * | 2011-01-28 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
US20140001613A1 (en) * | 2012-06-29 | 2014-01-02 | Samsung Electro-Mechanic Co., Ltd. | Semiconductor package |
-
2018
- 2018-09-28 JP JP2018183256A patent/JP2020053611A/ja active Pending
-
2019
- 2019-09-23 CN CN201921583188.1U patent/CN210182363U/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5080764A (ja) * | 1973-11-14 | 1975-07-01 | ||
JPH06244316A (ja) * | 1993-02-19 | 1994-09-02 | Sony Corp | 半導体装置、その製造方法及びその製造装置 |
JPH07335813A (ja) * | 1994-06-08 | 1995-12-22 | Toshiba Medical Eng Co Ltd | 電子部品 |
JP2002110867A (ja) * | 2000-10-02 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2006100768A1 (ja) * | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2007165425A (ja) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | 半導体装置 |
JP2012156450A (ja) * | 2011-01-28 | 2012-08-16 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
US20140001613A1 (en) * | 2012-06-29 | 2014-01-02 | Samsung Electro-Mechanic Co., Ltd. | Semiconductor package |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004026A1 (ja) * | 2022-06-28 | 2024-01-04 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
JP7493686B1 (ja) | 2022-06-28 | 2024-05-31 | 三菱電機株式会社 | 半導体装置及び電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
CN210182363U (zh) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892998B2 (en) | Package module of power conversion circuit and manufacturing method thereof | |
US20200303278A1 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
US20190326204A1 (en) | Semiconductor device | |
CN109637983B (zh) | 芯片封装 | |
US20140001613A1 (en) | Semiconductor package | |
US9466542B2 (en) | Semiconductor device | |
JP2016018866A (ja) | パワーモジュール | |
JP7006812B2 (ja) | 半導体装置 | |
US20190080979A1 (en) | Semiconductor device | |
CN210182363U (zh) | 半导体模块 | |
JP5172290B2 (ja) | 半導体装置 | |
US10770397B2 (en) | Semiconductor module | |
CN107851620B (zh) | 功率半导体模块 | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
CN216698339U (zh) | 一种芯片封装组件 | |
US9397015B2 (en) | Semiconductor device and semiconductor device casing | |
JP5758816B2 (ja) | パワー半導体装置 | |
JP4060020B2 (ja) | 半導体装置 | |
US11581229B2 (en) | Power semiconductor module with adhesive filled tapered portion | |
US11217512B2 (en) | Semiconductor module | |
JP2005217248A (ja) | 半導体装置 | |
JP2022162190A (ja) | 半導体装置 | |
JP2021040113A (ja) | 半導体装置 | |
JP4246598B2 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220719 |