JPH06244316A - 半導体装置、その製造方法及びその製造装置 - Google Patents

半導体装置、その製造方法及びその製造装置

Info

Publication number
JPH06244316A
JPH06244316A JP5481493A JP5481493A JPH06244316A JP H06244316 A JPH06244316 A JP H06244316A JP 5481493 A JP5481493 A JP 5481493A JP 5481493 A JP5481493 A JP 5481493A JP H06244316 A JPH06244316 A JP H06244316A
Authority
JP
Japan
Prior art keywords
film
package
plasma
thickness
plasma polymerization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5481493A
Other languages
English (en)
Inventor
Seiichi Miyai
清一 宮井
Noboru Takahashi
昇 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5481493A priority Critical patent/JPH06244316A/ja
Publication of JPH06244316A publication Critical patent/JPH06244316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Abstract

(57)【要約】 【構成】 半導体パッケージ表面に、耐湿性高分子薄膜
39をプラズマ重合法により厚さ10〜500nm と極めて薄く
被着した半導体装置。 【効果】 均一かつ均質に高分子薄膜を被着することが
でき、防湿性又は耐湿性を保持してパッケージクラック
の防止及び半導体装置の動作の信頼性の向上を図りつ
つ、コーティング時に引き剥がしが容易になる等の取扱
い面での改善が実現できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止による半導体
パッケージからなる半導体装置、その製造方法及びその
製造装置に関するものである。
【０００２】
【従来の技術】樹脂封止による半導体パッケージの封止
樹脂としては、エポキシ樹脂の如くに良好な耐湿性を有
するものが用いられており、パッケージの耐湿性は大幅
に改善されている。
【０００３】即ち、上記した封止樹脂によって、短期的
には、半導体装置の回路基板への半田付けによるマウン
ト時に、赤外線による半田リフローに際してパッケージ
中に吸湿された水分が赤外線の熱により急激に気化、膨
張してパッケージクラックを生じることを防止できる。
また、長期的には、吸湿水分がパッケージ中の半導体チ
ップのアルミニウム配線を腐食させることが防止され、
半導体装置の動作の信頼性を保持できる。
【０００４】しかしながら、パッケージの厚さが例えば
0.5mmと極薄であるタイプのパッケージでは、わずかの
水分の存在でも半田リフロー時のパッケージクラックを
引き起こす。これは、上記したエポキシ樹脂を封止樹脂
に用いても、回避することはできず、わずかでも水分が
パッケージ中に吸湿されてしまうのである。
【０００５】この対策として、耐湿性のある樹脂のコー
ティングなどが提案されている。これを図22について説
明すると、半導体パッケージ10からなる半導体装置にお
いて、半導体チップ11がダイパッド13上に接着剤12で固
定され、そのボンディングパッド15がワイヤ16によって
インナーリード部14に接続され、更にアウターリード部
17で電気的に導出されており、そしてアウターリード部
17以外がエポキシ樹脂等の絶縁性樹脂18によって封止さ
れている。このパッケージ10においては更に、ポリパラ
キシレン等の耐湿性若しくは防湿性樹脂（高分子）膜19
が、アウターリード部17の半田付けする部分17ａを除い
た全表面に被着され、上記した対策を図っている。
【０００６】こうした耐湿性樹脂膜19のコーティングを
図23のようにして行うことが考えられる。即ち、支持板
20に設けたマスキングテープ等の粘着剤層21によって上
記の半田付けする部分17ａを接着した状態で、化学的気
相成長法（ＣＶＤ）によって行う場合である。この場
合、例えば反応室内にクロロパラキシリレンの昇華物を
供給して熱分解させ、パッケージ表面にて重合させ、ポ
リパラキシレンの樹脂膜19を成長させることができる。
【０００７】ところが、樹脂膜19のコーティングの厚さ
が数μｍであると、取扱が困難となり、また、アウター
リード部のマスキングが困難である。即ち、図24に示す
ように、アウターリード部17の半田付けする部分17ａと
マスキングテープ21との境界22を防湿膜19が埋めてしま
うため、図25のようにコーティング処理後にアウターリ
ード部17を粘着剤層21から引き剥がそうとしたとき、き
れいに引き剥がすのが困難となり、樹脂膜19にバリ23が
生じてしまう。これでは、製品の価値の低下のみなら
ず、半田付けの信頼性も損ねてしまう。
【０００８】このことは、図26のようにアウターリード
部17の部分17ａをシリコン樹脂等のマスキング材21で被
覆して樹脂膜19をコーティングする場合も、同様であ
る。
【０００９】
【発明が解決しようとする課題】本発明の目的は、耐湿
性若しくは防湿性高分子薄膜を容易かつ信頼性よくパッ
ケージ表面に被着可能であり、かつ、膜厚の制御性も向
上させ得る半導体装置とその製造方法及び製造装置を提
供することにある。
【００１０】
【課題を解決するための手段】即ち、本発明は、樹脂封
止による半導体パッケージの表面に、プラズマ重合によ
る耐湿性高分子薄膜が10〜500nm の厚さに被着されてい
る半導体装置に係るものである。
【００１１】本発明の半導体装置においては、アウター
リード部の半田付けされるべき部分以外の表面に耐湿性
高分子薄膜が被着されていることをはじめ、アウターリ
ード部がガルフウィングタイプに形成されていることが
よい。
【００１２】本発明の半導体装置を製造するには、樹脂
封止による半導体パッケージのアウターリード部の一部
分をマスキングした状態で前記半導体パッケージをプラ
ズマ重合装置内にセットし、プラズマ重合を行うことに
より、前記一部分以外の前記半導体パッケージの表面に
耐湿性高分子薄膜を10〜500nm の厚さに成長させる。
【００１３】この製造方法では、半導体パッケージをプ
ラズマ重合装置の天井位置にセットすることが膜厚制御
性の点で望ましい。
【００１４】そして、本発明の半導体装置を製造する装
置としては、真空室内のプラズマ発生領域上の天井位置
に、樹脂封止による半導体パッケージを固定する治具が
配されているものが望ましい。
【００１５】
【実施例】以下、本発明の実施例を説明する。
【００１６】図１〜図16は、本発明の第１の実施例を示
すものである。但し、既述した従来例と共通する部分に
は共通符号を付し、その説明を省略することがある。
【００１７】本実施例の半導体パッケージ30によれば、
アウターリード部17の半田付けされる部分17ａ以外の表
面に耐湿性若しくは防湿性高分子薄膜39をプラズマ重合
によってコーティングしたことが極めて重要である。
【００１８】即ち、高分子薄膜39は、従来のＣＶＤ法に
よる樹脂膜19（図22参照）とは根本的に異なって、後述
するプラズマ重合法により厚さ10〜500nm と極めて薄く
て均一かつ均質に被着されたものである。
【００１９】このような極薄の膜厚範囲はプラズマ重合
法によってはじめて可能になったのであるが、同時に、
防湿膜としての要求性能である防湿性又は耐湿性を保持
してパッケージクラックの防止及び半導体装置の動作の
信頼性の向上を図りつつ、コーティング時に引き剥がし
が容易になる等の取扱い面での改善も実現できるのであ
る。
【００２０】プラズマ重合法によって上記の膜厚範囲を
確実に実現できるが、膜厚が10nm未満では防湿性が十分
な膜が得られず、また、500nm を超えると生産性が悪く
なり、マスキングテープとリード（アウターリード部）
との境界の重合膜が厚くなりすぎ、引き剥がしづらくな
る。しかし、本発明に基いて、コーティング膜厚を10nm
以上、500nm 以下としているため、防湿性が十分とな
り、かつ、リードの引き剥がしの際に伴う困難さがな
く、取扱いやすい。また、膜厚が薄いため、コーティン
グに要する時間も短時間で済む。そして、この膜厚範囲
は更に、15〜50nmとすることが望ましい。
【００２１】高分子薄膜39を生成させる際に使用するプ
ラズマ重合用モノマーとしては、種々のモノマーを用い
ることが可能であるが、特にエチレンを用いた場合、プ
ラズマ重合して得られたポリエチレンは透湿性が低く、
10nm以上の膜厚でも十分な防湿性を発揮し、耐熱性にも
優れ、赤外線による半田リフロー時の 300℃に近い高温
にも十分耐えられる。
【００２２】図３及び図４には、上記半田リフロー時
に、プリント配線板40上の配線41に付着された半田ペー
スト42にアウターリード部の一部分17ａを接触させ、リ
フローによって半田42でマウントするときの状況が示さ
れている。
【００２３】他に使用可能なプラズマ重合用モノマーと
しては、エタン、スチレン、テトラフルオロエチレン、
アセチレン、キシレン等が挙げられる。
【００２４】なお、本実施例による半導体装置はいわゆ
るガルフウィングタイプとしてそのアウターリード部17
が折曲され、かつ、パッケージの四辺にアウターリード
部17を導出したいわゆるＱＦＰ構造を有している。
【００２５】次に、本実施例の半導体パッケージ30から
なる半導体装置の製造方法の一例を図５〜図９について
説明する。
【００２６】まず図５のように、支持体80上に両面粘着
剤層81を設け、この上にパッケージ30を貼付ける。これ
によって、図６のように、アウターリード部17の半田付
けされるべき部分17ａのみが粘着剤層81に粘着して選択
的にマスキングされ、他の部分は露出状態にされる。
【００２７】次いで、プラズマ重合装置内で、エチレン
等の重合用ガスを供給してそのプラズマを発生させ、パ
ッケージ30の表面上でプラズマ重合させ、図７のよう
に、アウターリード部の部分17ａを除く全表面にポリエ
チレン等の耐湿性若しくは防湿性プラズマ重合薄膜39を
10〜500nm の厚さに成長させる。
【００２８】次いで、アウターリード部17を粘着剤層21
から引き剥がしてパッケージ30を分離させる。この際、
図８に明示するように、薄膜39はアウターリード部分17
ａ以外の表面上に上記厚みに極薄に被着していて、既述
した如く薄膜39とリード部分17ａとの境界を埋めてしま
うことはない。
【００２９】このため、アウターリード部17の引き剥が
し時には、図９のようにきれいに引き剥がすことがで
き、薄膜39に既述した如きバリが生じることはない。従
って、引き剥がしを容易に行え、バリが生じない製品価
値の高い防湿性薄膜コーティングのパッケージを提供で
きることになる。しかも、防湿性薄膜39のプラズマ重合
による成膜時の生産性も良好である。
【００３０】そして、この防湿性薄膜39はプラズマ重合
法によるために10〜500nm と極薄に被着可能であるか
ら、図６〜図８に示したようにアウターリード部分17ａ
を粘着剤層21上に貼付けるのみでマスキングを良好に行
える。
【００３１】従って、このマスキング方法は本実施例の
如きガルフウィングタイプのリードに適用するのに有利
であり、また、プラズマ重合法を適用する場合にはじめ
て可能になるものであってＣＶＤ法等による場合には既
述した如くに実現困難若しくは不可能である。
【００３２】上記したプラズマ重合を行うには、図10〜
図14に例示したプラズマ重合装置を使用するのがよい。
【００３３】このプラズマ重合装置50は、プラズマ発生
源としてのアノード51とカソード52とを有する。これら
の電極は密閉された真空ベルジャー53内に収容され、こ
のベルジャー53は配管54を通して吸引され、所定の真空
度に保持される。
【００３４】カソード52はアースされているが、アノー
ド51はカソード52に対して所定距離を置いて平行に配置
され、平行平板型の対向電極を構成している。アノード
51には、直流電圧もしくは高周波電圧54がマッチングユ
ニット55を介して印加され、これによってカソード52と
の間で放電現象が生じ、その間に存在する気体（例えば
エチレンガス）56をプラズマ状態にする。
【００３５】ベルジャー53内では、プラズマ発生用の電
極51及び52によるプラズマ発生空間57の上方の天井部58
に、プラズマ重合膜を成長させる上述の半導体パッケー
ジ30を図６に示したように粘着剤層21を介して下向きに
固定した図11の環状の円板治具80が取付けられている。
【００３６】また、カソード52の周縁部には、筒状体59
がアノード51を囲むように設けられている。この筒状体
59によって、電極51−52間で発生する励起モノマーガス
が、ベルジャー天井部58に配置した治具80に固定された
パッケージ30に向けて自然に流動するようにしてある。
筒状体59は、石英管またはパイレックス管等の耐熱性材
料で構成されることが好ましい。
【００３７】なお、図10中、60は真空ポンプ、61はコー
ルドトラップ、62は圧力ゲージ、63は真空バルブ、64は
流量調整バルブ、65はリークバルブ、60はキャリアガス
としての不活性ガス（特に窒素）供給源である。
【００３８】上記において、治具80は、ベルジャー天井
部58に対し取付け可能なように図11の如く円環状に形成
されている。そして、そのパッケージ固定面（ベルジャ
ー内では下方に向く面）には両面粘着剤層を図６の81の
ように両面テープ等によって全面に設け、樹脂封止半導
体パッケージ30を真空ピンセット（図示せず）等で持ち
上げて治具80の所定位置に移動させ、アウターリード部
17の半田付けされるべき部分を粘着剤層に押付けて固定
する。
【００３９】パッケージ30は多数個、治具80上に固定さ
れるが、それらの固定位置や個数は、図11に示すように
細線で整然と区画された各領域に１個ずつ固定すること
ができる。例えば、治具１枚（１バッチ）当たり 376個
のパッケージを固定し、同時にプラズマ重合処理を行う
ことができる。
【００４０】そして、ベルジャーに対する治具80の取付
けは、図12〜図14に示すようにして行う。即ち、図14の
ように（但し、アノード51は図示省略）ベルジャー天井
部58に設けた断面コ字状の取付け金具67に対して治具80
を回転させて位置調整し、その周辺に取付けた、金具67
とは逆形状に設けた断面コ字状の金具68を取付け金具67
に図13のようにスライド式に嵌合させる。なお、その際
には、治具80の中央開口69には、図示省略したアノード
51が挿入され、両者は非接触に支持されている。
【００４１】上記したプラズマ重合における重合条件と
して、ベルジャー53内の圧力は、電極51−52間に印加さ
れる電圧及びモノマー流量等によって変化し、特に限定
されないが、60〜300Pa が好ましい。アノード51に供給
する電力は、電極間にプラズマ状態を発生させるように
決定され、電極間距離などによって相違し、特に限定さ
れないが、１〜100MHz程度の高周波で30〜100 ワット程
度の電力が好ましい。電極間の距離は２〜６cmが好まし
い。
【００４２】電極間に供給されるモノマーは、得ようと
するプラズマ重合膜の種類によって変化し、特に限定さ
れないが、例えば、エチレン、エタン、スチレン、テト
ラフルオロエチレン、アセチレン、キシレン等を用いる
ことができる。モノマーの流量も、モノマーの種類等に
よって変化し、例えばエチレンモノマーの場合（圧力10
0Pa 、50Ｗの条件では）、30〜60cm3(STP)／min が好ま
しい。
【００４３】プラズマ重合の時間については、得ようと
するプラズマ重合膜の膜厚によっても変化するが、膜厚
が15〜20nmのエチレンプラズマ重合膜である場合には、
数分〜10分が好ましい。
【００４４】上記において、パッケージ表面にプラズマ
重合による高分子薄膜39を被着した後、パッケージ表面
を水素ガス雰囲気に曝すと、耐水性が一層向上すること
が判明している。
【００４５】この場合、プラズマ重合膜の成膜後に、ベ
ルジャー53内に水素ガスを導入し、プラズマ重合膜が形
成されたパッケージを水素ガス雰囲気下に置く。当然の
ことながら、電極51−52間には、プラズマを発生させる
ための電圧印加はなされないと共に、モノマーの導入も
ない。
【００４６】このような水素ガスによるベルジャー内部
のパージ圧力は特に限定されないが、１〜10気圧が好ま
しい。また、水素ガスによるパージ時間も特に限定され
ないが、１分〜10時間が好ましい。
【００４７】このような水素ガスによる処理の結果、プ
ラズマ重合膜39の成膜後に大気中に取り出した際に残留
ラジカルの再結合による二重結合、または酸化による極
性基の発生を効果的に抑制できるものと考えられる。こ
れによって、プラズマ重合膜の水蒸気バリア性が水素パ
ージしないものに比較して向上することになる。
【００４８】次に、本実施例による上記したプラズマ重
合膜コーティングの半導体パッケージとその製造方法及
び製造装置を具体的な例について更に詳細に説明する。
【００４９】(1).プラズマ重合 プラズマ重合には図10の装置を用いた。13.56MHzの高周
波54を用いて平行平板型の電極51−52間で発生したプラ
ズマにより、エチレンモノマーを治具80上の樹脂封止半
導体パッケージ30上にラジカル重合させた。
【００５０】この場合、図11に示したように両面粘着テ
ープを貼り付けた円板治具80に、樹脂封止半導体パッケ
ージのリード17の半田付け面を粘着、固定し、プラズマ
重合装置内に図12〜図14に示すように固定した。そし
て、圧力１×102Pa 、供給電力50Ｗ、エチレン流量40cm
3/min の条件で３分間プラズマ重合を行った。パッケー
ジ表面に成膜されたプラズマ重合ポリエチレン薄膜の膜
厚は16nmであった。
【００５１】(2).プラズマ重合ポリエチレン膜の透湿率
の測定 透湿率（透水率）は、測定用のサンプルとして、上記し
たと同条件でガラス基板上に形成したプラズマ重合膜を
剥がし、Dr. Lyssy Ｌ80−4000により測定した。他の高
分子膜との透湿率を比較して下記の表１に示したが、本
発明に基づくプラズマ重合ポリエチレンは他の高分子に
比べて透湿率がはるかに低いことが分かる。また、プラ
ズマ重合膜は、水素処理によって更に透湿率が減少し
た。
【００５２】 ＊比較例１〜４はそれぞれ、ポリマーを溶融、固化させ
たもの。
【００５３】(3).プラズマ重合膜の膜厚による特性評価 上記した実施例１と同様の条件でプラズマ重合ポリエチ
レン膜を成膜するに際し、重合時間のコントロールによ
って重合膜の膜厚を種々変化させた。そして、上記と同
様にして透水率を測定したところ、下記の表２に示す結
果が得られた。このデータを図15にプロットした。
【００５４】また、この膜厚変化によって、上記の半導
体パッケージをプラズマ重合ポリエチレン膜のコーティ
ング後に治具から引き剥がしたときにリードに生じ得る
バリの量を判定し、結果を下記の表３及び図15に示し
た。
【００５５】
【００５６】表３（引き剥がし性） 引き剥がした場合のリードについたバリの量で判定 （◎ 優良、○ 良、× 不良）
【００５７】上記の結果から明らかなように、プラズマ
重合膜の膜厚が10nm以上であると、透水性が顕著に減少
し、耐湿性若しくは防湿性が著しく向上する。また、プ
ラズマ重合膜の膜厚は 500nmを超えると、リードの引き
剥がし性が極端に悪くなり、バリが増加する。この結果
から、コーティングを単にプラズマ重合で行うのではな
く、その重合膜の膜厚を本発明のように10〜500nm にし
なければ要求性能を満たさないことが分かる。
【００５８】(4).樹脂封止半導体パッケージの吸湿特性 樹脂封止半導体パッケージの85℃、85％RHにおける吸湿
率をプラズマ重合ポリエチレン（ＰＰＥ）により防湿コ
ーティングした場合（実施例１）と未処理の場合（比較
例５）との比較を図16に示す。
【００５９】赤外線による半田リフロー処理を行った場
合、パッケージクラックが生じる吸水率0.15重量％に達
するのに、未処理（コーティングなし）の場合は約４時
間であるのに対し、プラズマ重合ポリエチレン（ＰＰ
Ｅ）でコーティングした場合は35時間であり、８倍以上
に時間が伸びている。これは、アルミニウムの防湿包装
から半導体パッケージを取り出し、プリント基板に実装
する場合、赤外線による半田リフロー処理をするまでの
時間的余裕が８倍以上になり、短期的な信頼性が改善さ
れることを示す。
【００６０】また、1000時間後における吸湿率はプラズ
マ重合膜コーティングしたものはコーティングしないも
のに対し１／２程度になり、16nm程度の薄い膜でも十分
な防湿効果が得られた。未処理の場合、樹脂パッケージ
の飽和吸水率が0.45％に 500時間程度で達するが、防湿
コーティングした場合、この飽和吸水率に達する時間は
外挿により、105 時間程度になり、 200倍以上の時間を
要するようになり、長期的な吸水率の改善になる。
【００６１】(5).プラズマ重合ポリエチレン膜の耐熱性 プラズマ重合ポリエチレン膜の耐熱性をＴＧ−ＤＴＡ
（示差熱温度計）により測定したところ、融点は 282℃
であった。これは、赤外線による半田リフロー時のパッ
ケージ表面温度である 250℃前後を上回るので、リフロ
ー時の耐熱性が十分あることを示している。
【００６２】(6).短期的信頼性の改善（赤外線による半
田リフロー時のパッケージクラックの発生の防止） 85℃、85％RHにおいて10時間、樹脂パッケージを吸水さ
せた後、パッケージの表面温度が 250℃となる条件で赤
外線による半田リフロー処理を行った。その結果、未処
理の場合はすべてにパッケージクラックが発生したのに
対して、プラズマ重合膜による防湿コーティング処理を
した場合（実施例１）は、パッケージクラックの発生は
まったくなかった。これは、短期的信頼性の改善に効果
のあることを示す。
【００６３】(7).長期的信頼性の改善（高温高湿保存後
の動作試験） 下記の表４に、85℃、85％RHにおいて長時間保存を行っ
た後の動作試験結果を示す。プラズマ重合膜による防湿
コーティング処理をした場合（実施例１）は、2000時間
保存後に動作試験を行った結果、不良の発生はまったく
なかった。これは、長時間の放置における信頼性の改善
にも効果があることを示す。
【００６４】 ＊サンプル数24個中の不良品の個数を示す（他も同
じ）。
【００６５】次に、図10に示したプラズマ重合装置にお
いて、図17に示すように半導体パッケージ30等の被処理
物をＡ〜Ｌと12箇所にそれぞれ固定してプラズマ重合
し、重合膜の成膜性を評価した。プラズマ重合条件は上
述したものと同一とした。
【００６６】こうして各位置で得られたプラズマ重合膜
の成膜速度を下記の表５に示した。
【００６７】
【００６８】この結果は、被処理物をベルジャー53内に
おいて特にその天井部58、即ち位置Ａ及びＢにセットす
れば、成膜速度が比較的大きく、しかも成膜が安定に行
えること（膜厚の均一化）を示している。
【００６９】なお、位置ＦやＧは成膜速度は大きいが、
電極に近いために膜厚が不均一となる等、成膜性に悪影
響が生じる。また、位置Ｋでは、アブレーションによる
膜厚の減少が起こっていることが判明した。位置ＣやＦ
では、重合速度は大きいが、膜厚に勾配があるなど、不
均一性が大きかった。また、位置Ｈでは、成膜速度の点
では問題ないが、得られた重合膜の水蒸気バリア性が劣
る。
【００７０】上記のことから、位置Ａ及びＢ（更には、
同等の他の天井部の位置）が最適位置であるが、このよ
うに天井部に被処理物をセットすることの優位性は、図
11〜図14に示したように上記の天井部に取付け可能に設
けるパッケージの治具80が量産性等の点で有利なもので
あることを意味している。
【００７１】図18及び図19は、本発明をフラットパック
タイプのパッケージに適用した実施例を示すものであ
る。
【００７２】即ち、パッケージ30のアウターリード部17
が横方向にストレートに延ばされ、その端部17ａが半田
付けされる部分としてプラズマ重合膜39はコーティング
されず露出している。
【００７３】こうしたタイプのパッケージにプラズマ重
合による高分子薄膜39をコーティングするときには、図
19の如くに支持体80に凹部70を設け、上面に両面粘着剤
層81を設け、凹部70内にパッケージ30の一部を挿入し、
かつ、粘着剤層21にアウターリード部17を貼付け、この
状態でプラズマ重合装置内に上述したと同様にセットす
ることができる。
【００７４】図20及び図21は、半導体パッケージ30の支
持体（又は治具）80として、搬送可能なフィルム又はテ
ープを使用した本発明の他の実施例を示すものである。
【００７５】即ち、フィルム80上に多数のパッケージ30
を固定した状態で、ベルジャー53の天井部58の近傍に
て、フィルム20上のパッケージに対して上述したと同様
にプラズマ重合による高分子薄膜のコーティングを行
う。
【００７６】そして、１回分の処理が終了すると、矢印
72方向へフィルム80を所定長だけ搬送し、ベルジャー外
で処理ずみのパッケージを分離し、ベルジャー内のパッ
ケージには同様のプラズマ重合処理を行うことができ
る。
【００７７】従って、この例の場合、いわばテープキャ
リア方式と同様にフィルム80を間欠的に搬送しながら多
数のパッケージを連続処理することができる。但し、フ
ィルム20とベルジャー壁部との間には処理中はシール性
のある差動排気部71を設けることが望ましい。
【００７８】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【００７９】例えば、上述したプラズマ重合条件、重合
性モノマーの種類等は様々に変更してよく、処理される
半導体パッケージも２方向にリードのあるデュアル・イ
ン・ラインタイプのものとしてよい。パッケージの封止
樹脂についても種々採用できる。半導体パッケージは、
上述のワイヤボンディング方式のものだけでなく、ワイ
ヤレスタイプ等の他のボンディング方式にしてもよい。
【００８０】プラズマ発生のためには、上述したような
平行平板電極のみならず、その他の形状の電極、または
電極以外のプラズマ発生用のエネルギーを放出する手
段、例えば、レーザ発生装置等を用いてもよい。また、
モノマーガスは、上記した配管から必ずしも供給しなく
ても、例えばアノード51を供給管としても使用し、多数
の通気孔を設けてここからガスを供給する、いわばシャ
ワー電極として構成してもよい。
【００８１】また、上述した治具についても種々変形を
加えてよいし、その取付け若しくは配置方法も上述のも
のに限定されることはない。リードのマスキングについ
ては、上述した両面粘着剤による以外にも、図26に示し
た如きマスキング材を使用してよい。
【００８２】
【発明の作用効果】本発明は上述した如く、半導体パッ
ケージ表面に、耐湿性高分子薄膜をプラズマ重合法によ
り厚さ10〜500nm と極めて薄く被着したので、均一かつ
均質に高分子薄膜を被着することができる。このような
極薄の膜厚範囲はプラズマ重合法によってはじめて可能
になったのであるが、同時に、防湿膜としての要求性能
である防湿性又は耐湿性を保持してパッケージクラック
の防止及び半導体装置の動作の信頼性の向上を図りつ
つ、コーティング時に引き剥がしが容易になる等の取扱
い面での改善も実現できる。
【００８３】更に、プラズマ重合時のパッケージの位置
を真空室の天井位置とすることによって、成膜速度、均
一性ともに良好になり、膜厚の制御性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の断面
図（図２のＡ−Ａ線断面図）である。
【図２】同半導体装置の平面図である。
【図３】同半導体装置をプリント配線板にマウントする
ときの断面図である。
【図４】同半導体装置をプリント配線板にマウント（半
田付け）したときの断面図である。
【図５】同半導体装置の製造工程の一段階を示す断面図
である。
【図６】同半導体装置の製造工程の他の一段階を示す断
面図である。
【図７】同半導体装置の製造工程の他の一段階を示す断
面図である。
【図８】図７のＢ−Ｂ線断面図である。
【図９】リードを引き剥がしたときの図８と同様の断面
図である。
【図10】プラズマ重合装置の概略断面図である。
【図11】半導体パッケージの治具の平面図である。
【図12】同治具をベルジャー内に取付けた状態の図11の
一部分の拡大図である。
【図13】同取付け状態の具体例の拡大断面図である。
【図14】同治具を分離した状態の拡大断面図である。
【図15】プラズマ重合による高分子薄膜の膜厚による特
性変化を示すグラフである。
【図16】高温高湿条件下での時間による吸水率変化を比
較して示すグラフである。
【図17】プラズマ処理される被処理物の位置を種々にし
てプラズマ重合するときのプラズマ重合装置の断面図で
ある。
【図18】本発明の他の実施例による半導体装置の断面図
である。
【図19】同半導体装置の製造工程の一段階を示す断面図
である。
【図20】本発明の他の実施例によるプラズマ重合装置の
断面図である。
【図21】同プラズマ重合に使用する半導体パッケージ固
定用フィルムの平面図である。
【図22】従来考えられる半導体装置の断面図である。
【図23】同半導体装置の製造工程の一段階を示す断面図
である。
【図24】図23のＣ−Ｃ線断面図である。
【図25】リードを引き剥がしたときの図24と同様の断面
図である。
【図26】従来考えられる他の半導体装置の製造工程の一
段階を示す断面図である。
【符号の説明】
10、30・・・半導体装置又はパッケージ 11・・・半導体チップ 14・・・インナーリード部 16・・・ワイヤ 17・・・アウターリード部 17ａ・・・半田付けされるべき部分 18・・・封止樹脂 20・・・支持体 21、81・・・粘着剤層 23・・・バリ 39・・・プラズマ重合による高分子薄膜 40・・・プリント配線板 41・・・配線 42・・・半田 50・・・プラズマ重合装置 51・・・アノード 52・・・カソード 53・・・ベルジャー 54・・・電源 56・・・モノマーガス供給源 57・・・プラズマ発生空間 58・・・天井部 59・・・筒状体 60・・・真空ポンプ 66・・・キャリアガス供給源 80・・・治具

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止による半導体パッケージの表面
    に、プラズマ重合による耐湿性高分子薄膜が10〜500nm
    の厚さに被着されている半導体装置。
  2. 【請求項２】 アウターリード部の半田付けされるべき
    部分以外の表面に耐湿性高分子薄膜が被着されている、
    請求項１に記載した半導体装置。
  3. 【請求項３】 アウターリード部がガルフウィングタイ
    プに形成されている、請求項２に記載した半導体装置。
  4. 【請求項４】 樹脂封止による半導体パッケージのアウ
    ターリード部の一部分をマスキングした状態で前記半導
    体パッケージをプラズマ重合装置内にセットし、プラズ
    マ重合を行うことにより、前記一部分以外の前記半導体
    パッケージの表面に耐湿性高分子薄膜を10〜500nm の厚
    さに成長させる、請求項１〜３のいずれかに記載した半
    導体装置の製造方法。
  5. 【請求項５】 半導体パッケージをプラズマ重合装置の
    天井位置にセットする、請求項４に記載した製造方法。
  6. 【請求項６】 真空室内のプラズマ発生領域上の天井位
    置に、樹脂封止による半導体パッケージを固定する治具
    が配されている、請求項１〜３のいずれかに記載した半
    導体装置の製造装置。
JP5481493A 1993-02-19 1993-02-19 半導体装置、その製造方法及びその製造装置 Pending JPH06244316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5481493A JPH06244316A (ja) 1993-02-19 1993-02-19 半導体装置、その製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5481493A JPH06244316A (ja) 1993-02-19 1993-02-19 半導体装置、その製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
JPH06244316A true JPH06244316A (ja) 1994-09-02

Family

ID=12981176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5481493A Pending JPH06244316A (ja) 1993-02-19 1993-02-19 半導体装置、その製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JPH06244316A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2740906A1 (fr) * 1995-11-07 1997-05-09 Solaic Sa Module a circuit integre et procede de fabrication
DE10141808A1 (de) * 2001-08-27 2003-04-03 Infineon Technologies Ag Schutzanordnung für auf gedruckter Schaltungsplatte vorgesehene Halbleiterchips
US7340826B2 (en) 2001-03-26 2008-03-11 Infineon Technologies Ag Method for producing an electronic device connected to a printed circuit board
JPWO2006093293A1 (ja) * 2005-03-04 2008-08-07 株式会社村田製作所 セラミック多層基板及びその製造方法
JP2009038075A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 電子部品
KR101007900B1 (ko) * 2005-03-23 2011-01-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2013527973A (ja) * 2010-02-23 2013-07-04 センブラント リミテッド プラズマ重合ポリマーコーティング
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2740906A1 (fr) * 1995-11-07 1997-05-09 Solaic Sa Module a circuit integre et procede de fabrication
US7340826B2 (en) 2001-03-26 2008-03-11 Infineon Technologies Ag Method for producing an electronic device connected to a printed circuit board
DE10141808A1 (de) * 2001-08-27 2003-04-03 Infineon Technologies Ag Schutzanordnung für auf gedruckter Schaltungsplatte vorgesehene Halbleiterchips
JPWO2006093293A1 (ja) * 2005-03-04 2008-08-07 株式会社村田製作所 セラミック多層基板及びその製造方法
KR101007900B1 (ko) * 2005-03-23 2011-01-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009038075A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 電子部品
JP2013527973A (ja) * 2010-02-23 2013-07-04 センブラント リミテッド プラズマ重合ポリマーコーティング
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
US5057900A (en) Electronic device and a manufacturing method for the same
US5006220A (en) Electrode for use in the treatment of an object in a plasma
JP5545000B2 (ja) 半導体装置の製造方法
JP2004006794A (ja) 枚葉式ｃｖｄ装置及び方法
EP2649218A1 (en) Apparatus and method for depositing a layer onto a substrate
JPH06244316A (ja) 半導体装置、その製造方法及びその製造装置
KR20010108240A (ko) 구성부품의 제조 방법, 그의 이용, 공기 베어링 작업편 및진공 처리 챔버
JPH06101462B2 (ja) 過フッ化炭化水素ポリマ膜を基板に接着する方法および 基板
US6191492B1 (en) Electronic device including a densified region
JPS5827656B2 (ja) プラズマｃｖｄ装置
JPH07335732A (ja) 静電チャック、これを用いたプラズマ処理装置及びこの製造方法
JPH01200625A (ja) 半導体ウェーハ処理装置
JP3786465B2 (ja) 半導体装置及びその製造方法
JPH02228035A (ja) 真空処理装置
CN211555928U (zh) 一种制备csp器件的晶圆载板装置
JP3137532B2 (ja) プラズマｃｖｄ装置
JPH05152378A (ja) テープキヤリアパツケージ
JP2681167B2 (ja) 電子装置作製方法
JPH0270066A (ja) プラズマｃｖｄ装置
JP5429511B2 (ja) 表面被覆樹脂基体、その製造方法及びその製造装置
KR101559699B1 (ko) 플라즈마 표면처리를 이용한 led 패키지의 제조방법
WO2023011270A1 (zh) 一种聚合物膜层及其制备方法和led产品
JPH0276249A (ja) 電子装置およびその作製方法
JP2673526B2 (ja) エッチング装置
JPH01111397A (ja) フレキシブルプリント基板