KR101559699B1 - 플라즈마 표면처리를 이용한 led 패키지의 제조방법 - Google Patents

플라즈마 표면처리를 이용한 led 패키지의 제조방법 Download PDF

Info

Publication number
KR101559699B1
KR101559699B1 KR1020150064836A KR20150064836A KR101559699B1 KR 101559699 B1 KR101559699 B1 KR 101559699B1 KR 1020150064836 A KR1020150064836 A KR 1020150064836A KR 20150064836 A KR20150064836 A KR 20150064836A KR 101559699 B1 KR101559699 B1 KR 101559699B1
Authority
KR
South Korea
Prior art keywords
gas
polymer
plasma
supply unit
power
Prior art date
Application number
KR1020150064836A
Other languages
English (en)
Inventor
김명식
이용석
Original Assignee
빌트조명(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빌트조명(주) filed Critical 빌트조명(주)
Priority to KR1020150064836A priority Critical patent/KR101559699B1/ko
Application granted granted Critical
Publication of KR101559699B1 publication Critical patent/KR101559699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 플라즈마 표면처리를 이용한 LED 패키지의 제조방법에 관한 것이다. 본 발명은 리드 프레임 상에 폴리머계 다이 본더층이 형성된 적층체를 얻는 제1공정; 상기 폴리머계 다이 본더층의 표면을 플라즈마 처리하여 표면을 개질하는 제2공정; 및 상기 표면 개질된 폴리머계 다이 본더층 상에 LED 칩을 본딩하는 제3공정을 포함하는 LED 패키지의 제조방법을 제공한다. 본 발명에 따르면, 리드 프레임과 LED 칩의 다이 본딩을 진행함에 있어서, 리드 프레임과 LED 칩의 부착을 위한 다이 본더층의 표면이 플라즈마 처리에 의해 표면 개질되어 접착력 및 열전도율 등이 향상되고, 발광 효율이 개선될 수 있다.

Description

플라즈마 표면처리를 이용한 LED 패키지의 제조방법 {METHOD FOR MANUFACTURING LED PACKAGE USING PLASMA SURFACE TREATMENT}
본 발명은 플라즈마 표면처리를 이용한 LED 패키지의 제조방법에 관한 것으로, 보다 상세하게는 LED 패키지의 제조 시, 리드 프레임과 LED 칩의 다이 본딩 공정을 진행함에 있어서, 리드 프레임과 LED 칩의 부착을 위한 다이 본더(접착 재료)의 표면을 플라즈마 처리를 통해 표면 개질함으로써 접착력 및 열전도율 등을 향상시킬 수 있는 LED 패키지의 제조방법에 관한 것이다.
최근, 발광 다이오드(Light Emitting Diode ; 이하, "LED"라 한다)는 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 오염물질을 배출하지 않는 장점 등으로 인하여 수요가 폭발적으로 증가하고 있다. LED는 각종 표시장치에는 물론 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되고 있다.
일반적으로, LED를 포함하는 장치, 예를 들어 백색 LED 조명장치 등은 1개의 LED 장치 내에 복수 개의 LED 칩(또는 LED 다이(die))을 패키징(Packaging)을 통해 탑재해야만 한다. 이러한 LED 패키지(Package)의 제조는, 대부분의 경우 다이싱을 통해 분할된 LED 칩(= LED 다이)을 리드 프레임(Lead Frame) 상에 본딩(Bonding)하는 다이 본딩 공정(Die Bonding Process)을 포함한다. 상기 리드 프레임은 LED 패키지의 골격을 형성하며, 이는 주로 구리(Cu) 등의 금속계가 사용된다.
예를 들어, 대한민국 등록특허 제10-0969533호, 대한민국 등록특허 제10-0973928호, 대한민국 공개특허 제10-2012-0068555호, 대한민국 공개특허 제10-2013-0140097호 등에는 위와 관련한 기술이 제시되어 있다.
다이 본딩 공정은 LED 패키기의 제조 공정에서 LED 칩을 리드 프레임의 패키지 골격에 접착, 고정시키는 공정으로서, 이는 후속공정을 위해 중요하다. 다이 본딩 공정은 후속 공정에서 견딜 수 있는 충분한 강도의 접착력으로 LED 칩을 고정시키는 것과, 적절한 열전도 및 전기전도도를 부여함으로써 LED 칩에서 발생하는 열을 방열시키고 LED 칩 표면의 전하축척을 방지하여, 결국 발광효율을 증가시키는 데에 목적이 있다.
다이 본딩 공정은 다이 본더(Die Bonder)의 종류, 즉 다이 접착 재료(Die Attach Material)의 종류에 따라 크게 폴리머(Polymer)계 접착방법(통상, Clear Epoxy 공정), Au-Si 합금 접착방법(Eutectic Die Attach 공정) 및 실버 페이스트(Silver paste) 접착방법으로 나눌 수 있다.
실버 페이스트(Silver paste)를 이용한 접착방법은 다이 본더로서 은(Silver) 이외에 알루미나(Alumina)나 다이아몬드(Diamond)와 같은 필러(Filler)를 추가로 첨가하여 전기적 절연성과 동시에 열을 방출(Dissipation)시켜 LED 제품의 오동작(Malfunction)을 방지시킨다.
Au-Si 합금을 이용한 접착방법(Eutectic Die Attach 공정)은 밀폐(hermetic) 패키지에 많이 사용되며, 이는 다이 패드(die pad)에 LED 칩을 고정할 때 Au-Si 두 물질을 합금시켜 낮은 온도에서 녹아 용접되도록 한다. 공정 순서는 패키지가 가열되는 동안 캐비티(cavity) 위에 골드 프리폼(gold preform)을 올려놓고, 골드 프리폼(gold preform) 위에 LED 칩을 올려놓은 다음, 에너지를 가하면 LED 칩 뒷면의 Si 성분이 골드 프리폼(gold preform)으로 확산(diffuse)되면서 Au-Si 합금이 만들어지게 된다. 그리고 가열이 지속될수록 좀 더 많은 Si 입자가 골드 프리폼(gold preform)에 흡수되면서 합금율이 증가하게 되고, 정해진 합금율에 도달할 때까지 계속하게 된다. 통상, Au-Si 합금은 Si가 2.85% 정도이며 녹는점은 363℃ 이다. 이에 따라, 다이 본딩 시, Au-Si 합금의 녹는점 보다 높은 온도에서 진행하여야 한다. Si 원자들이골드 프리폼(gold preform) 쪽으로 계속 확산하여 어느 한계점에 다다르면 합금은 굳어지기 시작한다. 이때, 패키지를 냉각시켜 다이 본딩 공정을 마무리한다.
폴리머(Polymer)계 다이 본더를 이용한 접착방법(통상, Clear Epoxy 공정)은 다이 본더로서 에폭시(Epoxy)계나 폴리이미드(Polyimide)계 등의 접착 재료를 주로 사용한다. 일반적으로, 폴리머(Polymer)계 다이 본더를 이용한 다이 본딩 공정은 다이 본딩 장치를 통해 연속적으로 진행되며, 이는 세부적으로 리드 프레임의 다이 패드(Die pad) 상에 다이 본더를 도포하여 다이 본더층을 형성하는 도팅(Dotting) 공정과, 상기 다이 본더층 상에 LED 칩을 본딩하는 칩 본딩 공정을 포함한다. 이 공정은 리드 프레임의 다이 패드(Die pad)에 정확히 제어된 양 만큼 다이 본더(예, epoxy)를 바르고 웨이퍼에서 LED 칩을 가져와 접착시킨다. 웨이퍼 테이프에서 LED 칩을 떼어낼 때 'collet'로 알려진 로봇 암이 사용되며, 이는 다이 본딩될 부분에 정확하게 위치시켜 접착되도록 하는 기능을 한다.
다이 본더를 선택함에 있어서, 접착성과 전열저항계수(RθJC)를 고려한다면, 금속계인 리드 프레임과 LED 칩보다 열팽창계수가 적고 접착력이 우수한 실버 페이스트(Silver paste)나 Au-Si와 같은 합금계를 사용하는 것이 좋다. 그러나 실버 페이스트(Silver paste)나 Au-Si 합금계는 가격이 고가이며 공정비용도 많이 발생되어 반도체나 디스플레이 같은 고가장비 이외에는 활용하기가 어렵다. 특히, LED 조명장치 등에는 가격 경쟁력이 떨어져 활용하기 어렵다. 이에 따라, LED 조명장치 등을 포함하는 대부분의 LED 패키징 공정에서는 장치를 제조함에 있어서는 전도성이 좋은 은(Silver)이나 Au-Si 합금 등을 사용하지 않고 에폭시계 등의 폴리머(Polymer)계 다이 본더를 가장 많이 사용한다.
그러나 에폭시계 등의 폴리머(Polymer)계 다이 본더를 사용하는 경우, 접착력 및 열전도율이 낮은 문제점이 있다. 구체적으로는 다음과 같다.
(1) 다이 리프팅(Die Lifting) : LED 칩(= LED 다이)가 다이 패드(die pad)나 다이 캐비티(die cavity)로부터 떨어지는 현상으로, 이는 다이 패드(die pad), 다이 캐비티(die cavity), LED 칩 뒷면이 오염되거나 접착 면적이 부적절할 때 주로 발생한다.
(2) 다이 크래킹(Die Cracking) : LED 칩 상에 갈라진 틈이 발생하는 현상으로, 이는 접착 빈공간(die attach void) 발생, 접착 면적 부족 및 다이 본더의 두께가 충분하지 않을 때 주로 발생한다.
(3) 접착제 쇼팅(Adhesive Shorting) : 금속 배선과 다이 본더의 간섭으로 생기는 쇼트 현상으로, 이는 다이 본더의 점성이 부정확하거나 다이 본더의 낙하량을 잘못 조절할 때 주로 발생한다.
(4) 파워 누설(Power leakage) : LED 제품의 구동 시, 입력된 파워(Power)가 다이 본더를 경유할 때, 실제 입력된 파워(Power)값보다 낮은 파워(Power)가 LED 칩으로 전달되는 현상으로서, 이는 다이 본더의 높은 전열저항계수로 인해 발생된다. 즉, 입력된 파워(Power)는 LED 칩에서 방출되어 다이 본더를 통해 리드 프레임과 에폭시 몰드 컴파운드(Epoxy Mold Compound)를 경유하여 외부로 유출되는데, 이때 은(Ag)이나 합금의 경우 전열저항계수(RθJC)는 약 1.5℃/Watt 이하로서 낮으나, 폴리머계 다이 본더의 전열저항계수(RθJC)는 약 2.5℃/Watt까지 올라갈 수 있기 때문에 불필요한 파워(Power) 유출을 초래하게 된다. 이러한 파워 누설(Power leakage)은 발광 효율을 낮추는 원인이 된다.
위와 같이, 폴리머계 다이 본더를 이용한 본딩은 은(Ag)이나 합금에 비해 가격이나 공정에서는 유리하나, 접착력 및 열전도율이 낮은 문제점이 있다. 또한, 리드 프레임으로서 구리(Cu) 재질을 사용하는 경우, 열팽창계수(CTE) 차이에 의해 휨이 발생하여, 예를 들어 LED 칩이 한쪽 방향으로 쏠리는 현상이 발생하는 문제점도 있다. 특히, 폴리머계 다이 본더는 상기한 바와 같이 높은 전열저항계수(RθJC)를 가짐으로 인하여 파워 누설(Power leakage)을 초래하고, 이는 결국 LED 제품의 발광 효율을 떨어뜨린다.
대한민국 등록특허 제10-0969533호 대한민국 등록특허 제10-0973928호 대한민국 공개특허 제10-2012-0068555호 대한민국 공개특허 제10-2013-0140097호
이에, 본 발명은 개선된 LED 패키지의 제조방법을 제공하는 데에 목적이 있다. 구체적으로, 본 발명은 LED 패키지의 제조 시, 리드 프레임과 LED 칩의 다이 본딩 공정을 진행함에 있어서, 리드 프레임과 LED 칩의 부착을 위한 다이 본더의 표면을 플라즈마 처리를 통해 표면 개질함으로써 접착력 및 열전도율 등을 향상시킬 수 있는 LED 패키지의 제조방법을 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은,
리드 프레임 상에 폴리머계 다이 본더층이 형성된 적층체를 얻는 제1공정;
상기 폴리머계 다이 본더층의 표면을 플라즈마 처리하여 표면을 개질하는 제2공정; 및
상기 표면 개질된 폴리머계 다이 본더층 상에 LED 칩을 본딩하는 제3공정을 포함하는 LED 패키지의 제조방법을 제공한다.
본 발명의 바람직한 실시 형태에 따라서,
상기 제2공정은,
챔버와,
상기 챔버 내에 설치된 전극과,
상기 챔버 내에 설치되고, 상기 적층체를 지지하는 홀더와,
교류 전원을 인가하는 전원 공급부와,
상기 챔버 내에 가스를 주입하는 가스 공급부를 포함하는 플라즈마 처리기를 이용하되,
상기 챔버 내에 플라즈마 발생 가스와 표면 개질 가스를 주입하는 가스 주입 단계와,
상기 전원 공급부를 통해 교류 전원을 인가하는 전원 인가 단계를 포함한다.
이때, 상기 표면 개질 가스는 불소 함유 가스를 포함하고, 상기 전원 인가 단계에서는 12 MHz 내지 15MHz 주파수의 교류 전원을 20분 내지 40분 동안 인가하는 것이 바람직하다.
또한, 상기 플라즈마 처리기는 상기 전극으로서 애노드와 캐소드를 포함하되, 상기 애노드와 캐소드는 상기 홀더 상에 지지된 적층체를 기준으로 서로 대칭하여 설치된 것이 바람직하다. 아울러, 상기 불소 함유 가스는, 예를 들어 사불화탄소(CF4)를 포함할 수 있다.
본 발명에 따르면, 리드 프레임과 LED 칩의 다이 본딩을 진행함에 있어서, 리드 프레임과 LED 칩의 부착을 위한 다이 본더층의 표면이 플라즈마 처리에 의해 표면 개질되어 접착력 및 열전도율 등이 향상되고, 발광 효율이 개선되는 효과를 갖는다.
도 1은 본 발명에 따른 LED 패키지의 제조 공정도를 예시한 것이다.
도 2는 본 발명에 사용될 수 있는 플라즈마 처리기의 일례를 보인 개략적인 단면 구성도이다.
도 3은 본 발명의 실시 형태에 따라 에폭시 다이 본더의 플라즈마 처리에 의한 표면 개질 특성을 보인 공정도 및 사진이다.
도 4는 본 발명의 실시예에 따라 제조된 시편의 접착력 테스트 결과를 보인 그래프이다.
도 5는 본 발명의 실시예에 따라 제조된 시편의 시간 경과에 따른 전류 값 측정 결과를 보인 그래프이다.
본 명세서에서 사용되는 용어 "및/또는"은 전후에 나열한 구성요소들 중에서 적어도 하나 이상을 포함하는 의미로 사용된다. 본 명세서에서 사용되는 용어 "하나 이상"은 하나 또는 둘 이상을 의미한다.
본 명세서에서 "제1", "제2", "제3", "일측" 및 "타측" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되며, 각 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
본 명세서에서 사용되는 용어 "상에 형성", "상부(상측)에 형성", "하부(하측)에 형성", "상에 설치", "상부(상측)에 설치" 및 "하부(하측)에 설치" 등은, 당해 구성요소들이 직접 접하여 적층 형성(설치)되는 것만을 의미하는 것은 아니고, 당해 구성요소들 간의 사이에 다른 구성요소가 더 형성(설치)되어 있는 의미를 포함한다. 예를 들어, "상에 형성(설치)된다"라는 것은, 제1구성요소 위에 제2구성요소가 직접 접하여 형성(설치)되는 의미는 물론, 상기 제1구성요소와 제2구성요소의 사이에 제3구성요소가 더 형성(설치)될 수 있는 의미를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 첨부된 도면은 본 발명의 예시적인 실시 형태를 도시한 것으로, 이는 단지 본 발명의 이해를 돕도록 하기 위해 제공된다. 첨부된 도면에서, 각 층 및 영역을 명확하게 표현하기 위해 두께는 확대하여 나타낸 것일 수 있고, 도면에 표시된 두께, 크기 및/또는 비율 등에 의해 본 발명의 범위가 제한되는 것은 아니다.
도 1은 본 발명에 따른 LED 패키지의 제조 공정도를 예시한 것이다.
본 발명은 리드 프레임(Lead frame) 상에 폴리머계 다이 본더층(Die bonder layer)이 형성된 적층체를 얻는 제1공정과, 상기 폴리머계 다이 본더층의 표면을 플라즈마(Plasma) 처리하여 표면을 개질하는 제2공정과, 상기 표면 개질된 폴리머계 다이 본더층 상에 LED 칩(= LED 다이)을 본딩하는 제3공정을 포함한다. 각 공정의 예시적인 실시 형태를 설명하면 다음과 같다.
제1공정
먼저, 리드 프레임(Lead frame) 상에 폴리머계 다이 본더(Die bonder)를 도포하여, 리드 프레임(L, 도 2 참조)의 적어도 일면에 다이 본더층(B, 도 2 참조)이 형성된 적층체(LB, 도 2 참조)를 얻는다.(제1공정) 이러한 제1공정은 특별히 제한되지 않으며, 이는 예를 들어 통상적인 다이 본딩 장치에서 진행되는 도팅(Dotting) 공정을 통해 진행될 수 있다.
상기 리드 프레임(L)은 특별히 제한되지 않으며, 이는 예를 들어 통상과 같은 재질 및 형상을 가질 수 있다. 상기 리드 프레임(L)은 금속계 재질로서, 이는 예를 들어 구리(Cu) 또는 이의 합금 등으로부터 선택될 수 있다. 또한, 상기 리드 프레임(L)은 플라스틱을 베이스 기판으로 하되, 이러한 베이스 기판에 구리(Cu) 등의 금속이 도금되어 구성될 수 있다. 아울러, 상기 리드 프레임(L)의 일면에는 통상과 같이 다이 패드(Die pad)가 형성될 수 있다.
상기 폴리머계 다이 본더는 접착성의 폴리머를 포함하는 것이면 특별히 제한되지 않는다. 폴리머계 다이 본더는, 예를 들어 에폭시(Epoxy)계, 폴리이미드(Polyimide)계 및/또는 실리콘계 등의 폴리머를 포함할 수 있다. 상기 폴리머계 다이 본더는, 구체적인 예를 들어 에폭시 수지, 폴리이미드, 실리콘 수지 및 이들의 혼합물로부터 선택된 하나 이상을 포함할 수 있다. 또한, 상기 폴리머계 다이 본더는 위와 같은 폴리머 이외에 열전도성 및/또는 전기전도성 등을 위한 필러(filler)를 더 포함할 수 있다. 상기 필러는, 예를 들어 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 실리콘(Si) 및 이들의 산화물 등으로부터 선택될 수 있으나, 이들에 의해 한정되는 것은 아니다. 하나의 예시에서, 상기 폴리머계 다이 본더는, 은(Ag)의 함유량이 약 50중량% 내지 80중량%인 실버-에폭시(Ag-Epoxy)나 실버-폴리이미드(Ag-Polyimide) 등으로부터 선택될 수 있다.
제2공정
다음으로, 상기 적층체(LB)의 표면을 플라즈마 처리를 통해 표면 개질한다. 구체적으로, 상기 제1공정을 통하여, 리드 프레임(L) 상에 폴리머계 다이 본더층(B)을 형성한 다음, 적어도 상기 폴리머계 다이 본더층(B)의 표면을 플라즈마(Plasma) 처리하여 표면을 재질한다.(제2공정)
플라즈마는 수만도 정도의 온도와 109 ~ 1010 /㎤의 밀도를 갖는 저온 글로우 방전 플라즈마와, 수천만도 이상의 온도와 1013 ~ 1014 /㎤ 의 밀도를 갖는 초고온 핵융합 플라즈마로 크게 구별할 수 있다. 이 중 공업적으로 이용이 활발한 플라즈마는 저온 글로우 방전 플라즈마로서, 이는 반도체 공정에서 플라즈마 식각(plasma etch) 및 증착 (PECVD : Plasma Enhanced Chemical Vapor Deposition), 금속이나 고분자의 표면처리, 신물질의 합성 등에서 이용되고 있으며, 공정의 미세화, 저온화의 필요성 때문에 플라즈마 공정은 다양한 산업분야에 활용되어지고 있다.
본 발명에 따르면, 위와 같은 플라즈마의 표면처리 기술을 응용하여, LED 패키징에 사용되어지는 폴리머계 다이 본더의 표면 개질에 의해, 금속-고분자-LED 칩 간의 접착력 향상과, 폴리머계 다이 본더의 전열저항계수(RθJC) 값이 개선된다.
일반적으로, 폴리머계 다이 본더는 소수성을 가지는데, 본 발명에 따르면 소수성보다는 친수성으로 개질되는 경우, 고분자-반도체 간, 즉 폴리머계 다이 본더와 LED 칩 간에 접착력이 개선됨을 있었다. 즉, 본 발명에 따르면, 플라즈마 처리에 의해, 상기 폴리머계 다이 본더가 소수성에서 친수성으로 표면 개질되어, 폴리머계 다이 본더와 LED 칩 간에 인위적인 결합에너지가 증폭되어 이종물질간의 접합 성능이 향상된다. 또한, 플라즈마 처리에 의해, 폴리머계 다이 본더의 전열저항계수(RθJC)가 낮아져 열전도율이 향상된다.
본 제2공정은 상기 적층체의 표면 중에서, 적어도 상기 폴리머계 다이 본더층의 표면을 플라즈마 처리를 통해 개질할 수 있으면 특별히 제한되지 않는다. 플라즈마 처리는 상압 또는 진공에서 진행될 수 있다.
일반적으로, 플라즈마를 방전(발생)시키기 위한 가스의 이온화에 필요한 에너지원으로는 DC 전원과 고주파 교류 전원이 사용되어진다. 이때, 교류 전원의 고주파는 주파수대별로 저주파수(Low frequency)(100 KHz이하), RF 주파수(대략 13.56 MHz), 마이크로웨이브 주파수(Microwave frequency)(대략 2.45 GHz)로 나눌 수 있다.
또한, DC 전원을 사용하는 경우, 캐소드(Cathode)가 전기를 통하지 못하는 부도체일 때, 캐소드(Cathode)에서 이온에게 전자를 제공하지 못하기 때문에 이온이 캐소드(Cathode) 표면에 쌓이게 된다. 이온이 많이 쌓이면 캐소드(Cathode) 표면은 양전위를 띠게 되어, 이온은 더 이상 오지 못하게 되고, 플라즈마 내부의 전기적 평형 상태가 깨지게 되어 수 초 내에 플라즈마가 없어지게 된다. 그러나 교류 전원을 사용하는 경우, 전극에 부착된 부도체 표면에 주기적으로 양전위를 가해주게 되어 표면에 쌓이는 이온을 떨어뜨리게 할 수 있다. 이에, DC전원이 아닌 교류 전원을 이용하여 표면처리를 진행하는 것이 좋다.
바람직하게는, 본 제2공정은 교류 전원을 사용하되, 예를 들어 12 MHz 이상의 고주파수를 인가하여 진행하는 것이 좋다. 구체적으로, 본 제2공정은 플라즈마 처리기(100)를 이용하되, 상기 플라즈마 처리기(100)의 챔버(chamber)(10) 내에 플라즈마 발생 가스와 표면 개질 가스를 주입하는 가스 주입 단계와, 전원 공급부를 통해 고주파수의 교류 전원을 인가하는 전원 인가 단계를 포함할 수 있다. 이를 도 2를 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 예시적인 실시 형태에 따라서, 본 발명의 제2공정에서 사용될 수 있는 플라즈마 처리기(100)의 일례를 보인 개략적인 단면 구성도이다.
도 2를 참조하면, 플라즈마 처리기(100)는 밀폐 가능한 챔버(10)와, 상기 챔버(10) 내에 설치된 전극(21)(22)과, 적층체(LB)를 지지하는 홀더(holder)(30)와, 전원을 인가하는 전원 공급부(40)와, 상기 챔버(10) 내에 가스를 주입하는 가스 공급부(51)(52)를 포함한다.
상기 홀더(30)는 챔버(10) 내에 설치되어, 리드 프레임(L)과 상기 리드 프레임(L) 상에 형성된 다이 본더층(B)을 포함하는 적층체(LB)를 지지한다. 상기 전극(21)(22)은 애노드(Anode)(21)와 캐소드(Cathode)(22)를 포함한다. 또한, 플라즈마 처리기(100)는 고주파의 노이즈(noise)를 차단시킬 수 있는 실드(Shield)60)를 포함할 수 있다. 이때, 도 2에 도시한 바와 같이, 상기 실드(60)는 홀더(30)의 외측에 형성된다.
상기 가스 공급부(51)(52)를 통해 챔버(10) 내부로 가스가 유입된다. 이러한 가스 공급부(51)(52)를 통해 플라즈마 발생 가스(플라즈마 발생원)와 표면 개질 가스가 주입된다. 상기 가스 공급부(51)(52)는 제1가스 공급부(51)와 제2가스 공급부(52)를 포함할 수 있다. 이때, 상기 제1가스 공급부(51)를 통해 플라즈마 발생 가스(플라즈마 발생원)가 주입되고, 상기 제2가스 공급부(52)를 통해 표면 개질 가스가 주입될 수 있다.
상기 플라즈마 발생 가스는, 특별히 제한되지 않으며, 이는 플라즈마 여기 가스와 불활성 가스를 포함할 수 있다. 하나의 예시에서, 상기 플라즈마 발생 가스는 산소(O2)와 아르곤(Ar)을 포함할 있다. 이때, 상기 플라즈마 발생 가스는 산소(O2)와 아르곤(Ar)을 1 : 0.2 ~ 10의 유량비로 주입될 수 있다. 일례를 들어, 산소(O2) 10 sccm과 아르곤(Ar) 20 sccm을 주입시킬 수 있다.
또한, 상기 표면 개질 가스는 다이 본더층(B)의 표면 개질을 촉진할 목적으로 주입된다. 즉, 상기 플라즈마 발생 가스(O2와 Ar)에 의해 플라즈마가 발생되어 표면 개질이 진행되지만, 상기 제2가스 공급부(52)를 통해 표면 개질 가스를 더 주입하는 경우, 다이 본더층(B)의 표면 개질이 촉진되고, 이는 특히 다이 본더층(B)의 효과적인 친수성화를 도모할 수 있다. 이때, 상기 표면 개질 가스는 불소 함유 가스로부터 선택된다.
본 발명에서, 상기 불소 함유 가스는 분자 내에 하나 이상의 불소(F) 원자를 가지는 것이면 제한되지 않는다. 상기 불소 함유 가스는, 예를 들어 사불화탄소(CF4)를 유용하게 사용할 수 있다. 이러한 불소 함유 가스(예, CF4)는 플라즈마 발생 가스(O2와 Ar)의 에너지원에 의해 이온화되어, F- 이온을 발생시키며, 발생된 F- 이온은 다이 본더층(B)의 친수성기 도입을 촉진한다. 이에 따라, 상기 다이 본더층(B)이 예를 들어 에폭시계 폴리머를 포함한 경우, 위와 같은 표면 개질에 의해 상기 다이 본더층(B)의 표면에는 예를 들어 -OH, -COOH 및 -F 등으로부터 선택된 하나 이상의 친수성기가 도입, 형성된다.
또한, 상기 애노드(21)를 통해 교류 전원이 인가될 수 있다. 상기 전원 공급부(40)는 애노드(21) 및/또는 캐소드(22)에 전기적으로 연결되어, 애노드(21)와 캐소드(22)의 사이에 고주파 전계를 형성시킬 수 있다. 상기 전원 공급부(40)는, 예를 들어 홀더(30)의 하측에서 설치될 수 있다. 상기 전원 공급부(40)는, 하나의 예시에서 홀더(30)의 하측에 설치된 마그넷(Magnet)(42)을 포함할 수 있다. 상기 애노드(21)와 캐소드(22)의 설치 위치는 제한되지 않는다. 상기 애노드(21)와 캐소드(22)은, 예를 들어 홀더(30)에 설치될 수 있다.
바람직한 실시 형태에 따라서, 상기 애노드(21)와 캐소드(22)는 대칭적 구조(symmetric structure)를 갖는 것이 바람직하다. 구체적으로, 상기 애노드(21)와 캐소드(22)는 상기 홀더(30) 상에 지지된 적층체(LB)를 기준으로 서로 대칭하여 설치된 것이 바람직하다. 하나의 예시에서, 챔버(10) 내부의 일측(도 2에서 좌측)에는 애노드(21)가 설치되고, 챔버(10) 내부의 타측(도 2에서 우측)에는 캐소드(22)가 대향하여 설치되어, 상기 애노드(21)와 캐소드(22)의 중앙에는 적층체(LB)가 위치되게 할 수 있다.
위와 같이, 애노드(21)와 캐소드(22)를 대칭적 구조로 설치하여 플라즈마 처리하는 경우, 유입된 플라즈마 발생 가스(O2와 Ar)와 불소 함유 가스(예, CF4)가 적층체(LB) 상에 고르게 분산되고, 발생된 플라즈마 에너지는 애노드(21)와 캐소드(22)의 중앙 부분, 즉 적층체(LB) 상에 위치하여 표면 개질 특성이 개선된다.
또한, 상기 플라즈마 처리 시, 교류 전원이 인가되는데, 이때 12 MHz 이상의 고주파수를 인가하여 진행하는 것이 좋다. 바람직한 실시 형태에 따라서, 12 MHz 내지 15MHz 주파수의 교류 전원을 인가하는 것이 좋다. 이때, 다이 본더의 종류에 따라 다를 수 있지만, 교류 전원의 주파수가 12 MHz 미만인 경우, 표면 개질능(접착력 및 열전도율 개선)이 미미할 수 있고, 15MHz를 초과하는 경우 과잉 주파수에 따른 상승효과가 그다지 크지 않다. 아울러, 상기 주파수 범위에서 20분 내지 50분 동안 교류 전원을 인가하는 것이 바람직하다. 이때, 주파수 범위 및 다이 본더의 종류에 따라 다를 수 있지만, 교류 전원 인가 시간이 20분 미만인 경우, 표면 개질능(접착력 및 열전도율 개선)이 미미할 수 있고, 50분을 초과하는 경우 표면 개질능이 감소하는 경향이 발생될 수 있다. 하나의 구현예에 따라서, 에폭시계 다이 본더를 사용하는 경우, 12 MHz 내지 15MHz 주파수의 교류 전원을 25분 내지 40동안 인가하는 것이 바람직하다. 이는 하기의 실시예를 통해 확인될 수 있다.
제3공정
다음으로, 상기 표면 개질을 진행한 적층체(LB) 상에 LED 칩(= LED 다이)을 본딩한다. 구체적으로, 상기 제2공정을 통하여, 표면 개질된 폴리머계 다이 본더층 상에 LED 칩(= LED 다이)을 본딩한다.(제3공정) 이러한 제3공정은 특별히 제한되지 않으며, 이는 예를 들어 통상적인 다이 본딩 장치에서 진행되는 본딩 공정을 통해 진행될 수 있다.
이상에서 설명한 본 발명에 따르면, 플라즈마 처리를 통한 표면 개질에 의해 접착력이 향상된다. 도 3은 플라즈마 처리 전과 처리 후의 표면 SEM 사진(에폭시 다이 본딩층의 표면 확대 사진)과, 플라즈마 처리에 따른 표면 개질 특성을 보인 공정도이다. 도 3을 참조하면, 플라즈마 처리한 경우, 폴리머계(에폭시) 다이 본딩층의 표면은 소수성에서 친수성으로 개질되면서, 표면 에너지의 증대로 접착력이 증가될 수 있다. 따라서 본 발명에 따르면, 전술한 바와 같이, 다이 본더층(B)의 표면이 소수성에서 친수성으로 개질되어, 고분자-반도체(에폭시 수지-LED 칩)간에 인위적인 결합에너지가 증폭됨으로써 이종물질간의 접합 성능이 향상된다. 또한, 열전도율이 향상된다. 아울러, 접착력 및 열전도율이 향상되어 발광 효율이 개선될 수 있다.
이하, 본 발명의 실시예 및 비교예를 예시한다. 하기의 실시예는 본 발명의 이해를 돕기 위해 예시적으로 제공되는 것일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 또한, 하기의 비교예는 종래 기술을 의미하는 것이 아니며, 이는 단지 실시예와 비교를 위해 제공된다.
[실시예]
먼저, 구리(Cu) 재질의 리드 프레임 상에 도팅 공정을 통해 다이 본더로서 에폭시계 다이 본더를 도포, 경화시킨 적층체를 얻었다. 이때, 에폭시계 다이 본더로는 에폭시 수지에 은(Ag)이 함유된 제품(Ablestik Ablebond841-LMISR4)으로서 점도 8,000 cps(@25℃)인 것을 사용하였다.
다음으로, 상기 적층체를 플라즈마 처리기의 챔버 내에 장입시킨 다음, 챔버 안에 플라즈마 발생원으로 산소(O2)와 아르곤(Ar) 가스를 주입시켰다. 또한, 이와 함께 소수성 표면 개질을 위한 표면 개질 가스(불소 함유 가스)로서 CF4 가스를 주입시켰다. 이때 챔버의 압력은 플라즈마 발생을 위한 최소의 상압상태를 유지시키기 위해 약 0.2 torr로 유지시켰으며, 산소(O2)와 아르곤(Ar) 가스는 1 : 2 비율로 각각 10 sccm과 20 sccm을 주입시켰다. 그리고 소수성 표면 개질을 위한 CF4 가스는 순도 99.999%의 고순도 제품을 사용하였으며, 이는 챔버 내에 5 sccm로 주입시켰다. 플라즈마 처리기의 대략적인 구조는 도 2에 예시한 바와 같으며, 애노드(Anode)와 캐소드(Cathode)를 대칭적 구조로 배치하고 교류 전원을 인가하였다.
이때, 교류 전원의 주파수는 13.56 MHz로 고정하고, 각 실시예에 따라 플라즈마 방전 시간(전원 인가 시간)을 0분 ~ 40분까지 5분 간격으로 방전시켜 표면 개질을 진행하였다. 이후, 표면 개질된 다이 본더 상에 LED 칩을 통상과 같이 본딩하였다.
위와 같이 제조된 각 시편에 대하여, LED 칩 간의 접착력 테스트를 진행하였다. 접착력 테스트는 Die shear Force를 이용하여 접착된 LED 칩에 shear strength를 가하여 측정하였다. 그 결과를 첨부된 도 4에 그래프로 나타내었다.
또한, 각 시편에 대하여, 초기 전원값 DC 6V, 250 mA를 인가하여, 시간이 경과함에 따른 감소되는 전류 값을 측정하였다. 그 결과를 첨부된 도 5에 그래프로 나타내었다. 이때, 도 5의 그래프에서, 실시예는 13.56 MHz의 주파수로 30분 동안 플라즈마 처리를 진행한 시편의 결과이고, 비교예는 플라즈마 처리를 진행하지 않은 시편의 결과이다.
도 4에 나타난 바와 같이, 플라즈마 처리를 진행한 경우 접착력(die shear force)가 향상됨을 알 수 있다. 또한, 접착력은 플라즈마 방전 시간(교류 전원 인가 시간)에 따라 달라짐을 수 있다. 즉, 5분 ~ 30분 구간에서는 점점 증가하다가 30분에서 가장 높게 평가되고, 이후 30분 ~ 40분 구간에서는 감소하는 경향을 보임을 알 수 있다.
따라서, 플라즈마 방전 시간(교류 전원 인가 시간)은 접착력 개선에 중요한 인자로 작용함을 알 수 있으며, 13.56 MHz의 주파수에서는 20분 내지 40분에서 약 20kgf 이상으로서 양호한 접착력을 가짐을 알 수 있다. 특히, 25분 내지 35분에서 약 25kgf 이상으로서 우수한 접착력을 가지며, 30분 동안 진행한 경우에 약 30kgf로서 가장 높은 접착력을 가짐을 알 수 있다.
또한, 도 5에 나타난 바와 같이, 플라즈마 처리를 진행한 실시예가 시간이 경과함에 따라 전류감소치가 적음을 알 수 있다. 이는 상대적으로 발광 효율의 감소가 적게 나타남을 의미한다.
10 : 챔버 21, 22 : 전극
30 : 홀더 40 : 전원 공급부
51, 52 : 가스 공급부 60 : 실드
L : 리드 프레임 B : 다이 본더층
LB : 적층체

Claims (6)

  1. 리드 프레임 상에 폴리머계 다이 본더층이 형성된 적층체를 얻는 제1공정;
    상기 폴리머계 다이 본더층의 표면을 플라즈마 처리하여 표면을 개질하는 제2공정; 및
    상기 표면 개질된 폴리머계 다이 본더층 상에 LED 칩을 본딩하는 제3공정을 포함하고,
    상기 제2공정은,
    챔버와,
    상기 챔버 내에 설치된 전극과,
    상기 챔버 내에 설치되고, 상기 적층체를 지지하는 홀더와,
    교류 전원을 인가하는 전원 공급부와,
    상기 챔버 내에 가스를 주입하는 가스 공급부를 포함하는 플라즈마 처리기를 이용하되,
    상기 챔버 내에 플라즈마 발생 가스와 표면 개질 가스를 주입하는 가스 주입 단계와,
    상기 전원 공급부를 통해 교류 전원을 인가하는 전원 인가 단계를 포함하고,
    상기 표면 개질 가스는 불소 함유 가스를 포함하며,
    상기 전원 인가 단계는 12 MHz 내지 15MHz 주파수의 교류 전원을 20분 내지 40분 동안 인가하는 것을 특징으로 하는 LED 패키지의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 플라즈마 처리기는 상기 전극으로서 애노드와 캐소드를 포함하되,
    상기 애노드와 캐소드는 상기 홀더 상에 지지된 적층체를 기준으로 서로 대칭하여 설치된 것을 특징으로 하는 LED 패키지의 제조방법.
  4. 제1항에 있어서,
    상기 가스 공급부는 제1가스 공급부와 제2가스 공급부를 포함하고,
    상기 제1가스 공급부를 통해 산소(O2)와 아르곤(Ar)을 1 : 02 ~ 10의 유량비로 주입하고,
    상기 제2가스 공급부를 통해 불소 함유 가스를 주입하는 것을 특징으로 하는 LED 패키지의 제조방법.
  5. 제1항에 있어서,
    상기 폴리머계 다이 본더층은 에폭시 수지, 폴리이미드 및 실리콘 수지로부터 선택된 하나 이상의 폴리머를 포함하고,
    상기 폴리머계 다이 본더층은 표면 개질에 의해 -OH, -COOH 및 -F으로부터 선택된 하나 이상의 친수성기가 도입되는 것을 특징으로 하는 LED 패키지의 제조방법.
  6. 제1항 및 제3항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 불소 함유 가스는 사불화탄소(CF4)를 포함하는 것을 특징으로 하는 LED 패키지의 제조방법.
KR1020150064836A 2015-05-08 2015-05-08 플라즈마 표면처리를 이용한 led 패키지의 제조방법 KR101559699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150064836A KR101559699B1 (ko) 2015-05-08 2015-05-08 플라즈마 표면처리를 이용한 led 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150064836A KR101559699B1 (ko) 2015-05-08 2015-05-08 플라즈마 표면처리를 이용한 led 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR101559699B1 true KR101559699B1 (ko) 2015-10-13

Family

ID=54348471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150064836A KR101559699B1 (ko) 2015-05-08 2015-05-08 플라즈마 표면처리를 이용한 led 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101559699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797492B (zh) * 2017-03-02 2023-04-01 奧地利商Ev集團E塔那有限公司 用於接合晶片之方法及裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059482A (ja) * 2005-08-22 2007-03-08 Matsushita Electric Works Ltd 発光装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059482A (ja) * 2005-08-22 2007-03-08 Matsushita Electric Works Ltd 発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797492B (zh) * 2017-03-02 2023-04-01 奧地利商Ev集團E塔那有限公司 用於接合晶片之方法及裝置

Similar Documents

Publication Publication Date Title
JP5545000B2 (ja) 半導体装置の製造方法
US8110906B2 (en) Semiconductor device including isolation layer
EP2402298B1 (en) Method of fabricating a ceramic-metal junction
US20180184538A1 (en) Method for Producing an Electronic Module Assembly and Electronic Module Assembly
US9960099B2 (en) Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US9303327B2 (en) Electric component with an electrophoretically deposited film
US20110291153A1 (en) Chip submount, chip package, and fabrication method thereof
CN102422410A (zh) 升降销及包括所述升降销的晶片处理装置
US9728484B2 (en) Power module package and method for manufacturing the same
US10229870B2 (en) Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
US20210104485A1 (en) Thermally conductive molding compound structure for heat dissipation in semiconductor packages
JP2019009270A (ja) 基板固定装置
Liu et al. Novel large-area attachment for high-temperature power electronics module application
US10141199B2 (en) Selecting a substrate to be soldered to a carrier
KR101559699B1 (ko) 플라즈마 표면처리를 이용한 led 패키지의 제조방법
JP2014150203A (ja) パワーモジュール、およびパワーモジュールの製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
KR101887290B1 (ko) 접합 구조 및 전자부재 접합 구조체
US9355984B2 (en) Electronic device and method for fabricating an electronic device
JP2004119696A (ja) ボンディング方法、ボンディングステージ、及び電子部品実装装置
KR101113438B1 (ko) 반도체 칩의 실장 방법
CN111599693B (zh) 一种键合方法
KR102074508B1 (ko) 엘이디 금속 기판
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181205

Year of fee payment: 4