KR102074508B1 - 엘이디 금속 기판 - Google Patents

엘이디 금속 기판 Download PDF

Info

Publication number
KR102074508B1
KR102074508B1 KR1020190075210A KR20190075210A KR102074508B1 KR 102074508 B1 KR102074508 B1 KR 102074508B1 KR 1020190075210 A KR1020190075210 A KR 1020190075210A KR 20190075210 A KR20190075210 A KR 20190075210A KR 102074508 B1 KR102074508 B1 KR 102074508B1
Authority
KR
South Korea
Prior art keywords
layer
adhesive layer
led
metal substrate
adhesive
Prior art date
Application number
KR1020190075210A
Other languages
English (en)
Inventor
전현정
권태원
Original Assignee
주식회사 제이티엔유
전현정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 제이티엔유, 전현정 filed Critical 주식회사 제이티엔유
Priority to KR1020190075210A priority Critical patent/KR102074508B1/ko
Application granted granted Critical
Publication of KR102074508B1 publication Critical patent/KR102074508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 수직형 LED를 위하여 사용되는 엘이디 금속 기판을 개시하며, 상기 금속 기판은 Mo, Mo 합금, MoCu 및 MoCu 합금 중 어느 하나로 형성되는 코어층; 상기 코어층의 상부면에 형성되는 제1 접착층; 상기 제1 접착층의 상부면에 형성되는 Cu 재질의 제1 전도층; 상기 제1 전도층의 상부면에 형성되는 제2 접착층; 상기 제2 접착층의 상부면에 형성되는 Au 재질의 제1 캡핑층; 상기 코어층의 하부면에 형성되는 제3 접착층; 상기 제3 접착층의 하부면에 형성되는 상기 Cu 재질의 제2 전도층; 상기 제2 전도층의 하부면에 형성되는 제4 접착층; 및 상기 제4 접착층의 하부면에 형성되는 상기 Au 재질의 제2 캡핑층;을 포함함을 특징으로 포함함을 특징으로 한다.

Description

엘이디 금속 기판{METAL SUBSTRATE FOR LED}
본 발명은 엘이디(LED) 금속 기판에 관한 것으로서, 보다 상세하게는 수직형 LED를 위하여 사용되는 엘이디 금속 기판에 관한 것이다.
최근, 일반 및 특수 조명, 자동차, UV LED 등 다양한 분야에서 고출력 LED 소자의 이용이 이루어지고 있다. LED의 출력을 높이기 위해서는 LED 소자에 높은 전력을 인가해야 한다. 그러나, LED 소자는 전력을 높이 인가할수록 발열량이 높아져 출력 효율이 떨어지는 특성을 가지며, 발생된 열을 방출하지 못하면 발열에 의해 수명이 저하된다.
최근, LED 기판은 LED 소자에서 발생하는 열을 배출하기 위해 방열 기판을 부착하거나, LED 기판의 바닥에 열전도 특성이 좋은 재료를 사용하여 LED 소자에서 발생하는 열을 외부로 방출하거나 또는 LED 소자에 전원을 공급하는 금속 재질의 리드프레임의 형태를 변형시키는 등 다양한 방식으로 방열 구조를 갖도록 연구 개발되고 있다.
방열 기판으로 실리콘 기판이 이용될 수 있다. 실리콘 기판은 사파이어 웨이퍼와 유사한 두께를 갖는다. 그러므로, 실리콘 기판은 방열 기판으로 이용하는 경우 칩의 두께를 맞추기 위하여 LED 제조 공정 장비에 대한 많은 툴(Tool)의 개조 또는 신규 툴의 적용이 필요하다.
또한, 실리콘 기판은 LED 제조 공정 이후 칩의 두께를 맞추기 위하여 폴리싱(Polishing)되어야 한다. 이 과정에서, 실리콘 기판은 스트레스를 받거나 파손(Broken)될 수 있다.
수직형 LED(Vertical LED)는 효율적인 방열 구조를 가져야 하는데, 상기한 수율 문제로 인하여 제조 단가가 상승하기 때문에 시장이 확대되기 어려운 점이 있다.
본 발명은 LED의 발열된 열을 효율적으로 방출할 수 있고, 제조 과정에서 높은 수율을 확보할 수 있으며, 일반 제조 공정 장비의 큰 변경없이 제조할 수 있는 엘이디 금속 기판을 제공함을 목적으로 한다.
본 발명은 금속 기판을 수직형 LED의 방열 기판으로 적용하고, 금속 기판을 수직형 LED에서 외부로 리드되는 전극으로 이용하며, 넓은 면적의 금속 기판이 전극으로 이용됨으로써 전류 확산 효율을 개선하고, 와이어 본딩 패드 형성에 필요한 공정을 절감하며, 전극 형성에 필요한 설계 면적을 감소시킴으로써 LED의 유효 발광 면적을 더 확보함을 다른 목적으로 한다.
본 발명의 엘이디 금속 기판은, Mo, MO 합금, MoCu 및 MoCu 합금 중 어느 하나로 형성되는 코어층; 상기 코어층의 상부면에 형성되는 제1 접착층; 상기 제1 접착층의 상부면에 형성되는 Cu 재질의 제1 전도층; 상기 제1 전도층의 상부면에 형성되는 제2 접착층; 상기 제2 접착층의 상부면에 형성되는 Au 재질의 제1 캡핑층; 상기 코어층의 하부면에 형성되는 제3 접착층; 상기 제3 접착층의 하부면에 형성되는 상기 Cu 재질의 제2 전도층; 상기 제2 전도층의 하부면에 형성되는 제4 접착층; 및 상기 제4 접착층의 하부면에 형성되는 상기 Au 재질의 제2 캡핑층;을 포함함을 특징으로 한다.
또한, 본 발명의 엘이디 금속 기판은 상기 제1 캡핑층의 상부면에 형성되는 제1 Al층; 및 상기 제2 캡핑층의 하부면에 형성되는 제2 Al층;을 더 포함할 수 있다.
본 발명의 엘이디 금속 기판은 실리콘 기판과 대비하여 스트레스가 감소되고 쉽게 파손(Broken)이 발생하지 않는 이점이 있다.
그리고, 본 발명의 엘이디 금속 기판은 얇은 두께로 제작될 수 있으며, 일반 제조 공정의 장비를 일부 조정함으로써 이용할 수 있어서 공정 셋업 시간을 절감할 수 있는 이점이 있다.
그리고, 본 발명의 엘이디 금속 기판은 수직형 LED(Vertical LED)에 대한 효율적인 방열 구조를 제공할 수 있고, 개선된 수율로 인하여 제조 단가를 절감할 수 있어서 수직형 LED의 상품성을 개선할 수 있는 이점이 있다.
그리고, 본 발명의 금속 기판을 수직형 LED에 적용하는 경우, 금속 기판을 수직형 LED에서 외부로 리드되는 전극으로 이용하며, 넓은 면적의 금속 기판이 전극으로 이용됨으로써 전류 확산 효율을 개선하고, 와이어 본딩 패드 형성에 필요한 공정을 절감하며, 전극 형성에 필요한 설계 면적을 감소시킴으로써 LED의 유효 발광 면적을 더 확보할 수 있다.
결과적으로, 본 발명의 금속 기판은 수직형 LED에 사용됨으로써 수직형 LED의 신뢰성과 광효율 개선을 도모할 수 있는 이점이 있다.
도 1은 본 발명의 엘이디 금속 기판의 바람직한 실시예를 나타내는 단면도.
도 2는 본 발명의 엘이디 금속 기판의 다른 실시예를 나타내는 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명의 엘이디 금속 기판은 도 1과 같이, 코어층(10) 제1 접착층 및 제3 접착층(20, 21), 제1 전도층 및 제2 전도층(30, 32), 제2 접착층 및 제4 접착층(40, 42), 및 제1 캡핑층 및 제2 캡핑층(50, 52)를 포함한다. 그리고, 제1 접착층 및 제3 접착층(20, 21) 각각은 Ti 박막(22, 23) 및 Cu 박막(23, 25)을 포함한다.
보다 구체적으로, Ti 박막(22), Cu 박막(24), 제1 전도층(30), 제2 접착층(40) 및 제1 캡핑층(50)이 코어층(10)의 상부면에 순차적으로 적층된다. 그리고, Ti 박막(23), Cu 박막(25), 제2 전도층(32), 제4 접착층(42) 및 제2 캡핑층(52)이 코어층(10)의 하부면에 순차적으로 적층된다.
이하, 도 1의 엘이디 금속 기판의 각 층의 구성을 보다 상세하게 설명한다.
먼저, 코어층(10)은 몰리브덴(Mo), MO 합금, 몰리브덴-구리(MoCu) 및 MoCu 합금 중 어느 하나로 형성된다.
Mo는 열전도도가 우수한 특성을 가지므로 방열용 코어층으로 사용하기 적합한 특성을 갖는다. 또한, MoCu도 높은 밀도와 경도, 우수한 열전도도 및 전기전도도를 가지므로 방열용 코어층으로 사용하기에 적합한 특성을 갖는다.
MO, Mo 합금, MoCu 및 MoCu 합금 중 중 어느 하나로 형성되는 코어층(10)은 물질 자체의 특성에 의하여 표면이 쉽게 산화되는 단점을 갖는다.
이를 해소하기 위하여 코어층(10)은 제1 접착층(20) 및 제3 접착층(22)을 형성하기 전 상부면 및 하부면에 대한 습식 클리닝과 고주파(RF) 클리닝을 수행한다.
습식 클리닝은 알칼리(Alkali) 수세와 전해 탈지에 의해 클리닝함으로써 표면의 분순물을 제거하고 접착성을 향상시키기 위한 것이다.
이를 위하여, 습식 클리닝은 탈지액에 의해 코어층(10)의 상부면과 하부면의 알카리 성분을 탈지하는 제1 공정과 탈지된 코어층(10)의 상부면과 하부면을 산으로 활성화시키는 제2 공정을 포함한다.
여기에서, 제1 공정은 코어층(10)을 탈지액에 10분 내지 15분 침지시켜서 알칼리를 탈지하고, 그 후 1분 내지 5분간 전해 탈지하도록 구성된다. 그리고, 제2 공정은 탈지된 코어층(10)을 염산이나 황산상 또는 이들의 혼합 용액과 같은 산으로 표면을 활성화 시키도록 구성된다.
그리고, 고주파 클리닝은 습식 클리닝으로 완전히 제거되지 않은 코어층(10)의 표면 이물질을 제거함으로써 표면 손상을 방지하고 접착성을 향상시키기 위한 것이다.
이를 위하여, 고주파 클리닝은 코어층(10)을 건식 식각 챔버에 투입하고, 진공 상태에서 질소 및 산소 가스를 이용하여 플라즈마를 발생시키고, 상기한 플라즈마에 의하여 코어층의 상부면과 하부면을 클리닝하도록 구성된다.
그리고, 제1 접착층(20)은 코어층(10)의 상부면에 형성되며, 제3 접착층(22)은 코어층(10)의 하부면에 형성된다.
도금이나 증착을 통해 구리와 같은 전도성 금속 박막을 금속 재질의 코어층(10)의 표면에 형성하는 경우, 금속 박막과 코어층(10) 간의 접착력을 제공하기 위한 접착층이 필요하다. 제1 접착층(20)은 코어층(10)과 제1 전도층(30) 간의 접착력을 제공하기 위해서 구성된 것이고, 제3 접착층(22)은 코어층(10)과 제2 전도층(32) 간의 접착력을 제공하기 위해서 구성된 것이다.
제1 접착층(20)은 Ti 박막(22) 및 Cu 박막(23)을 포함하며, 제2 접착층(22)은 Ti 박막(23) 및 Cu 박막(25)을 포함한다.
Ti 박막들(22, 23) 각각은 티타늄(Ti) 또는 Ti 합금 재질로 형성될 수 있으며, 도금 또는 증착으로 0.01㎛ 내지 0.25㎛의 두께로 형성될 수 있다. 여기에서, 증착은 E-beam 또는 스퍼터링 등을 포함한다.
그리고, Cu 박막들(23, 25)은 구리(Cu) 또는 Cu 합금 재질로 형성될 수 있으며, 도금 또는 증착으로 0.1㎛ 내지 0.5㎛의 두께로 형성될 수 있다. 여기에서, 증착은 E-beam 또는 스퍼터링 등을 포함한다.
상기한 제1 접착층(20)은 금속 박막인 제1 전도층(30)과 코어층(10)의 상부면 간의 개선된 접착력을 제공하고, 제2 접착층(22)은 금속 박막인 제2 전도층(32)과 코어층(10)의 하부면 간의 개선된 접착력을 제공한다.
그리고, 제1 전도층(30)과 제2 전도층(32)은 MO 또는 MoCu보다 우수한 열 전도율을 가지는 Cu 또는 Cu 합금을 재질로 형성될 수 있으며, 각각 2.0㎛ 내지 7.5㎛의 두께를 갖도록 형성될 수 있다.
먼저, 제1 전도층(30)과 제2 전도층(32)은 코어층(10)의 Mo 또는 MoCu보다 우수한 열전도율을 가지는 Cu 또는 Cu 합금 재질로 형성되므로 코어층(10)의 열전도율을 개선시키는 역할을 한다.
한편, 코어층(10)은 Mo 소재 자체의 특성적 문제 즉 Mo 파우더(Mo Powder) 자체에 포함되어 있는 수분으로 인한 산화가 발생하는 문제 및 Mo 파우더가 수분과 결합하여 이상 성장하는 문제를 갖는다.
제1 전도층(30)과 제2 전도층(32) 각각은 도금 또는 증착으로 코어층(10)의 상부면 또는 하부면에 형성됨으로써 코어층(10)의 산화와 이상 성장을 방지하는 인캡슐레이어층(Encapsulation Layer)으로 작용한다.
제1 전도층(30)은 제1 접착층(20)이 제공하는 접착력에 의해서 코어층(10)의 상부면에 들뜸이나 박리없이 안정적으로 밀착될 수 있고, 제2 전도층(32)은 제3 접착층(22)이 제공하는 접착력에 의해서 코어층(10)의 하부면에 들뜸이나 박리없이 안정적으로 밀착될 수 있다.
그리고, 제2 접착층(40)과 제4 접착층(42)은 공정 본딩(Eutectic Bonding)을 위한 공정 본딩 접착층으로 이해될 수 있다.
제2 접착층(40)에 의해 제1 캡핑층(50)과 LED 기판(100)의 AuSn의 공정 본딩을 위한 접착력이 제공될 수 있다. 그리고, 제4 접착층(42)에 의해 제2 캡핑층(52)과 지지 기판(200)의 AuSn의 공정 본딩을 위한 접착력이 제공될 수 있다.
제2 접착층(40)과 제4 접착층(42) 각각은 Ni, NiP, NiB 중 선택된 하나를 재질로 사용할 수 있으며, 0.05㎛ 내지 4㎛의 두께로 형성될 수 있다.
보다 구체적으로, 제2 및 제4 접착층(40, 42) 각각은 도 1에 구체적으로 도시하지 않았으나 스트라이크 접착층과 공정 본딩 접착층을 포함할 수 있다. 스트라이크 접착층과 공정 본딩 접착층은 제1 전도층(30)의 상부면 또는 제2 전도층(32)의 하부면에 순차적으로 형성된 것으로 이해될 수 있다.
먼저, 스트라이크 접착층은 제1 전도층(30)의 상부면 또는 제2 전도층(32)의 하부면에 각각 Ni, NiP, NiB 중 선택된 하나를 스트라이크 플레이팅(Strike Plating)함에 의해 형성될 수 있다.
예시적으로 Ni, NiP 등 만으로 제1 전도층(30)의 상부면에 제2 접착층(40)을 형성하거나 제2 전도층(32)의 하부면에 제4 접착층(42)을 형성하는 경우, 스트라이크 접착층은 표면이 매끄럽지 않고 울퉁불퉁하게 형성되는 것을 방지하기 위한 것이다.
공정 본딩 접착층은 스트라이크 플레이팅에 의해 형성된 상기한 스트라이크 접착층 상에 Ni, NiP, NiB 중 선택된 하나로 형성되며 제1 캡핑층(50) 또는 제2 캡핑층(52)의 후술하는 공정 본딩(Eutectic bonding)을 위한 접착력을 제공하기 위한 것이다.
공정 본딩 접착층은 스트라이크 접착층의 상부에 Ni, NiP, NiB 중 선택된 하나가 고르게 성장하여 스무드(Smooth)한 평면을 갖도록 형성될 수 있다.
상기와 같이 스트라이크 접착층과 공정 본딩 접착층은 동일 또는 상이한 재질로 형성될 수 있다.
그리고, 제1 캡핑층(50)은 제2 접착층(40)의 상부에 형성되고, 제2 캡핑층(52)은 제4 접착층(42)의 상부에 형성된다.
제1 캡핑층(50)은 제2 접착층(40) 표면의 산화를 방지하기 위한 것이며, 제2 캡핑층(52)은 제4 접착층(42) 표면의 산화를 방지하기 위한 것이다. 제1 캡핑층(50)과 제2 캡핑층(52) 각각은 Au를 재질로 도금 또는 증착에 의해 0.005㎛ 내지 0.3㎛의 두께로 형성될 수 있다.
제1 캡핑층(50)은 공정 본딩(Eutectic bonding)에 의하여 본 발명의 실시예에 따른 도 1의 금속 기판과 LED 기판(100)을 접착하기 위하여 이용된다. 그리고, 제2 캡핑층(52)은 공정 본딩에 의하여 본 발명의 실시예에 따른 도 1의 금속 기판과 지지 기판(200)을 접착하기 위하여 이용된다.
여기에서, LED 기판(100)은 LED 소자가 형성된 기판으로 이해될 수 있으며, 지지 기판(200)은 LED 기판(100)에 본 발명의 실시예에 따른 도 1의 금속 기판을 접착시키기 위하여 일시적으로 이용되는 기판으로 이해될 수 있다.
LED 기판(100)과 도 1의 다층의 금속 기판은 제2 접착층(40)과 제1 캡핑층(50) 및 LED 기판(100)의 접착층(도시되지 않음)의 공정 본딩(Eutectic bonding)에 의해 접착된다.
공정 본딩(Eutectic bonding)은 열 공정에 의해 진행되며, 상기한 메탈 기판과 LED 기판(100)의 경우, 제2 접착층(40), 제1 캡핑층(50) 및 LED 기판(100)의 접착층이 열 공정에 의해 융합되며, 결과적으로 본딩층인 AuSn층이 형성되고, 도 1의 금속 기판이 LED 기판(100)에 접착된다. 여기에서, 제2 접착층(40)의 소재인 Ni, NiP, NiB는 AuSn에 의한 공정 본딩력을 향상시킨다.
그리고, 제2 캡핑층(52)에 대한 지지 기판(200)의 접착도 상기한 메탈 기판과 LED 기판(100)의 공정 본딩과 같은 방법으로 이루어질 수 있다.
한편, 본 발명의 엘이디 금속 기판은 도 2와 같이 디퓨전 레이어(Diffusion Layer)로 작용하는 Al층을 더 포함하도록 구성될 수 있다.
도 2에 실시된 엘이디 금속 기판은 코어층(10), 제1 및 제3 접착층(20, 22), 제1 및 제2 전도층(30, 32), 제2 및 제4 접착층(40, 42), 제1 및 제2 캡핑층(50, 52), 및 제1 및 제2 Al층(60, 62)을 포함한다. 이 중, 코어층(10), 제1 및 제2 Cu층(30, 32), 및 제1 및 제2 캡핑층(50, 52)은 도 1의 실시예와 동일하므로 이에 대한 중복 설명은 생략한다.
도 2의 실시예어서, 제1 접착층(20) 및 제3 접착층(22)은 Ni, NiP 및 NiB 중 선택된 하나로 형성될 수 있다.
상기한 제1 접착층(20) 및 제3 접착층(22)은 도금 또는 증착으로 0.001㎛ 내지 0.1㎛의 두께로 각각 형성될 수 있다.
제1 접착층(20) 및 제3 접착층(22)은 도금의 경우 스트라이크 플레이팅(Strike Plating)에 의해 형성됨이 바람직하고 증착의 경우 이-빔(E-beam) 또는 스퍼터링 증착에 의해 형성됨이 바람직하다.
보다 구체적으로, 제1 및 제3 접착층(20, 22) 각각은 도 2에 구체적으로 도시하지 않았으나 스트라이크 접착층과 공정 본딩 접착층을 포함할 수 있다. 스트라이크 접착층과 공정 본딩 접착층은 코어층(10)의 상부면 또는 하부면에 순차적으로 형성된 것으로 이해될 수 있다.
먼저, 스트라이크 접착층은 코어층(10)의 상부면 또는 하부면에 각각 Ni, NiP, NiB 중 선택된 하나를 스트라이크 플레이팅(Strike Plating)함에 의해 형성될 수 있다.
예시적으로 Ni, NiP 등 만으로 코어층(10)의 상부면에 제2 접착층(40)을 형성하거나 코어층(10)의 하부면에 제4 접착층(42)을 형성하는 경우, 스트라이크 접착층은 표면이 매끄럽지 않고 울퉁불퉁하게 형성되는 것을 방지하기 위한 것이다.
공정 본딩 접착층은 스트라이크 플레이팅에 의해 형성된 상기한 스트라이크 접착층 상에 Ni, NiP, NiB 중 선택된 하나로 형성되며 제1 전도층(30) 또는 제2 전도층(32)에 접착력을 제공하기 위한 것이다.
상기와 같이 스트라이크 접착층과 공정 본딩 접착층은 동일 또는 상이한 재질로 형성될 수 있다.
또한, 도 2의 실시예에서, 제2 및 제4 접착층(40, 42) 각각은 도 1의 제2 및 제4 접착층(40, 42)과 동일하게 구성될 수 있으나 스트라이크 접착층은 선택적으로 구성될 수 있다. 도 2의 제2 및 제4 접착층(40, 42)은 도 1의 제2 및 제4 접착층(40, 42)의 설명에 의해 이해될 수 있으므로 중복 설명은 생략한다.
또한, 도 2의 실시예에서, 제1 Al층(60)은 제1 Au층(50)의 상부면에 형성되고, 제2 Al층(62)은 제2 Au층의 하부면에 형성된다.
상기한 제1 Al층(60) 및 제2 Al층(62) 각각은 Al 및 Al 합금 중 선택된 하나로 형성될 수 있으며, 도금 또는 증착으로 형성될 수 있고, 0.005㎛ 내지 0.3㎛의 두께로 형성될 수 있다.
제1 Al층(60) 및 제2 Al층(62)은 열특성 향상을 위한 디퓨젼 레이어로 작용하며, 제1 Al층(60)은 LED 기판(100)과 본딩되고, 제2 Al층(62)은 지지 기판(200)과 본딩된다.
도 2의 실시예가 LED 기판(100)과 공정 본딩되는 경우, LED 기판(100)의 AuSn, 본 발명의 실시예에 따른 제1 Au층(50)의 Au, 제1 Al층(60)의 Al이 모두 융합(Melt)되어 한 개의 레이어를 형성함으로써 도 2의 금속 기판은 LED 기판(100)에 본딩된다.
도 2의 실시예는 공정 본딩에 의해 형성되는 레이어에 Al이 포함됨으로써 열전도율 및 방열 특성이 향상될 수 있다. 즉, 도 2의 실시예로 구성되는 금속 기판은 LED 기판(100)에 대한 양호한 방열 특성을 보장할 수 있고, 그 결과, LED 소자의 신뢰성을 향상 및 특성 향상에 기여할 수 있다.
또한, 도 2의 실시예에서 제2 Al층(62)에 대한 지지 기판(200)의 접착도 상기한 금속 기판과 LED 기판(100)의 공정 본딩과 같은 방법으로 이루어질 수 있다.
본 발명은 도 1 및 도 2와 같이 실시됨에 의해 방열 기판으로 이용할 수 있는 금속 기판을 제공할 수 있다.
본 발명의 금속 기판은 실리콘 기판과 대비하여 스트레스가 감소되고 쉽게 파손(Broken)이 발생하지 않는 이점이 있다.
그리고, 본 발명의 금속 기판은 90㎛ 내지 120㎛의 두께를 갖도록 제작될 수 있으므로 실리콘 기판과 같이 폴리싱 공정이 불필요하고 일반 제조 공정 장비의 척 등의 일부 조정으로 공정을 진행할 수 있다. 그러므로, 본 발명의 금속 기판은 공정 셋업(set-up) 시간을 절감할 수 있는 이점을 갖는다.
또한, 본 발명의 금속 기판은 수직형 LED(Vertical LED)에 대한 효율적인 방열 구조를 제공할 수 있고, 개선된 수율로 인하여 제조 단가를 절감할 수 있어서 수직형 LED의 상품성을 개선할 수 있는 이점을 갖는다.
한편, 본 발명의 금속 기판은 수직형 LED의 외부로 리드되는 전극과 컨택되도록 구성되도록 실시될 수 있다. 이 경우, 금속 기판이 수직형 LED의 하나의 전극으로 이용될 수 있다.
보다 구체적으로, 금속 기판은 수직형 LED(도시되지 않음)에서 리드되는 전극과 도 1 및 도 2의 실시예의 제1 Au층(50) 또는 제1 Al층(60) 쪽에 접착되는 LED 기판(100)을 통하여 전기적으로 컨택될 수 있다. 이때, LED 기판(100)을 통하여 전기적으로 컨택되는 방법은 금속 기판이 LED 기판(100)의 비아 홀(Via Hole)을 통하여 전극과 전기적으로 컨택되는 방법 또는 금속 기판이 LED 기판(100) 상에 라우팅된 패턴과 본딩되는 방법 등으로 다양하게 구현될 수 있다. 상기한 방법들은 본 발명의 기술적 사상을 이해한 자라면 용이하게 실시할 수 있으므로 구체적인 도시는 생략한다.
상기와 같이 금속 기판이 전극으로 이용됨에 따라서, 본 발명의 금속 기판은 넓은 면적을 가짐에 따라 개선된 전류 확산 효율을 제공할 수 있다.
또한, 본 발명은 금속 기판이 하나의 전극으로 이용됨에 의해 수직형 LED에 와이어 본딩 패드를 형성하는 공정을 절감할 수 있고, 전극 형성에 필요한 수직형 LED의 설계 면적을 감소시킴으로써 LED의 유효 발광 면적을 더 확보할 수 있다.
따라서, 본 발명은 금속 기판을 수직형 LED의 전극으로 이용할 수 있어서 수직형 LED의 신뢰성과 광효율 개선을 도모할 수 있는 이점이 있다.

Claims (14)

  1. Mo, Mo 합금, MoCu 및 MoCu 합금 중 어느 하나로 형성되는 코어층;
    상기 코어층의 상부면에 형성되는 제1 접착층;
    상기 제1 접착층의 상부면에 형성되는 Cu 재질의 제1 전도층;
    상기 제1 전도층의 상부면에 형성되는 제2 접착층;
    상기 제2 접착층의 상부면에 형성되는 Au 재질의 제1 캡핑층;
    상기 코어층의 하부면에 형성되는 제3 접착층;
    상기 제3 접착층의 하부면에 형성되는 상기 Cu 재질의 제2 전도층;
    상기 제2 전도층의 하부면에 형성되는 제4 접착층; 및
    상기 제4 접착층의 하부면에 형성되는 상기 Au 재질의 제2 캡핑층;을 포함하며,
    상기 제1 접착층 및 상기 제3 접착층 각각은,
    상기 코어층의 표면에 증착되는 Ti 또는 Ti 합금으로 형성되는 Ti 박막; 및
    상기 Ti 박막의 표면에 증착되는 상기 Cu 또는 Cu 합금으로 형성되는 Cu 박막;을 포함함을 특징으로 하는 엘이디 금속 기판.
  2. 제1 항에 있어서,
    상기 코어층은 상기 제1 접착층 및 상기 제3 접착층을 형성하기 전 상부면 및 하부면에 대한 습식 클리닝과 고주파(RF) 클리닝되고,
    상기 습식 클리닝은 탈지액에 의해 상기 코어층의 상부면과 하부면의 알카리 성분을 탈지하는 제1 공정과 탈지된 상기 코어층의 상부면과 하부면을 산으로 활성화시키는 제2 공정을 포함하고, 그리고,
    상기 고주파 클리닝은 진공 상태에서 질소 및 산소 가스를 이용하고 플라즈마를 발생시켜서 상기 코어층의 상부면과 하부면을 클리닝하는 엘이디 금속 기판.
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 전도층 및 상기 제2 전도층은 상기 코어층보다 높은 열전도율을 가지며 상기 코어층에 포함된 수분에 대한 인캡슐레이션층으로 작용하며, 도금 또는 증착으로 2.0㎛ 내지 7.5㎛의 두께로 각각 형성되는 엘이디 금속 기판.
  6. 제1 항에 있어서,
    상기 제2 접착층 및 상기 제4 접착층은 공정 본딩(Eutectic bonding)을 위한 접착력을 제공하는 엘이디 금속 기판.
  7. 제6 항에 있어서,
    상기 제2 접착층 및 상기 제4 접착층은 각각 Ni, NiP, NiB 중 선택된 하나로 형성되는 엘이디 금속 기판.
  8. 제6 항에 있어서,
    상기 제2 접착층 및 상기 제4 접착층은 0.05㎛ 내지 4.0㎛의 두께로 각각 형성되는 엘이디 금속 기판.
  9. 제1 항에 있어서,
    상기 제1 캡핑층 및 상기 제2 캡핑층은 상기 Au 재질의 도금 또는 증착으로 0.005㎛ 내지 0.3㎛의 두께로 각각 형성되는 엘이디 금속 기판.
  10. Mo, Mo 합금, MoCu 및 MoCu 합금 중 어느 하나로 형성되는 코어층;
    상기 코어층의 상부면에 형성되는 제1 접착층;
    상기 제1 접착층의 상부면에 형성되는 Cu 재질의 제1 전도층;
    상기 제1 전도층의 상부면에 형성되는 제2 접착층;
    상기 제2 접착층의 상부면에 형성되는 Au 재질의 제1 캡핑층;
    상기 제1 캡핑층의 상부면에 형성되는 제1 Al층;
    상기 코어층의 하부면에 형성되는 제3 접착층;
    상기 제3 접착층의 하부면에 형성되는 상기 Cu 재질의 제2 전도층;
    상기 제2 전도층의 하부면에 형성되는 제4 접착층;
    상기 제4 접착층의 하부면에 형성되는 상기 Au 재질의 제2 캡핑층; 및
    상기 제2 캡핑층의 하부면에 형성되는 제2 Al층;을 포함하고,
    상기 제1 Al층 및 상기 제2 Al층은 Al 및 Al 합금 중 선택된 하나로 형성되는 엘이디 금속 기판.
  11. 제10 항에 있어서,
    상기 제1 Al층 및 상기 제2 Al층은 도금 또는 증착으로 0.005㎛ 내지 0.3㎛의 두께로 각각 형성되는 엘이디 금속 기판.
  12. 제10 항에 있어서,
    상기 제2 Al층에 공정 본딩(Eutectic bonding)에 의해 접합되는 지지 기판을 더 포함하는 엘이디 금속 기판.
  13. 제10 항에 있어서,
    상기 제1 Al층은 공정 본딩(Eutectic bonding)에 의하여 LED 기판이 접착되는 엘이디 금속 기판.
  14. 제13 항에 있어서,
    상기 LED 기판을 통하여 수직형 LED에서 리드되는 전극과 전기적으로 컨택되는 엘이디 금속 기판.
KR1020190075210A 2019-06-24 2019-06-24 엘이디 금속 기판 KR102074508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190075210A KR102074508B1 (ko) 2019-06-24 2019-06-24 엘이디 금속 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190075210A KR102074508B1 (ko) 2019-06-24 2019-06-24 엘이디 금속 기판

Publications (1)

Publication Number Publication Date
KR102074508B1 true KR102074508B1 (ko) 2020-02-06

Family

ID=69569245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190075210A KR102074508B1 (ko) 2019-06-24 2019-06-24 엘이디 금속 기판

Country Status (1)

Country Link
KR (1) KR102074508B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001452A (ko) * 2011-06-27 2013-01-04 주식회사 코스텍시스 기판 및 이를 이용한 반도체소자 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001452A (ko) * 2011-06-27 2013-01-04 주식회사 코스텍시스 기판 및 이를 이용한 반도체소자 패키지

Similar Documents

Publication Publication Date Title
TWI431798B (zh) 具有導電性金屬基板之發光二極體
TWI244228B (en) Light emitting device and manufacture method thereof
US8692281B2 (en) Light emitting diode submount with high thermal conductivity for high power operation
JP4020977B2 (ja) 光放射デバイスの製造方法
KR100959079B1 (ko) 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의 제조방법
US8381964B2 (en) Tin-silver bonding and method thereof
KR20100059987A (ko) 서브 마운트 및 그 제조 방법
KR20060136293A (ko) 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의제조방법
JP2006261569A (ja) サブマウントおよびその製造方法
US8916402B2 (en) Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
KR20100055866A (ko) 발광 소자 및 발광 소자의 제조 방법
JPH0945757A (ja) 静電チャック
JPH11274108A (ja) 半導体装置の製造方法および半導体装置
TW201242073A (en) Flexible light emitting semiconductor device having thin dielectric substrate
JP2006135313A (ja) 発光ダイオード
FR2885455A1 (fr) Diode electroluminescente a puce retournee sans substrat, et procede de fabrication de celle-ci
KR20080102538A (ko) 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
KR102074508B1 (ko) 엘이디 금속 기판
TWI407536B (zh) 半導體元件之散熱座的製作方法
JP2006286944A (ja) サブマウント及びその製造方法
JP2010050422A (ja) 耐熱性半導体パッケージ及びパッケージの製造方法
KR102198918B1 (ko) 엘이디 금속 기판
KR20220142172A (ko) 엘이디 기판의 방열을 위한 금속 방열 기판
JP2010114411A (ja) 化合物半導体発光素子及びその製造方法
KR100525540B1 (ko) 발광 다이오드의 반사 구조

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant