JPH11274108A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JPH11274108A JPH11274108A JP10070248A JP7024898A JPH11274108A JP H11274108 A JPH11274108 A JP H11274108A JP 10070248 A JP10070248 A JP 10070248A JP 7024898 A JP7024898 A JP 7024898A JP H11274108 A JPH11274108 A JP H11274108A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- separation groove
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 裏面に放熱用金属層を備えた半導体装置にお
いて、パターニング工程を減らし、レーザ溶断箇所の形
状が良好で、第１及び第２の金属層間の剥離を防止した
半導体装置の製造方法及び該方法で製造された半導体装
置を提供する。 【解決手段】 第１に、マスク合わせを用いないフォト
レジストの全面露光工程を用いることにより、パターニ
ング工程を少なくできる。第２に、半導体装置間を接続
する金属層を、低融点の第１の金属層と高融点の第２の
金属層とから形成し、第１の金属層側から、第１の金属
層と第２の金属層とを順に溶断することにより、良好な
外観形状が得られる。第３に、第２の金属層のメッキ工
程におけるメッキ給電層の酸化を防止することにより、
第２の金属層の剥離を防止できる。
いて、パターニング工程を減らし、レーザ溶断箇所の形
状が良好で、第１及び第２の金属層間の剥離を防止した
半導体装置の製造方法及び該方法で製造された半導体装
置を提供する。 【解決手段】 第１に、マスク合わせを用いないフォト
レジストの全面露光工程を用いることにより、パターニ
ング工程を少なくできる。第２に、半導体装置間を接続
する金属層を、低融点の第１の金属層と高融点の第２の
金属層とから形成し、第１の金属層側から、第１の金属
層と第２の金属層とを順に溶断することにより、良好な
外観形状が得られる。第３に、第２の金属層のメッキ工
程におけるメッキ給電層の酸化を防止することにより、
第２の金属層の剥離を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、裏面に放熱用金属
（ＰＨＳ：Plated Heat Sink)層を備えた半導体装置に
関し、特に、レーザ溶断により素子分離を行う該半導体
装置の製造方法に関する。
（ＰＨＳ：Plated Heat Sink)層を備えた半導体装置に
関し、特に、レーザ溶断により素子分離を行う該半導体
装置の製造方法に関する。
【０００２】
【従来の技術】図５〜７は、ＰＣＴ出願番号ＪＰ／９６
／０２７５８に記載された従来の放熱用金属層を備えた
半導体装置の製造方法である。かかる製造方法では、予
め半導体素子を形成したＧａＡｓ基板１の表面にフォト
レジスト層２をマスクとしたエッチングにより第１の分
離溝３を形成し（図５（ａ））、続いてメッキ法等によ
り第１の分離溝３内に第１の金属層を形成する（図５
（ｂ））。
／０２７５８に記載された従来の放熱用金属層を備えた
半導体装置の製造方法である。かかる製造方法では、予
め半導体素子を形成したＧａＡｓ基板１の表面にフォト
レジスト層２をマスクとしたエッチングにより第１の分
離溝３を形成し（図５（ａ））、続いてメッキ法等によ
り第１の分離溝３内に第１の金属層を形成する（図５
（ｂ））。
【０００３】次に、ＧａＡｓ基板１の表面にワックス５
を塗布し、ガラス板やサファイヤ板等の支持基板６に接
着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなる
まで、裏面から研磨する（図５（ｃ））。
を塗布し、ガラス板やサファイヤ板等の支持基板６に接
着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなる
まで、裏面から研磨する（図５（ｃ））。
【０００４】次に、第１の分離溝３の裏面に開口部を備
えるように、ＧａＡｓ基板１の裏面に、第１のパターニ
ング工程を用いてフォトレジスト層１４を形成し（図５
（ｄ））、フォトレジスト層１４をマスクとして、Ｇａ
Ａｓ基板１の裏面を第１の分離溝内の金属層４の底面が
露出するまでエッチングし、第２の分離溝３３を形成す
る（図６（ｅ））。
えるように、ＧａＡｓ基板１の裏面に、第１のパターニ
ング工程を用いてフォトレジスト層１４を形成し（図５
（ｄ））、フォトレジスト層１４をマスクとして、Ｇａ
Ａｓ基板１の裏面を第１の分離溝内の金属層４の底面が
露出するまでエッチングし、第２の分離溝３３を形成す
る（図６（ｅ））。
【０００５】次に、フォトレジスト層１４を除去した
後、ＧａＡｓ基板１の裏面全面にメッキ給電層７を形成
し（図６（ｆ））、第２の分離溝３３内に、第２のパタ
ーニング工程を用いて形成したフォトレジスト層１５を
マスクとして、第１の金属層と同じ金属からなる第２の
金属層１６をメッキ法によって形成する（図６
（ｇ））。
後、ＧａＡｓ基板１の裏面全面にメッキ給電層７を形成
し（図６（ｆ））、第２の分離溝３３内に、第２のパタ
ーニング工程を用いて形成したフォトレジスト層１５を
マスクとして、第１の金属層と同じ金属からなる第２の
金属層１６をメッキ法によって形成する（図６
（ｇ））。
【０００６】次に、第２の分離溝３３内に、第３のパタ
ーニング工程を用いて、第２の分離溝３３より幅の狭い
フォトレジスト層１７を形成し、該フォトレジスト層１
７をマスクとして、電解メッキにより、金のＰＨＳ層８
を、裏面に形成する（図６（ｈ））、更に、支持基板６
からＧａＡｓ基板１を剥がし（図６（ｉ））、ＰＨＳ層
８上にエキスパンドフィルム１０を貼付ける（図６
（ｊ））。
ーニング工程を用いて、第２の分離溝３３より幅の狭い
フォトレジスト層１７を形成し、該フォトレジスト層１
７をマスクとして、電解メッキにより、金のＰＨＳ層８
を、裏面に形成する（図６（ｈ））、更に、支持基板６
からＧａＡｓ基板１を剥がし（図６（ｉ））、ＰＨＳ層
８上にエキスパンドフィルム１０を貼付ける（図６
（ｊ））。
【０００７】最後に、例えばＹＡＧレーザ等を用いたレ
ーザ溶断加工により、第１の分離溝３側から、該第１の
分離溝内の第１及び第２の金属層を溶断し、素子分離を
行い、半導体装置を得る（図７（ｋ））。
ーザ溶断加工により、第１の分離溝３側から、該第１の
分離溝内の第１及び第２の金属層を溶断し、素子分離を
行い、半導体装置を得る（図７（ｋ））。
【０００８】かかる第１及び第２の金属層で接続された
半導体素子を、該金属層をレーザ溶断して各半導体素子
に分離する半導体装置の製造方法では、２層の金属で各
半導体素子間が接続されるため、製造工程中における接
続部分の曲がりや割れが発生しにくく、また、ダイシン
グカットにより素子分離を行う方法に比べて、素子表面
への付着物の発生や、素子の外観不良を減少でき、半導
体素子の製造歩留まりの向上が可能となる。
半導体素子を、該金属層をレーザ溶断して各半導体素子
に分離する半導体装置の製造方法では、２層の金属で各
半導体素子間が接続されるため、製造工程中における接
続部分の曲がりや割れが発生しにくく、また、ダイシン
グカットにより素子分離を行う方法に比べて、素子表面
への付着物の発生や、素子の外観不良を減少でき、半導
体素子の製造歩留まりの向上が可能となる。
【０００９】
【発明が解決しようとする課題】従来の製造方法では、
研磨工程により、ＧａＡｓ基板１を約２０〜３０μｍに
薄膜化した（図５（ｃ））後に、第１から第３のパター
ニング工程まで、３回のパターニング工程が必要となる
が、このようにパターニング工程を複数回行った場合に
は、パターニング工程におけるベーキングやフォトレジ
スト除去時の熱履歴等によりワックス５が軟化し、Ｇａ
Ａｓ基板１に熱応力が加わったり、コンタクト露光時に
ＧａＡｓ基板１に機械的応力が加わったりするため、Ｇ
ａＡｓ基板１にクラック等が発生しやすく、製造歩留ま
りの向上には一定の限界があるとともに、製造工程も複
雑となるため、製造コストの低減も困難であった。ま
た、金属層を２層とすることにより、製造工程中におけ
る金属層の曲がりや割れが低減できるという利点を有す
る一方で、膜厚が厚いため、溶断箇所の外観が悪くなる
場合もあり、外観不良素子の発生が製造歩留まり向上の
妨げとなっていた。また、第２の金属層を電解メッキで
形成した場合、第１の金属層と第２の金属層との剥離が
発生するという問題もあった。そこで、本発明は、パタ
ーニング工程を減らし、レーザ溶断箇所の形状が良好
で、第１及び第２の金属層間の剥離を防止した半導体装
置の製造方法及び該方法で製造された半導体装置を提供
することを目的とする。
研磨工程により、ＧａＡｓ基板１を約２０〜３０μｍに
薄膜化した（図５（ｃ））後に、第１から第３のパター
ニング工程まで、３回のパターニング工程が必要となる
が、このようにパターニング工程を複数回行った場合に
は、パターニング工程におけるベーキングやフォトレジ
スト除去時の熱履歴等によりワックス５が軟化し、Ｇａ
Ａｓ基板１に熱応力が加わったり、コンタクト露光時に
ＧａＡｓ基板１に機械的応力が加わったりするため、Ｇ
ａＡｓ基板１にクラック等が発生しやすく、製造歩留ま
りの向上には一定の限界があるとともに、製造工程も複
雑となるため、製造コストの低減も困難であった。ま
た、金属層を２層とすることにより、製造工程中におけ
る金属層の曲がりや割れが低減できるという利点を有す
る一方で、膜厚が厚いため、溶断箇所の外観が悪くなる
場合もあり、外観不良素子の発生が製造歩留まり向上の
妨げとなっていた。また、第２の金属層を電解メッキで
形成した場合、第１の金属層と第２の金属層との剥離が
発生するという問題もあった。そこで、本発明は、パタ
ーニング工程を減らし、レーザ溶断箇所の形状が良好
で、第１及び第２の金属層間の剥離を防止した半導体装
置の製造方法及び該方法で製造された半導体装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】そこで、発明者らは鋭意
研究の結果、第１に、マスク合わせを用いないフォトレ
ジストの全面露光工程を用いることにより、パターニン
グ工程を少なくできること、第２に、半導体装置間を接
続する金属層を、低融点の第１の金属層と高融点の第２
の金属層とから形成し、第１の金属層側から、第１の金
属層と第２の金属層とを順に溶断することにより、良好
な外観形状が得られること、第３に、第２の金属層のメ
ッキ工程におけるメッキ給電層の酸化を防止することに
より、第２の金属層の剥離を防止できること、を見出し
本発明を完成した。
研究の結果、第１に、マスク合わせを用いないフォトレ
ジストの全面露光工程を用いることにより、パターニン
グ工程を少なくできること、第２に、半導体装置間を接
続する金属層を、低融点の第１の金属層と高融点の第２
の金属層とから形成し、第１の金属層側から、第１の金
属層と第２の金属層とを順に溶断することにより、良好
な外観形状が得られること、第３に、第２の金属層のメ
ッキ工程におけるメッキ給電層の酸化を防止することに
より、第２の金属層の剥離を防止できること、を見出し
本発明を完成した。
【００１１】即ち、本発明は、半導体基板の表面に、第
１の分離溝と該第１の分離溝の表面を覆う第１の金属層
とを形成し、該半導体基板を裏面から薄膜化した後に、
該第１の分離溝の裏面に、該第１の金属層を露出させた
第２の分離溝と該第２の分離溝の表面を覆う第２の金属
層とを形成し、該第１の金属層と該第２の金属層とを該
第１の金属層側からレーザで溶断する半導体装置の製造
方法であって、上記第２の分離溝が、上記半導体基板の
裏面の上記第１の分離溝の裏面を除いた領域に形成され
た上記放熱用金属層をマスクに、上記第１の金属層が露
出するまで上記半導体基板をエッチングして形成され、
上記第１の金属層と上記第２の金属層の上記レーザに対
する反射率が８０％以下であることを特徴とする半導体
装置の製造方法である。このように、レーザに対する反
射率が８０％以下とすることで、レーザ光の反射による
溶断効率の低下を、実質的に問題とならない程度にする
ことができるからである。
１の分離溝と該第１の分離溝の表面を覆う第１の金属層
とを形成し、該半導体基板を裏面から薄膜化した後に、
該第１の分離溝の裏面に、該第１の金属層を露出させた
第２の分離溝と該第２の分離溝の表面を覆う第２の金属
層とを形成し、該第１の金属層と該第２の金属層とを該
第１の金属層側からレーザで溶断する半導体装置の製造
方法であって、上記第２の分離溝が、上記半導体基板の
裏面の上記第１の分離溝の裏面を除いた領域に形成され
た上記放熱用金属層をマスクに、上記第１の金属層が露
出するまで上記半導体基板をエッチングして形成され、
上記第１の金属層と上記第２の金属層の上記レーザに対
する反射率が８０％以下であることを特徴とする半導体
装置の製造方法である。このように、レーザに対する反
射率が８０％以下とすることで、レーザ光の反射による
溶断効率の低下を、実質的に問題とならない程度にする
ことができるからである。
【００１２】上記第２の金属層の融点は、上記第１の金
属層の融点より、高いことが好ましい。半導体装置間を
つなぐ２層の金属層を１層ずつ順次レーザ溶断すること
ができ、２層の金属層の総膜厚が厚い場合であっても、
レーザ溶断された金属層端部を良好な直線形状とするこ
とができ、外観不良による製造歩留まりの低下を防止す
ることが可能となるからである。
属層の融点より、高いことが好ましい。半導体装置間を
つなぐ２層の金属層を１層ずつ順次レーザ溶断すること
ができ、２層の金属層の総膜厚が厚い場合であっても、
レーザ溶断された金属層端部を良好な直線形状とするこ
とができ、外観不良による製造歩留まりの低下を防止す
ることが可能となるからである。
【００１３】上記第２の金属層は、上記第２の分離溝表
面及び上記放熱金属層表面を覆うように第２の金属層を
形成した後に、該第２の分離溝を埋め込むように上記第
２の金属層上の全面に塗布したフォトレジストを、該第
２の分離溝を埋め込んだフォトレジストが残るように全
面露光して除去し、更に、上記フォトレジストをマスク
に、上記放熱金属層表面上の上記第２の金属層を除去し
て、上記第２の分離溝の表面に該第２の金属層を残した
後に、該フォトレジストを除去して形成することが好ま
しい。かかる金属層形成工程を用いることにより、従来
の工程より、マスク合わせを伴うパターニング工程数を
少なくすることができ、かかるパターニング工程におい
て発生する半導体基板の欠けやクラックの発生等を防止
し、製造歩留まりの向上を図ることができる。また、工
程数そのものも減少するため、製造コストの低減を図る
ことも可能となる。
面及び上記放熱金属層表面を覆うように第２の金属層を
形成した後に、該第２の分離溝を埋め込むように上記第
２の金属層上の全面に塗布したフォトレジストを、該第
２の分離溝を埋め込んだフォトレジストが残るように全
面露光して除去し、更に、上記フォトレジストをマスク
に、上記放熱金属層表面上の上記第２の金属層を除去し
て、上記第２の分離溝の表面に該第２の金属層を残した
後に、該フォトレジストを除去して形成することが好ま
しい。かかる金属層形成工程を用いることにより、従来
の工程より、マスク合わせを伴うパターニング工程数を
少なくすることができ、かかるパターニング工程におい
て発生する半導体基板の欠けやクラックの発生等を防止
し、製造歩留まりの向上を図ることができる。また、工
程数そのものも減少するため、製造コストの低減を図る
ことも可能となる。
【００１４】また、上記第２の分離溝表面及び上記放熱
金属層表面を覆うように、第２の金属層を形成した後
に、該第２の金属層を覆うように、Ｔｉの薄膜及びＡｕ
の薄層を順次形成することが好ましい。かかる金属層形
成工程を用いることにより、上記フォトレジストの全面
露光工程も不要となり、製造工程数を削減し、製造コス
トの低減を図ることが可能となる。
金属層表面を覆うように、第２の金属層を形成した後
に、該第２の金属層を覆うように、Ｔｉの薄膜及びＡｕ
の薄層を順次形成することが好ましい。かかる金属層形
成工程を用いることにより、上記フォトレジストの全面
露光工程も不要となり、製造工程数を削減し、製造コス
トの低減を図ることが可能となる。
【００１５】また、上記第２の分離溝を形成した後に、
少なくとも該第２の分離溝の表面を覆うようにメッキ給
電層及びＡｕメッキ薄層を連続形成し、該メッキ給電層
を用いて該Ａｕメッキ薄層上に上記第２の金属層を電解
メッキで形成することが好ましい。第２の金属層を電解
メッキで形成する場合、メッキ給電層の表面酸化が問題
となるが、かかるメッキ給電層表面を、不活性なＡｕ薄
膜で覆っておくことにより、第２の金属層の電解メッキ
工程におけるメッキ給電層表面の酸化を防止できるから
である。これにより、第１の金属層と第２の金属層との
密着性が向上し、半導体装置の信頼性が向上する。
少なくとも該第２の分離溝の表面を覆うようにメッキ給
電層及びＡｕメッキ薄層を連続形成し、該メッキ給電層
を用いて該Ａｕメッキ薄層上に上記第２の金属層を電解
メッキで形成することが好ましい。第２の金属層を電解
メッキで形成する場合、メッキ給電層の表面酸化が問題
となるが、かかるメッキ給電層表面を、不活性なＡｕ薄
膜で覆っておくことにより、第２の金属層の電解メッキ
工程におけるメッキ給電層表面の酸化を防止できるから
である。これにより、第１の金属層と第２の金属層との
密着性が向上し、半導体装置の信頼性が向上する。
【００１６】上記Ａｕメッキ薄層の膜厚は、５００Å〜
５０００Åであることが好ましい。Ａｕメッキ層は、レ
ーザ溶断部分にも形成されるため、５０００Å以上とす
ると、レーザ光の反射により溶断が困難となるためであ
る。また、５００Å以下では、メッキ給電層の酸化防止
膜として機能しにくくなるためである。
５０００Åであることが好ましい。Ａｕメッキ層は、レ
ーザ溶断部分にも形成されるため、５０００Å以上とす
ると、レーザ光の反射により溶断が困難となるためであ
る。また、５００Å以下では、メッキ給電層の酸化防止
膜として機能しにくくなるためである。
【００１７】上記Ａｕメッキ薄層の膜厚は、特に、５０
０Å〜１０００Åであることが好ましい。
０Å〜１０００Åであることが好ましい。
【００１８】上記第１の金属層及び上記第２の金属層
は、上記レーザ溶断に用いるレーザ光に対する反射率が
８％以下の金属層から形成されることが好ましい。レー
ザの溶断効率を高くでき、レーザ光の出力を高くしなく
ても金属層の溶断が可能となるからである。また、あま
りレーザ光の出力を高くしすぎると、ＰＨＳ層底面に貼
り付けたエキスパンドシートまで溶断されるためであ
る。
は、上記レーザ溶断に用いるレーザ光に対する反射率が
８％以下の金属層から形成されることが好ましい。レー
ザの溶断効率を高くでき、レーザ光の出力を高くしなく
ても金属層の溶断が可能となるからである。また、あま
りレーザ光の出力を高くしすぎると、ＰＨＳ層底面に貼
り付けたエキスパンドシートまで溶断されるためであ
る。
【００１９】上記第１の金属層及びメッキ給電層は、Ｎ
ｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮ
ｉ系合金から形成され、上記第２の金属層が、Ｎｉ又は
Ｃｒから形成されることが好ましい。
ｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮ
ｉ系合金から形成され、上記第２の金属層が、Ｎｉ又は
Ｃｒから形成されることが好ましい。
【００２０】また、本発明は、半導体素子が形成された
半導体基板と、該半導体基板の裏面に形成された放熱用
金属層と、該半導体基板の側面を覆い、かつつば状の突
出部を有する金属層を備えた半導体装置であって、上記
突出部が、少なくとも第１の金属層と、該第１の金属層
の裏面上に連続形成されたメッキ給電層及びＡｕメッキ
層と、該メッキ給電層を用いて該Ａｕメッキ層上にメッ
キ形成された第２の金属層の積層構造からなることを特
徴とする半導体装置でもある。
半導体基板と、該半導体基板の裏面に形成された放熱用
金属層と、該半導体基板の側面を覆い、かつつば状の突
出部を有する金属層を備えた半導体装置であって、上記
突出部が、少なくとも第１の金属層と、該第１の金属層
の裏面上に連続形成されたメッキ給電層及びＡｕメッキ
層と、該メッキ給電層を用いて該Ａｕメッキ層上にメッ
キ形成された第２の金属層の積層構造からなることを特
徴とする半導体装置でもある。
【００２１】上記第２の金属層の融点は、上記第１の金
属層の融点より高いことが好ましい。
属層の融点より高いことが好ましい。
【００２２】上記第１の金属層及び上記メッキ給電層
は、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択さ
れるＮｉ系合金からなり、上記第２の金属層は、Ｎｉ又
はＣｒからなることが好ましい。
は、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択さ
れるＮｉ系合金からなり、上記第２の金属層は、Ｎｉ又
はＣｒからなることが好ましい。
【００２３】また、上記放熱用金属層の表面上に、少な
くとも上記第２の金属層と、Ｔｉの薄膜及びＡｕの薄層
とが、順次積層されることが好ましい。
くとも上記第２の金属層と、Ｔｉの薄膜及びＡｕの薄層
とが、順次積層されることが好ましい。
【００２４】
【発明の実施の形態】実施の形態１．本発明の実施の形
態１にかかる半導体装置の製造方法について、図１〜３
を参照しながら説明する。図中、図５〜７と同一符号
は、同一または相当箇所を示す。本製造方法では、従来
方法と同様の工程で、予め半導体素子を形成したＧａＡ
ｓ基板１の表面にフォトレジスト層２をマスクとしたエ
ッチングにより第１の分離溝３を形成し（図１
（ａ））、続いて蒸着法、スパッタリングデポジション
法、無電解メッキ法等により第１の分離溝３内に第１の
金属層４を形成する（図１（ｂ））。かかる第１の金属
層４としては、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから
選択されるＮｉ系合金層であることが好ましい。また、
第１の金属層４は、レーザ溶断に用いるＹＡＧレーザに
対する反射率が、約８０％未満であることが好ましい
が、特に、Ｎｉの割合を多くすることにより、反射率を
８％以下と良好な値とすることができる。続いて、Ｇａ
Ａｓ基板１の表面にワックス５を塗布し、ガラス板やサ
ファイヤ板等の支持基板６に接着し、ＧａＡｓ基板１の
膜厚が約２０〜３０μｍとなるまで、裏面から研磨する
（図１（ｃ））。
態１にかかる半導体装置の製造方法について、図１〜３
を参照しながら説明する。図中、図５〜７と同一符号
は、同一または相当箇所を示す。本製造方法では、従来
方法と同様の工程で、予め半導体素子を形成したＧａＡ
ｓ基板１の表面にフォトレジスト層２をマスクとしたエ
ッチングにより第１の分離溝３を形成し（図１
（ａ））、続いて蒸着法、スパッタリングデポジション
法、無電解メッキ法等により第１の分離溝３内に第１の
金属層４を形成する（図１（ｂ））。かかる第１の金属
層４としては、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから
選択されるＮｉ系合金層であることが好ましい。また、
第１の金属層４は、レーザ溶断に用いるＹＡＧレーザに
対する反射率が、約８０％未満であることが好ましい
が、特に、Ｎｉの割合を多くすることにより、反射率を
８％以下と良好な値とすることができる。続いて、Ｇａ
Ａｓ基板１の表面にワックス５を塗布し、ガラス板やサ
ファイヤ板等の支持基板６に接着し、ＧａＡｓ基板１の
膜厚が約２０〜３０μｍとなるまで、裏面から研磨する
（図１（ｃ））。
【００２５】次に、図１（ｄ）に示すように、上記半導
体基板１の裏面全面に、蒸着法、スパッタリングデポジ
ション法、無電解メッキ法等により、メッキ給電層７を
形成し、続いて、第１の分離溝３の裏面に相当する領域
にフォトレジスト層（図示せず）を形成し、該フォトレ
ジスト層マスクとして、メッキ給電層７上に、Ａｕ又は
ＣｕからなるＰＨＳ層８を、約３０〜４０μｍ、電解に
より形成した後、フォトレジスト層を除去する。本実施
の形態では、ＧａＡｓ基板１を薄膜化した後において、
マスク合わせが必要となるパターニング工程は、かかる
工程の１回のみである。
体基板１の裏面全面に、蒸着法、スパッタリングデポジ
ション法、無電解メッキ法等により、メッキ給電層７を
形成し、続いて、第１の分離溝３の裏面に相当する領域
にフォトレジスト層（図示せず）を形成し、該フォトレ
ジスト層マスクとして、メッキ給電層７上に、Ａｕ又は
ＣｕからなるＰＨＳ層８を、約３０〜４０μｍ、電解に
より形成した後、フォトレジスト層を除去する。本実施
の形態では、ＧａＡｓ基板１を薄膜化した後において、
マスク合わせが必要となるパターニング工程は、かかる
工程の１回のみである。
【００２６】次に、図２（ｅ）に示すように、ＰＨＳ層
８をマスクに用いて、第１の分離溝３内の金属層４の底
面が露出するまで、ＧａＡｓ基板１を裏面側からエッチ
ングし、第２の分離溝３３を形成する。
８をマスクに用いて、第１の分離溝３内の金属層４の底
面が露出するまで、ＧａＡｓ基板１を裏面側からエッチ
ングし、第２の分離溝３３を形成する。
【００２７】次に、図２（ｆ）に示すように、ＰＨＳ層
８の表面及び第２の分離溝３３の表面（裏面の全面）
に、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択される
Ｎｉ系合金層を無電解メッキ法によって形成して、第２
の給電層（図示せず）とする。続いて、第２の給電層を
覆うように、置換型Ａｕ無電解メッキ法にて、約５００
〜５０００Å程度、好ましくは、約５００〜１０００Å
程度のＡｕ膜（図示せず）を形成する。かかるＡｕ膜
は、第２の給電層形成後、連続して形成される。これに
より、第２の給電層の表面は、後の工程で作製する第２
の金属層１１のメッキ工程で酸化されず、第２の給電層
と第２の金属層１１との付着力を向上させることが可能
となる。即ち、例えば、第２の給電層をＮｉ−Ｐ等から
形成した場合には、第２の金属層１１のメッキ工程にお
いて、第２の給電層の表面に酸化膜が形成され、第２の
給電層と第２の金属層１１との付着力が低下するが、か
かる安定なＡｕ膜を形成しておくことにより、かかる酸
化が防止でき、付着力の低下を防止することが可能とな
る。
８の表面及び第２の分離溝３３の表面（裏面の全面）
に、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択される
Ｎｉ系合金層を無電解メッキ法によって形成して、第２
の給電層（図示せず）とする。続いて、第２の給電層を
覆うように、置換型Ａｕ無電解メッキ法にて、約５００
〜５０００Å程度、好ましくは、約５００〜１０００Å
程度のＡｕ膜（図示せず）を形成する。かかるＡｕ膜
は、第２の給電層形成後、連続して形成される。これに
より、第２の給電層の表面は、後の工程で作製する第２
の金属層１１のメッキ工程で酸化されず、第２の給電層
と第２の金属層１１との付着力を向上させることが可能
となる。即ち、例えば、第２の給電層をＮｉ−Ｐ等から
形成した場合には、第２の金属層１１のメッキ工程にお
いて、第２の給電層の表面に酸化膜が形成され、第２の
給電層と第２の金属層１１との付着力が低下するが、か
かる安定なＡｕ膜を形成しておくことにより、かかる酸
化が防止でき、付着力の低下を防止することが可能とな
る。
【００２８】続いて、第１の金属層４（Ｎｉ−Ｐ、Ｎｉ
−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金）よりも
融点が高く、かつＹＡＧレーザの反射率が約８０％未
満、好ましくは８％未満の第２の金属層１１を、第２の
給電層を用いた電解メッキにより形成する。かかる第２
の金属層１１としては、例えば、ＮｉやＣｒが好まし
い。特に、Ｎｉを用いることにより、レーザ溶断に用い
るＹＡＧレーザの反射率を、約８％未満とすることが可
能となる。また、第１の金属層４と第２の金属層１１と
の膜厚の総和は、強度、溶断しやすさを考慮して、０．
５μｍ〜５０μｍ程度とするのが妥当である。
−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金）よりも
融点が高く、かつＹＡＧレーザの反射率が約８０％未
満、好ましくは８％未満の第２の金属層１１を、第２の
給電層を用いた電解メッキにより形成する。かかる第２
の金属層１１としては、例えば、ＮｉやＣｒが好まし
い。特に、Ｎｉを用いることにより、レーザ溶断に用い
るＹＡＧレーザの反射率を、約８％未満とすることが可
能となる。また、第１の金属層４と第２の金属層１１と
の膜厚の総和は、強度、溶断しやすさを考慮して、０．
５μｍ〜５０μｍ程度とするのが妥当である。
【００２９】次に、図２（ｇ）に示すように、ポジ型の
フォトレジスト２２を、第２の分離溝３３を埋め込むよ
うに、半導体基板１の裏面全面に塗布した後、全面露光
する。フォトレジスト２２をスピンコート等を用いて塗
布した場合、図示２（ｇ）に示すように、第２の分離溝
３３内に厚く塗布される。従って、かかるフォトレジス
ト２２を、第２の金属層１１上のフォトレジスト２２は
露光されるが、膜厚の厚い第２の分離溝３３内のフォト
レジスト２２は露光されないような条件で全面露光し、
露光されたフォトレジスト２２を、現像、除去すること
により、図２（ｈ）に示すように、第２の分離溝３３内
にのみフォトレジスト２２を残すことが可能となる。か
かる露光工程では、マスク合わせが不要となり、半導体
基板１に機械的応力がかかることがなく、ＧａＡｓ基板
１の破損やクラックの発生等を防止することが可能とな
る。
フォトレジスト２２を、第２の分離溝３３を埋め込むよ
うに、半導体基板１の裏面全面に塗布した後、全面露光
する。フォトレジスト２２をスピンコート等を用いて塗
布した場合、図示２（ｇ）に示すように、第２の分離溝
３３内に厚く塗布される。従って、かかるフォトレジス
ト２２を、第２の金属層１１上のフォトレジスト２２は
露光されるが、膜厚の厚い第２の分離溝３３内のフォト
レジスト２２は露光されないような条件で全面露光し、
露光されたフォトレジスト２２を、現像、除去すること
により、図２（ｈ）に示すように、第２の分離溝３３内
にのみフォトレジスト２２を残すことが可能となる。か
かる露光工程では、マスク合わせが不要となり、半導体
基板１に機械的応力がかかることがなく、ＧａＡｓ基板
１の破損やクラックの発生等を防止することが可能とな
る。
【００３０】次に、図３（ｉ）に示すように、第２の分
離溝３３内に残したフォトレジスト２２をマスクとし
て、第２の金属層１１をイオンミリングやエッチングに
より除去し、第２の分離溝３３内及びその近傍にのみ第
２の金属層１１を残す。図３（ｉ）では、第２の分離溝
３３内及びＰＨＳ層８の一部に第２の金属層１１を残し
た場合を示すが、かかる第２の金属層１１は、少なくと
も第２の分離溝３３の表面を覆うように残せば良い。最
後に、第２の分離溝３３内のフォトレジスト２２を、ア
セトン等を用いて、溶解、除去する。
離溝３３内に残したフォトレジスト２２をマスクとし
て、第２の金属層１１をイオンミリングやエッチングに
より除去し、第２の分離溝３３内及びその近傍にのみ第
２の金属層１１を残す。図３（ｉ）では、第２の分離溝
３３内及びＰＨＳ層８の一部に第２の金属層１１を残し
た場合を示すが、かかる第２の金属層１１は、少なくと
も第２の分離溝３３の表面を覆うように残せば良い。最
後に、第２の分離溝３３内のフォトレジスト２２を、ア
セトン等を用いて、溶解、除去する。
【００３１】次に、従来の製造方法と同様に、図３
（ｊ）に示すように、ＧａＡｓ基板１を支持基板６から
剥がして、ワックス５を有機溶剤等を用いて除去した
後、図３（ｋ）に示すように、ＧａＡｓ基板１裏面のＰ
ＨＳ層８上にエキスパンドフィルム１０を貼付ける。
（ｊ）に示すように、ＧａＡｓ基板１を支持基板６から
剥がして、ワックス５を有機溶剤等を用いて除去した
後、図３（ｋ）に示すように、ＧａＡｓ基板１裏面のＰ
ＨＳ層８上にエキスパンドフィルム１０を貼付ける。
【００３２】次に、第１のチップ分離溝３内に、ＧａＡ
ｓ基板１の表面側からＹＡＧレーザビームを照射し、第
１の金属層４と第２の金属層１１とを溶断する。
ｓ基板１の表面側からＹＡＧレーザビームを照射し、第
１の金属層４と第２の金属層１１とを溶断する。
【００３３】上述のように、第１の金属層４は、例え
ば、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択される
Ｎｉ系合金が用いられ、第２の金属層１１は、例えば、
ＮｉやＣｒが用いられるが、ここでは、第１の金属層４
に、Ｎｉ−８〜１０ｗｔ％Ｐ合金（融点：８９０℃）、
第２の金属層１１に、Ｎｉ（融点：１４５０℃）を用い
た場合について説明する。金属層４、１１の溶断は、例
えば、ＹＡＧレーザを用いたレーザ溶断により行われ
る。この場合、金属層４、１１の総膜厚は、０．５μｍ
〜５０μｍ程度であるが、かかる膜厚が厚い場合は、レ
ーザ溶断の溶断箇所の外観が不良となることもある。こ
れに対して、本実施の形態では、第１の金属層４の融点
が、第２の金属層１１の融点より低くなるように材料が
選択されているため、レーザ溶断において、まず、第１
の金属層４が溶断され、その後に、第２の金属層１１が
溶断されることとなる。従って、比較的膜厚の薄い状態
で各金属層４、１１が溶断されるため、金属層の膜厚が
厚い場合に発生していた、溶断箇所の外観不良をなくす
ことが可能となり、製造歩留まりの向上が可能となる。
ば、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択される
Ｎｉ系合金が用いられ、第２の金属層１１は、例えば、
ＮｉやＣｒが用いられるが、ここでは、第１の金属層４
に、Ｎｉ−８〜１０ｗｔ％Ｐ合金（融点：８９０℃）、
第２の金属層１１に、Ｎｉ（融点：１４５０℃）を用い
た場合について説明する。金属層４、１１の溶断は、例
えば、ＹＡＧレーザを用いたレーザ溶断により行われ
る。この場合、金属層４、１１の総膜厚は、０．５μｍ
〜５０μｍ程度であるが、かかる膜厚が厚い場合は、レ
ーザ溶断の溶断箇所の外観が不良となることもある。こ
れに対して、本実施の形態では、第１の金属層４の融点
が、第２の金属層１１の融点より低くなるように材料が
選択されているため、レーザ溶断において、まず、第１
の金属層４が溶断され、その後に、第２の金属層１１が
溶断されることとなる。従って、比較的膜厚の薄い状態
で各金属層４、１１が溶断されるため、金属層の膜厚が
厚い場合に発生していた、溶断箇所の外観不良をなくす
ことが可能となり、製造歩留まりの向上が可能となる。
【００３４】また、第１の金属層４に、Ｎｉ−８〜１０
ｗｔ％Ｐ合金、第２の金属層１１に、Ｎｉを用いた場
合、かかる金属層４、１１におけるＹＡＧレーザの反射
率を、約８％未満とすることが可能となる。かかる反射
率は、８０％未満とすることが必要であるが、このよう
に８％未満とすることにより、高効率のレーザ溶断が可
能となる。即ち、反射率が高い場合は、ＹＡＧレーザの
溶断エネルギーを増加させることが必要となるが、この
結果、ＰＨＳ層８の裏面に貼り付けたエキスパンドフィ
ルム１０もカットしてしまうこととなるため、半導体素
子がばらばらになり、素子同士の接触により素子のかけ
等が発生することとなってしまう。
ｗｔ％Ｐ合金、第２の金属層１１に、Ｎｉを用いた場
合、かかる金属層４、１１におけるＹＡＧレーザの反射
率を、約８％未満とすることが可能となる。かかる反射
率は、８０％未満とすることが必要であるが、このよう
に８％未満とすることにより、高効率のレーザ溶断が可
能となる。即ち、反射率が高い場合は、ＹＡＧレーザの
溶断エネルギーを増加させることが必要となるが、この
結果、ＰＨＳ層８の裏面に貼り付けたエキスパンドフィ
ルム１０もカットしてしまうこととなるため、半導体素
子がばらばらになり、素子同士の接触により素子のかけ
等が発生することとなってしまう。
【００３５】最後に、エキスパンドフィルム１０から、
素子分離された半導体素子をはずし、図３（ｌ）に示す
ような半導体装置を得ることができる。
素子分離された半導体素子をはずし、図３（ｌ）に示す
ような半導体装置を得ることができる。
【００３６】図３（ｌ）に示すように、本実施の形態に
かかる方法で作製した半導体装置は、レーザ溶断された
金属層４、１１が、ラウンド形状となる良好な外観を備
えることができる。また、ＧａＡｓ基板１の薄膜化後に
行われるマスク合わせを伴うパターニング工程が、従来
方法の３回に比較して１回と低減できるため、かかる工
程において発生していたＧａＡｓ基板１の破損、クラッ
クの発生等を防止することが可能となる。また、ＰＨＳ
層８上のＮｉ等の第２の金属層１１が選択的に除去さ
れ、ＡｕからなるＰＨＳ層８の表面（底面及び側面）が
露出しているため、ダイボンディング工程で一般的に用
いられるＡｕＳｎハンダの馴染みが良好となる。
かかる方法で作製した半導体装置は、レーザ溶断された
金属層４、１１が、ラウンド形状となる良好な外観を備
えることができる。また、ＧａＡｓ基板１の薄膜化後に
行われるマスク合わせを伴うパターニング工程が、従来
方法の３回に比較して１回と低減できるため、かかる工
程において発生していたＧａＡｓ基板１の破損、クラッ
クの発生等を防止することが可能となる。また、ＰＨＳ
層８上のＮｉ等の第２の金属層１１が選択的に除去さ
れ、ＡｕからなるＰＨＳ層８の表面（底面及び側面）が
露出しているため、ダイボンディング工程で一般的に用
いられるＡｕＳｎハンダの馴染みが良好となる。
【００３７】実施の形態２．本発明の実施の形態２につ
いて、図４を参照しながら説明する。図中、図１〜３と
同一符号は、同一または相当箇所を示す。まず、実施の
形態１の図１（ａ）〜図２（ｆ）の工程を行い、ＰＨＳ
層８の表面及び第２の分離溝３３の表面（裏面の全面）
に、Ｎｉ等の第２の金属層１１を形成する。
いて、図４を参照しながら説明する。図中、図１〜３と
同一符号は、同一または相当箇所を示す。まず、実施の
形態１の図１（ａ）〜図２（ｆ）の工程を行い、ＰＨＳ
層８の表面及び第２の分離溝３３の表面（裏面の全面）
に、Ｎｉ等の第２の金属層１１を形成する。
【００３８】続いて、第２の金属層１１を覆うように、
全面に、約０．０５μｍのＴｉ薄層と約０．２〜０．３
μｍのＡｕ薄層とを、順次、スパッタ法又は蒸着法を用
いて形成し、Ｔｉ／Ａｕ層１３とする。このとき、ＰＨ
Ｓ８の側面にもＴｉ／Ａｕ層１３が形成されているの
で、ＰＨＳ８にダイボンディングを行う場合に、ＰＨＳ
８裏面及び側面に対するＡｕＳｕハンダの馴染みを良好
にすることが可能となる。
全面に、約０．０５μｍのＴｉ薄層と約０．２〜０．３
μｍのＡｕ薄層とを、順次、スパッタ法又は蒸着法を用
いて形成し、Ｔｉ／Ａｕ層１３とする。このとき、ＰＨ
Ｓ８の側面にもＴｉ／Ａｕ層１３が形成されているの
で、ＰＨＳ８にダイボンディングを行う場合に、ＰＨＳ
８裏面及び側面に対するＡｕＳｕハンダの馴染みを良好
にすることが可能となる。
【００３９】次に、図４（ｂ）に示すように、上記実施
の形態１の場合と同様に、ＧａＡｓ基板１を支持基板６
から剥がし、貼付けワックス５を有機溶剤等で除去し、
ＧａＡｓ基板１の裏面に、エキスパンドフィルム１０を
貼付ける。
の形態１の場合と同様に、ＧａＡｓ基板１を支持基板６
から剥がし、貼付けワックス５を有機溶剤等で除去し、
ＧａＡｓ基板１の裏面に、エキスパンドフィルム１０を
貼付ける。
【００４０】最後に、ＹＡＧレーザビームを用いて、第
１の分離溝３の上方から第１の金属層４と第２の金属層
１１とをレーザ溶断することにより、ＧａＡｓ基板１を
各半導体素子に素子分離し、エキスパンドフィルム１０
から剥がすことにより、図４（ｃ）に示すような半導体
装置を得ることができる。
１の分離溝３の上方から第１の金属層４と第２の金属層
１１とをレーザ溶断することにより、ＧａＡｓ基板１を
各半導体素子に素子分離し、エキスパンドフィルム１０
から剥がすことにより、図４（ｃ）に示すような半導体
装置を得ることができる。
【００４１】図４（ｃ）に示すように、本実施の形態に
かかる方法で作製した半導体装置は、上記実施の形態１
で作製した半導体装置と同様に、レーザ溶断された金属
層４、１１が、ラウンド形状となる良好な外観を備える
ことができる。また、図２（ｇ）に示すフォトレジスト
の全面露光工程を、更に不要とすることができ、工程の
簡略化も可能となる。また、本実施の形態では、ＰＨＳ
層８上に形成されたＮｉ等の第２の金属層１１は除去さ
れないが、かかる第２の金属層１１上にＴｉ／Ａｕ層１
３が形成されているため、ＰＨＳ８にダイボンディング
を行う場合に、ＰＨＳ８裏面及び側面に対するＡｕＳｕ
ハンダの馴染みを、良好なものとすることができる。
かかる方法で作製した半導体装置は、上記実施の形態１
で作製した半導体装置と同様に、レーザ溶断された金属
層４、１１が、ラウンド形状となる良好な外観を備える
ことができる。また、図２（ｇ）に示すフォトレジスト
の全面露光工程を、更に不要とすることができ、工程の
簡略化も可能となる。また、本実施の形態では、ＰＨＳ
層８上に形成されたＮｉ等の第２の金属層１１は除去さ
れないが、かかる第２の金属層１１上にＴｉ／Ａｕ層１
３が形成されているため、ＰＨＳ８にダイボンディング
を行う場合に、ＰＨＳ８裏面及び側面に対するＡｕＳｕ
ハンダの馴染みを、良好なものとすることができる。
【００４２】なお、実施の形態１、２では、ＧａＡｓ基
板を用いた場合について説明したが、本発明はＧａＡｓ
基板以外の半導体基板、例えば、Ｓｉ、ＩｎＰ、ＧａＮ
等にも同様に適用することが可能である。
板を用いた場合について説明したが、本発明はＧａＡｓ
基板以外の半導体基板、例えば、Ｓｉ、ＩｎＰ、ＧａＮ
等にも同様に適用することが可能である。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
にかかる方法では、半導体装置間を接続する２層の金属
層を１層ずつレーザ溶断することにより、レーザ溶断さ
れた金属層端部を良好な直線形状とすることができ、外
観不良による製造歩留まりの低下を防止することが可能
となる。
にかかる方法では、半導体装置間を接続する２層の金属
層を１層ずつレーザ溶断することにより、レーザ溶断さ
れた金属層端部を良好な直線形状とすることができ、外
観不良による製造歩留まりの低下を防止することが可能
となる。
【００４４】また、フォトレジストの全面露光工程を用
いて、マスク合わせを伴うパターニング工程数を少なく
することにより、かかるパターニング工程において、発
生する半導体基板の欠け等を防止し、製造歩留まりの向
上を図ることができるとともに、工程数削減により、製
造コストの低減も可能となる。
いて、マスク合わせを伴うパターニング工程数を少なく
することにより、かかるパターニング工程において、発
生する半導体基板の欠け等を防止し、製造歩留まりの向
上を図ることができるとともに、工程数削減により、製
造コストの低減も可能となる。
【００４５】また、ＰＨＳ層とＡｕＳｕハンダとの馴染
みも良好なものとすることにより、半導体装置の信頼性
向上を図ることができる。
みも良好なものとすることにより、半導体装置の信頼性
向上を図ることができる。
【００４６】また、第２の金属層を電解メッキで形成す
る場合に、メッキ給電層表面を不活性なＡｕ薄膜で覆っ
ておくことにより、電解メッキ工程におけるメッキ給電
層表面の酸化を防止でき、第１の金属層と第２の金属層
との密着性を向上させ、半導体装置の信頼性の向上を図
ることができる。
る場合に、メッキ給電層表面を不活性なＡｕ薄膜で覆っ
ておくことにより、電解メッキ工程におけるメッキ給電
層表面の酸化を防止でき、第１の金属層と第２の金属層
との密着性を向上させ、半導体装置の信頼性の向上を図
ることができる。
【図１】 本発明の実施の形態１にかかる半導体装置の
製造工程図である。
製造工程図である。
【図２】 本発明の実施の形態１にかかる半導体装置の
製造工程図である。
製造工程図である。
【図３】 本発明の実施の形態１にかかる半導体装置の
製造工程図である。
製造工程図である。
【図４】 本発明の実施の形態２にかかる半導体装置の
製造工程図である。
製造工程図である。
【図５】 従来の半導体装置の製造工程図である。
【図６】 従来の半導体装置の製造工程図である。
【図７】 従来の半導体装置の製造工程図である。
１ ＧａＡｓ基板、２、１４、１５、１７、２２ フォ
トレジスト層、３、第１の分離溝、４ 第１の金属層、
５ ワックス、６ 支持基板、７ 第２のメッキ給電
層、８ ＰＨＳ層、１０ エキスパンドフィルム、１１
第２の金属層、１２ レーザー溶断加工後のチップ
端、１３ Ｔｉ／Ａｕ層、１６ 第２の金属層、３３
第２の分離溝。
トレジスト層、３、第１の分離溝、４ 第１の金属層、
５ ワックス、６ 支持基板、７ 第２のメッキ給電
層、８ ＰＨＳ層、１０ エキスパンドフィルム、１１
第２の金属層、１２ レーザー溶断加工後のチップ
端、１３ Ｔｉ／Ａｕ層、１６ 第２の金属層、３３
第２の分離溝。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/78 Ｓ
Claims (13)
- 【請求項１】 半導体基板の表面に、第１の分離溝と該
第１の分離溝の表面を覆う第１の金属層とを形成し、該
半導体基板を裏面から薄膜化した後に、該第１の分離溝
の裏面に、該第１の金属層を露出させた第２の分離溝と
該第２の分離溝の表面を覆う第２の金属層とを形成し、
該第１の金属層と該第２の金属層とを該第１の金属層側
からレーザで溶断する半導体装置の製造方法であって、 上記第２の分離溝が、上記半導体基板の裏面の上記第１
の分離溝の裏面を除いた領域に形成された上記放熱用金
属層をマスクに、上記第１の金属層が露出するまで上記
半導体基板をエッチングして形成され、 上記第１の金属層と上記第２の金属層の上記レーザに対
する反射率が８０％以下であることを特徴とする半導体
装置の製造方法。 - 【請求項２】 上記第２の金属層の融点が、上記第１の
金属層の融点より高いことを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 上記第２の金属層が、 上記第２の分離溝表面及び上記放熱金属層表面を覆うよ
うに第２の金属層を形成した後に、該第２の分離溝を埋
め込むように上記第２の金属層上の全面に塗布したフォ
トレジストを、該第２の分離溝を埋め込んだフォトレジ
ストが残るように全面露光して除去し、 更に、上記フォトレジストをマスクに、上記放熱金属層
表面上の上記第２の金属層を除去して、上記第２の分離
溝の表面に該第２の金属層を残して形成することを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 上記第２の分離溝表面及び上記放熱金属
層表面を覆うように第２の金属層を形成した後に、該第
２の金属層を覆うように、Ｔｉの薄膜及びＡｕの薄層を
順次形成することを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項５】 上記第２の分離溝を形成した後に、少な
くとも該第２の分離溝の表面を覆うようにメッキ給電層
及びＡｕメッキ薄層を連続形成し、該メッキ給電層を用
いて該Ａｕメッキ薄層上に上記第２の金属層をメッキ形
成することを特徴とする請求項１〜４のいずれかに記載
の半導体装置の製造方法。 - 【請求項６】 上記Ａｕメッキ薄層の膜厚が、５００Å
〜５０００Åであることを特徴とする請求項５に記載の
半導体装置の製造方法。 - 【請求項７】 上記Ａｕメッキ薄層の膜厚が、５００Å
〜１０００Åであることを特徴とする請求項５に記載の
半導体装置の製造方法。 - 【請求項８】 上記第１の金属層及び上記第２の金属層
が、上記レーザ溶断に用いるレーザ光に対する反射率が
８％以下の金属層から形成されることを特徴とする請求
項１〜４のいずれかに記載の半導体装置の製造方法。 - 【請求項９】 上記第１の金属層及び上記メッキ給電層
が、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択さ
れるＮｉ系合金から形成され、上記第２の金属層が、Ｎ
ｉ又はＣｒから形成されることを特徴とする請求項１〜
４のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 半導体素子が形成された半導体基板
と、該半導体基板の裏面に形成された放熱用金属層と、
該半導体基板の側面を覆い、かつつば状の突出部を有す
る金属層を備えた半導体装置であって、 上記突出部が、少なくとも第１の金属層と、該第１の金
属層の裏面上に連続形成されたメッキ給電層及びＡｕメ
ッキ層と、該メッキ給電層を用いて該Ａｕメッキ層上に
メッキ形成された第２の金属層の積層構造からなること
を特徴とする半導体装置。 - 【請求項１１】 上記第２の金属層の融点が、上記第１
の金属層の融点より高いことを特徴とする請求項１０に
記載の半導体装置。 - 【請求項１２】 上記第１の金属層及び上記メッキ給電
層が、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択
されるＮｉ系合金からなり、上記第２の金属層が、Ｎｉ
又はＣｒからなることを特徴とする請求項１０に記載の
半導体装置。 - 【請求項１３】 上記放熱用金属層の表面上に、少なく
とも上記第２の金属層と、Ｔｉの薄膜及びＡｕの薄層と
が、順次積層されることを特徴とする請求項１０に記載
の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07024898A JP3810204B2 (ja) | 1998-03-19 | 1998-03-19 | 半導体装置の製造方法および半導体装置 |
| US09/134,331 US6008537A (en) | 1998-03-19 | 1998-08-14 | Semiconductor device with heat dissipation metal layer and metal projections |
| TW087114897A TW389957B (en) | 1998-03-19 | 1998-09-08 | Semiconductor device and manufacture method thereof |
| CN98119700A CN1230013A (zh) | 1998-03-19 | 1998-09-23 | 半导体装置的制造方法和半导体装置 |
| DE19843650A DE19843650A1 (de) | 1998-03-19 | 1998-09-23 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US09/427,584 US6245596B1 (en) | 1998-03-19 | 1999-10-27 | Method of producing semiconductor device with heat dissipation metal layer and metal projections |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07024898A JP3810204B2 (ja) | 1998-03-19 | 1998-03-19 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274108A true JPH11274108A (ja) | 1999-10-08 |
| JP3810204B2 JP3810204B2 (ja) | 2006-08-16 |
Family
ID=13426079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07024898A Expired - Lifetime JP3810204B2 (ja) | 1998-03-19 | 1998-03-19 | 半導体装置の製造方法および半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6008537A (ja) |
| JP (1) | JP3810204B2 (ja) |
| CN (1) | CN1230013A (ja) |
| DE (1) | DE19843650A1 (ja) |
| TW (1) | TW389957B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3662260B2 (ja) * | 1996-09-24 | 2005-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2000323797A (ja) * | 1999-05-10 | 2000-11-24 | Pioneer Electronic Corp | 窒化物半導体レーザ及びその製造方法 |
| JP2000332100A (ja) | 1999-05-18 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2001085361A (ja) * | 1999-09-10 | 2001-03-30 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR20020086587A (ko) * | 2000-03-09 | 2002-11-18 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 |
| US7181261B2 (en) * | 2000-05-15 | 2007-02-20 | Silver James H | Implantable, retrievable, thrombus minimizing sensors |
| JP2002026270A (ja) * | 2000-07-10 | 2002-01-25 | Nec Corp | 半導体装置の製造方法 |
| US6399463B1 (en) * | 2001-03-01 | 2002-06-04 | Amkor Technology, Inc. | Method of singulation using laser cutting |
| GB0110088D0 (en) * | 2001-04-25 | 2001-06-20 | Filtronic Compound Semiconduct | Semiconductor wafer handling method |
| US6797530B2 (en) * | 2001-09-25 | 2004-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements |
| JP3875867B2 (ja) * | 2001-10-15 | 2007-01-31 | 新光電気工業株式会社 | シリコン基板の穴形成方法 |
| US6812548B2 (en) * | 2001-11-30 | 2004-11-02 | Intel Corporation | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices |
| US20060091534A1 (en) * | 2002-12-13 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | Chip part manufacturing method and chip parts |
| WO2004090975A1 (en) * | 2003-04-08 | 2004-10-21 | Koninklijke Philips Electronics N.V. | Method of manufacturing semiconductor devices |
| GB0323286D0 (en) * | 2003-10-04 | 2003-11-05 | Koninkl Philips Electronics Nv | Device and method of making a device having a flexible layer structure |
| WO2006013731A1 (ja) * | 2004-08-06 | 2006-02-09 | A. L. M. T. Corp. | 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード |
| US7118930B1 (en) * | 2005-08-17 | 2006-10-10 | Dong-Sing Wuu | Method for manufacturing a light emitting device |
| JP2008028352A (ja) * | 2006-06-02 | 2008-02-07 | Nec Lighting Ltd | 電子機器および電子機器の製造方法 |
| US7879652B2 (en) * | 2007-07-26 | 2011-02-01 | Infineon Technologies Ag | Semiconductor module |
| JP2010171107A (ja) * | 2009-01-21 | 2010-08-05 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| CN102045956B (zh) * | 2010-12-28 | 2012-09-05 | 深南电路有限公司 | 等长金手指的镀金方法 |
| JP5637330B1 (ja) | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
| US11886122B2 (en) * | 2021-06-24 | 2024-01-30 | Fraunhofer Usa, Inc. | Deep etching substrates using a bi-layer etch mask |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198669A (ja) * | 1992-01-23 | 1993-08-06 | Mitsubishi Electric Corp | 高出力半導体装置の製造方法 |
| JPH06112236A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08125077A (ja) * | 1994-10-26 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置の製造方法、及び半導体装置 |
| JPH08264491A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Electric Corp | 半導体デバイスのチップ分離方法及び半導体デバイス固定用エキスパンドシート |
| WO1998013862A1 (fr) * | 1996-09-24 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur et son procede de fabrication |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2505065B2 (ja) * | 1990-10-04 | 1996-06-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2763441B2 (ja) * | 1992-02-06 | 1998-06-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH06209058A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| JP3350152B2 (ja) * | 1993-06-24 | 2002-11-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3193863B2 (ja) * | 1996-01-31 | 2001-07-30 | ホーヤ株式会社 | 転写マスクの製造方法 |
| JP3079987B2 (ja) * | 1996-02-28 | 2000-08-21 | 日本電気株式会社 | 電界放出電子源およびその製造方法 |
| JP3724110B2 (ja) * | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-03-19 JP JP07024898A patent/JP3810204B2/ja not_active Expired - Lifetime
- 1998-08-14 US US09/134,331 patent/US6008537A/en not_active Expired - Lifetime
- 1998-09-08 TW TW087114897A patent/TW389957B/zh active
- 1998-09-23 CN CN98119700A patent/CN1230013A/zh active Pending
- 1998-09-23 DE DE19843650A patent/DE19843650A1/de not_active Ceased
-
1999
- 1999-10-27 US US09/427,584 patent/US6245596B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198669A (ja) * | 1992-01-23 | 1993-08-06 | Mitsubishi Electric Corp | 高出力半導体装置の製造方法 |
| JPH06112236A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08125077A (ja) * | 1994-10-26 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置の製造方法、及び半導体装置 |
| JPH08264491A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Electric Corp | 半導体デバイスのチップ分離方法及び半導体デバイス固定用エキスパンドシート |
| WO1998013862A1 (fr) * | 1996-09-24 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur et son procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008537A (en) | 1999-12-28 |
| TW389957B (en) | 2000-05-11 |
| DE19843650A1 (de) | 1999-09-23 |
| CN1230013A (zh) | 1999-09-29 |
| US6245596B1 (en) | 2001-06-12 |
| JP3810204B2 (ja) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274108A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6562648B1 (en) | Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials | |
| JP5073917B2 (ja) | 電気的なコンタクトを有する光電子半導体チップならびに該光電子半導体チップを製造するための方法 | |
| JP3374880B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP4020977B2 (ja) | 光放射デバイスの製造方法 | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| JP2006210829A (ja) | 発光素子及び発光素子の製造方法 | |
| JP2007525016A (ja) | 窒化ガリウムを処理する方法 | |
| TW200308000A (en) | Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method | |
| JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP2008042143A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| JP2010225852A (ja) | 半導体素子及びその製造方法 | |
| US20080305570A1 (en) | Led chip production method | |
| JPH1012917A (ja) | 発光ダイオード及びその製造方法 | |
| US20240087877A1 (en) | Backside metallized compound semiconductor device and method for manufacturing the same | |
| JPH0722435A (ja) | 半導体装置およびその製造方法 | |
| JP2008153362A (ja) | 半導体発光素子の製造方法、半導体発光素子及び発光装置 | |
| US6603190B2 (en) | Semiconductor device | |
| JP2000106352A (ja) | レーザー溶断方式半導体装置の製造方法および半導体装置 | |
| JP4542508B2 (ja) | 垂直型発光ダイオードおよびその製造方法 | |
| JP2006261415A (ja) | 半導体装置の製造方法 | |
| CN116072793A (zh) | 高光效发光二极管器件结构及其制作方法 | |
| JPH11238870A (ja) | 半導体装置とその製造方法 | |
| JP3708342B2 (ja) | 発光ダイオード素子の製造方法 | |
| TW201724551A (zh) | 發光元件的安裝方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |