JP2007525016A - 窒化ガリウムを処理する方法 - Google Patents

窒化ガリウムを処理する方法 Download PDF

Info

Publication number
JP2007525016A
JP2007525016A JP2006520357A JP2006520357A JP2007525016A JP 2007525016 A JP2007525016 A JP 2007525016A JP 2006520357 A JP2006520357 A JP 2006520357A JP 2006520357 A JP2006520357 A JP 2006520357A JP 2007525016 A JP2007525016 A JP 2007525016A
Authority
JP
Japan
Prior art keywords
gan
layer
sapphire
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006520357A
Other languages
English (en)
Inventor
アーバンネック，ウルフラム
Original Assignee
アリージス・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アリージス・テクノロジーズ・インコーポレーテッド filed Critical アリージス・テクノロジーズ・インコーポレーテッド
Publication of JP2007525016A publication Critical patent/JP2007525016A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

大型の窒化ガリウム発光ダイオードにおいて熱放散を改善する方法は、サファイアをより良い熱伝導体に代えることにより、結果として熱エネルギをより効果的に除去することを含む。ＧａＮエピタキシャル層と支持ウエハとの間に信頼性があり、強力な仮のボンディングを達成する方法。成長基板から二次基板にエピタキシャル膜を転写する方法。エキシマ・レーザが成長基板からの膜の剥離を開始する。このレーザ・ビームはシャドー・マスクによって成形され、成長基板にある既存のパターンと位置合わせされる。白色スペクトル光を放射するＬＥＤを製造する方法。ダイを分割およびパッケージングする前にＧａＮエピタキシャル・ウエハ上に青色またはＵＶスペクトルを励起後に白色スペクトルを放射する蛍光体。ＧａＮエピタキシャル層上に金属基板を堆積させる方法。

Description

関連出願
本願は２００３年８月４日出願の第６０／４９２，７２０号、２００３年７月２２日出願の第６０／４８９，３５０号、２００３年７月１４日出願の第６０／４８７，８９６号、２００３年８月４日出願の第６０／４９２，７１３号、および２００３年７月１４日出願の第６０／４８７，４１７号を含む米国特許仮出願の優先権を主張するものである。このような仮出願の開示を本願明細書に援用する。
本発明は一般に高出力発光ダイオードとエピタキシャル膜に関し、さらに特にはサファイア発光ダイオード上の高出力窒化ガリウム、成長基板から二次基板へのＧａＮ膜の転写、垂直な窒化ガリウム、窒化ガリウム・ダイオードに関する。
窒化ガリウム（ＧａＮ）をベースにした発光ダイオード（ＬＥＤ）は、ＵＶから緑色部分のスペクトルにおける固体発光の重要な源である。他のＬＥＤ材料系（例えば、リン化インジウム、ガリウム砒素）とは異なり、高品質のＧａＮウエハが市販されていないので、ＧａＮは一般に高品質のサファイア（Ａｌ2Ｏ3）基板または炭化ケイ素（ＳｉＣ）基板上で成長させている。ＳｉＣはサファイアよりもさらに高価であり、サファイアに比してＳｉＣの品質は低いためにＳｉＣ上で高品質のＧａＮ膜を得ることは困難である。したがって、サファイアはＧａＮエピタキシャル基板の市販されている最良の選択である。
サファイアは熱伝導性が悪い。従って、動作状態にあるＬＥＤチップから熱を除去することが困難である。入力電流が多くなると、チップでより多くの熱が発生し、サファイア基板の熱伝導は限られているため、チップは熱くなる。大きなチップは動作するためにより多くの入力電流を必要とするので、この問題はＬＥＤのチップサイズが大きくなるにしたがって非常に深刻になる。実際、非効率的な吸熱能力は大面積ＬＥＤの輝度における限定要因の１つである。チップ温度はデバイスの寿命と安定性に著しい影響を及ぼす。このことは白色スペクトル光を再放射するのに蛍光体（例えば、ＹＡＧ）を使用する青色チップまたはＵＶチップに特に当てはまる。
現行の大面積ＧａＮ ＬＥＤは熱除去問題に対処するために、フリップチップ・ボンディングなどの最新のパッケージング技術に依存している。このようなパッケージング方法はコストを増大させるとともに、歩留りを下げる可能性がある。さらに、チップサイズと入力電力が益々大きくなるにつれて、このような技術はＬＥＤチップから十分な熱エネルギを除去して動作温度を安定かつ低いものに保つのに十分でないことがある。
ＧａＮは熱的かつ電気的に絶縁性があるので、望ましくない特性である。したがって、サファイア基板を熱的かつ電気的に伝導性のある二次基板（例えば、種々の金属）と代えることが有用である。
カリフォルニア州立大学バークレー校のグループは、サファイアを介して２４８ｎｍのＫｒＦエキシマ・レーザを照射することによってサファイアからＧａＮを除去する方法を開発した。このレーザの波長に対するサファイアのバンドギャップ・エネルギのために、レーザ・ビームは最小の吸収でサファイアを通過する。しかし、ＧａＮのバンドギャップ・エネルギはそのようなものであるので、レーザ・ビームの大半がサファイア−ＧａＮ界面のＧａＮ膜に吸収される。この吸収されたエネルギはサファイア−ＧａＮ界面の非常に薄い領域におけるＧａＮをガリウム（Ｇａ）と窒素（Ｎ）に分解するのに十分なものである。Ｇａの融点は３０℃であるので、３０℃を超えて加熱することによって照射後ＧａＮ膜をサファイアから除去することができる。
レーザ・ビーム・エネルギ密度が低くなればＧａＮは分解するが、高品質剥離後ＧａＮ膜を得るのに必要なエネルギ密度は一般に６００ｍＪ／ｍ2を超える。そのようなエネルギ密度では、市販のレーザの出力に制限があるためにビーム・サイズは約２ｃｍ2に制限される。現行の技術のＧａＮは５０ｍｍ径のサファイア・ウエハ上で成長されるが、この技術は大型のウエハ（７７ｍｍ、１００ｍｍ）に移行しつつある。最大２ｃｍ2のレーザ・ビーム・サイズを用いれば、５０ｍｍのＧａＮ膜は１１以上の別個の剥離サイクルを必要とするであろう。一般に、最初の剥離は高品質の膜を生成するが、剥離された領域と剥離されていない領域との界面には高い応力が蓄積する。このような応力は以降の剥離サイクル中に非常に多くのクラックをＧａＮ膜に生じるおそれがある。このようなクラックはＧａＮ膜の次の処理中に歩留りを著しく低減させる。
レーザ処理中にＧａＮ層のクラックの量を制限する一方法は、なんらかのチップ間分離を行うために、レーザ処理の前にＧａＮにトレンチをエッチングすることである。このようなトレンチがＧａＮを完全に貫通してエッチングされない場合、チップ間分離は効果的なものにはならず、クラックは依然としてチップからチップに伝わる。トレンチがＧａＮ層を完全に貫通してエッチングされると、分離は効果的なものになるが、支持ウエハ・ボンディング層はレーザに照射されて弱くなるので、レーザ処理を終了する前に支持ウエハが剥離されるおそれがある。
ＧａＮ材料からも他の任意の知られた半導体からも、白色スペクトルＬＥＤを直接生成することができない。このため、固体白色光を生成する現行の方法は青色またはＵＶＧａＮ ＬＥＤチップを作製し、パッケージング中に種々の蛍光体（例えば、イットリウム・アルミニウム・ガーネット−ＹＡＧ）をチップの上部に塗布する工程から構成される。この蛍光体は青色またはＵＶのチップの放射線を吸収し、白色スペクトル放射線を再放射する。
蛍光体層の組成、厚さ、均一性は輝度、演色評価数（ＣＲＩ）、色温度などのパラメータを含む得られる白色光の質を決定する際に重要である。パッケージング中に蛍光体を塗布するこの従来のアプローチは、パッケージング工程を非常に複雑にし、固体白色光源の使用を制限する。さらに、蛍光体層は経時的にＧａＮチップ、ワイヤ・ボンド、またはＬＥＤパッケージを封入するのに用いられるエポキシと相互に作用することが多く、その結果経時的に劣化し、寿命が短縮する。
ＧａＮは一般に非常に高品質のサファイア（Ａｌ2Ｏ3）上で成長され、これは熱的かつ電気的に絶縁性があるので、望ましくない特性である。したがって、サファイア基板を熱的かつ電気的に伝導性のある二次基板（例えば、種々の金属）と代えることが有用である。
カリフォルニア州立大学バークレー校のグループは、サファイアを介して２４８ｎｍのＫｒＦエキシマ・レーザを照射することによってサファイアからＧａＮを除去する方法を開発した。このレーザ・リフト・オフ工程の前に、バークレー校のグループはサファイア成長基板（ＧａＮ層のｐ型ドープ表面）と反対にあるＧａＮ側に導電性ウエハ（すなわちＳｉ）を永久的にボンディングした。このＳｉウエハはリフト・オフ中にＧａＮ層を支持し、リフト・オフ後に基板を導通するという役割を果たす。
一般に、ｐ型ドープしたＧａＮ層との良好なオーミック・コンタクトを形成することは難しく、そのようなコンタクトに使用可能な冶金法は限られている。さらに、上記のバークレー校の方法では、発光ダイオード用途に使用するためには、ＳｉウエハをＧａＮ層にボンディングする金属層は高い反射性もなければならない。
まとめると、本発明の好適な実施態様はＧａＮ ＬＥＤの吸熱問題に対して（パッケージング・レベルとは対照的に）チップレベルの解決法を含む。これはＧａＮ膜を成長させた後にサファイア基板を種々の金属などの熱伝導性基板に代えることによって達成される。ＧａＮ膜はサファイア基板上でエピタキシャルに成長される。次に、この膜を膜エッチングや、金属および／または誘電体堆積と組合せてパターン化する。一実施態様では、このパターン化したＧａＮ膜をサファイア基板から導電性基板に転写する。蛍光体層はＧａＮ膜を導電性基板に転写した前または後のいずれかで加えられるが、チップ分離（ウエハ・ダイシング）の前に塗布される。別の実施形態では、支持ウエハ（ケイ素、サファイア、金属、または他の材料）を任意の種々の可溶性接着層または永久接着層（例えば、フォトレジスト、ワックス、有機接着剤、金属はんだ）を用いて、ＧａＮ膜に一時的または永久的にボンディングする。別の場合には、支持ウエハは、蒸着、スパッタリング、めっき、または他の堆積法を用いて堆積されてもよい。この支持ウエハは機械的支持体、エピタキシャル層との電気的コンタクト、エピタキシャル層から放出される光のための光路、またはこの３つすべての組合せとして働く。
サファイアを通過する前およびサファイア−ＧａＮ界面のＧａＮに吸収される前に、適切なエネルギと波長のレーザ・ビームがシャドー・マスクを通される。膜の特定の所望の部分のみがレーザ放射線に照射されるように、このシャドー・マスクをパターン化したＧａＮ膜と位置合わせする。ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅウエハ全体をこのようにレーザ・ビームに曝露させた後、ウエハを加熱し、支持ウエハによってまだ支持されているＧａＮ膜からサファイアを除去する。
新たに照射されたＧａＮ表面を適切に洗浄し、調整した後、二次基板（シリコン、サファイア、金属、または他の材料）をこのＧａＮ表面にボンディングして、除去したサファイア・ウエハと置き換えることができるが、ボンディングしなくてもよい。別の場合には、蒸着、スパッタリング、めっき、または他の堆積技術を用いて堆積させてよい。この二次基板は機械的支持体、エピタキシャル層との電気的コンタクト、エピタキシャル層から放出される光のための光路、またはこの３つすべての組合せとして働き得る。必要があれば、ここで支持ウエハを除去することができる。
別の実施態様では、ＧａＮ膜はサファイア基板上でエピタキシャル成長される。次に、この膜を膜エッチングや金属および／または誘電体堆積と組合せてパターン化する。支持ウエハ（ケイ素、サファイア、または他の材料）を任意の種々の可溶性接着層（例えば、フォトレジスト、ワックス、有機接着剤）を用いて、ＧａＮ膜に一時的にボンディングする。適切なエネルギと波長のレーザ・ビームがサファイアを通され、サファイア−ＧａＮ界面のＧａＮに吸収させる。ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅウエハ全体をこのようにしてレーザ・ビームに曝露させた後、ウエハを加熱し、ＧａＮ膜からサファイアを除去する。ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅウエハ全体をこのようにしてレーザ・ビームに曝露させた後、ウエハを加熱し、まだ支持ウエハによって支持されているＧａＮ膜からサファイアを除去する。新たに照射されたＧａＮ表面を適切に洗浄し、調整した後、所望の光学的、電気的、機械的性質を有する二次基板をこのＧａＮ表面上に載せ、除去されたサファイア・ウエハと置き換える。必要に応じて、ここで支持ウエハを除去することができる。
一実施形態では、ＬＥＤ用途に成長させたＧａＮエピタキシャル膜は主要な３つの順次成長する層（図１）からなり、その各々は多数の付加的な層にさらに分割される。この主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、ｎ型ドープした導電性ＧａＮ層（３）からなる。ＧａＮのｐ−ｎ接合は整流性があるので、そのようなＧａＮ膜はｐ型層（１）から量子井戸（ＱＷ）層（２）を介してｎ型層（３）に導通できるだけで、他の方向には導通しない。上記のように、十分な電流がＱＷ層を通された場合に限り、光はＱＷ層から放出される。したがって、ＧａＮ ＬＥＤデバイスはこの活性電流を流すためｎ型とｐ型層（１、３）の両方にコンタクトパッドを必要とする。
従来のＧａＮ ｏｎ ＳａｐｐｈｉｒｅＬＥＤ（図２）では、ｎ型パッド（５）を介してｎ型層（３）にコンタクトさせるためにＧａＮの一部を除去しなければならなかった。これはサファイア（４）が電気的に導電性がないことによる。ここでは、電流はｐ型パッド（６）、ｐ型層（１）からＱＷ層（２）を通り、ｎ型層（３）を通ってｎ型パッド（５）まで通る。電流はｎ型層（３）を通って横方向に流れるので、このタイプの構造はラテラルと呼ばれる。
ラテラル構造では、電流の流れは最適ではなく、特に電流が高くなると、電流集中として知られた状態が発生する。これはＬＥＤの効果を低減させる。また、サファイア基板（４）の熱伝導性が悪いために、ラテラルＬＥＤから熱を除去することは単純ではない。これは動作中にチップ温度を上昇させ、安定性を低減させ、デバイスの寿命を低減させるおそれがある。
電気的かつ熱的により効果のあるデバイス構造を図３ａに示す。電流と熱をデバイスを通して垂直に流すことができる、電気的かつ熱的に導電性の基板（７）にサファイア基板が代えられている。ここでは電流はｐ型パッド（６）からｐ型層（１）、ＱＷ層（２）、ｎ型層（３）を介して、ｎ型パッドの役割もする基板（７）に流れるので、これは垂直デバイス構造として知られている。別の垂直構成を図３ｂに示している。
高品質ＧａＮエピタキシー用の成長基板として使用されることになっている場合、基板（７）の選択は限定される。十分な品質、直径、厚さのＧａＮウエハは現在のところ技術的に実現不可能である。ＧａＮエピタキシーを成長させるのにＳｉＣウエハが用いられるが、十分な品質のＳｉＣは非常に高価であり、一般には市販されていない。しかし、サファイアをＧａＮエピタキシーに使用して高品質のＧａＮを生成し、次に導電性基板と置換すれば、この置換された導電性基板はエピタキシャル成長に適合しなくてもよい。これによって置換用の基板の選択がいっそう柔軟になる。
エピタキシャル成長後にサファイア基板を置き換えるのに必要な工程を図４〜１２に概略的に示す。まず、図１に示したＧａＮエピタキシャル層をサファイア上に成長させる。わかり易いように、図１の層（１）、（２）、（３）は図４で１つの層（８）に組み合わされている。
ＧａＮのエピタキシー後、ＧａＮエッチングや種々の堆積（金属、誘電体）工程、さらには合金化工程を通してＧａＮ層をパターン化する。このような工程は図３ａのｐ型コンタクトを作り、次の膜剥離工程やダイシング工程を促進させるフィーチャを作製する。図５はサファイア（４）上のＧａＮ層（８）をパターン化した２つのＬＥＤ構造を示している。各デバイスの大きさに応じて、各サファイア・ウエハは数千のＬＥＤデバイスを含むことがある。
次に、接着層（９）をＧａＮ表面上に堆積させる（図６を参照）。この層は厚いフォトレジスト、スピンオン・ガラス、エポキシ、有機接着剤、ワックスなどのいくつかの異なるタイプの材料で構成させることができる。次の工程を柔軟にするため、および本発明の実施形態のために、接着層は仮のもので、工程が終了すれば容易に除去できるべきである。この要件のためにフォトレジスト、有機接着剤、ワックスが魅力的なものとなっている。適切に実行された場合、均一で反復可能な気泡のない層を生成するので、接着層を堆積させる好適な方法はスピン・コーティングである。
図７では適切な接着層を、まだ硬化させない状態で適所に用いて支持ウエハ（１０）が取り付けられる。次に、支持ウエハ（１０）を後から除去できるように注意しながら、時間と温度を組合せてこのアセンブリを硬化させる。サファイア基板の除去後にも取り扱えるように、支持ウエハには十分な剛性が必要である。また、カリフォルニア州立大学の研究者らは支持ウエハの機械的剛性をＧａＮ膜の機械的剛性と適合させることが、サファイア除去中のＧａＮへの損傷を低減させるのに有用であることを見出した。
次に、サファイアのバンドギャップ（９ｅＶ）よりも低いが、ＧａＮのバンドギャップ（３．４ｅＶ）よりも高い波長エネルギのレーザ放射線（図８）にウエハを選択的に曝露させる。波長を１３８ｎｍ〜３６４ｎｍに制限する。このような波長では、レーザはサファイアを通るときには吸収が最小であるが、ＧａＮにおいては最大に吸収されてＧａＮ膜に著しく浸透することはない。本発明のこの実施形態のために、２４８ｎｍのエキシマ・レーザが用いられるが、このようなレーザが十分な高出力密度のものが市販されているためである。ＧａＮ−サファイア界面においてＧａＮをガリウムと窒素に分解するためには６００ｍＪ／ｃｍ2を超えるビーム出力密度が必要である。
図８に示すように、パターン化したＧａＮ（８）に入念に位置合わせしたシャドー・マスク（１１）を用いて、先の処理中にＧａＮが除去された領域にレーザ・ビーム（１２）が当たるのを阻止する。接着層（９）をレーザ・ビームに直接的に曝露させれば層を弱めて、支持ウエハ（１０）の剥離やＧａＮ膜のクラックを生じるおそれがあるので、これはきわめて重要である。
さらに、レーザ・エネルギ密度の制限があるので、最大２ｍｍ2の面積を一度に照射することができるだけである。したがって、５０ｍｍ径のウエハ全体を（ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅの現行の技術で）照射するためには、複数回にわたって順番に照射を実行しなければならない。１回の照射で一般的には比較的クラックのない剥離領域を得ることができるが、完全にボンディングされたＧａＮへの剥離されたＧａＮの変わり目で、剥離された領域の境界には大きな応力が蓄積する。剥離された領域に隣接かつ接して２回目の照射を行えば、ＧａＮ膜に重大なクラックを引き起こすことが多い。図１３はシャドー・マスクを用いずに、位置合わせされていない１回のレーザ照射を示している。（１４）と（１５）は未照射のＧａＮデバイスと接着層をそれぞれ示している。（１６）は完全に照射かつ剥離されたＧａＮデバイスを示し、（１７）は照射され、したがって弱められた接着層を示している。高い応力がＧａＮ膜に存在する照射の境界を（１８）で示している。
しかし、本発明において具体化されるように、選択的にレーザを照射すれば、照射領域内のすべてのＧａＮデバイスが完全に剥離され、かつ隣接するＧａＮダイ間の接着層が弱められず、かつ照射境界の応力を吸収できることが保証される。図１４はシャドー・マスクを用いてパターン化した１つのレーザ照射を示している。未照射のＧａＮデバイス（１４）、未照射の接着層（１５）、完全に照射されたＧａＮデバイス（１６）も示している。図１３とは対照的に、部分的に照射されたＧａＮデバイスはなく、照射された接着層の領域はない。必要に応じて、幅広い接着層で充填されたトレンチをＧａＮウエハ上に組み入れて各レーザ照射の剥離境界を調節し、さらにこのような境界の応力蓄積に起因するクラックの可能性を低減させることができる。
ウエハ全体をレーザ・ビームに曝露させた後、ウエハを３０℃をわずかに超えるまで加熱すると、サファイア成長ウエハを除去することができる。図９は剥離されたサファイア・ウエハ（４）と支持ウエハ１０にボンディングされたＧａＮ層（８）を示している。Ｇａ（１３）の薄膜が新たに照射された両面に剥離後に残るが、この残存物はＨＣｌ：Ｈ2Ｏ（１：１）に１０秒間浸漬することにより容易に除去することができる。このような洗浄されたウエハを図１０に示している。
ここで、照射したＧａＮ膜（８）の上に図１１の二次基板（７）を堆積させる。基板材料は多数あるので、この基板を堆積させる方法は多数ある。本発明のための好適な実施形態は、Ｔｉ／Ａｌ（５０Å／４０００Å）またはＡｇ（４０００Å）層に続いてＴｉ／ＡｌまたはＡｇの腐蝕を防ぐための薄いＣｒ／Ａｕ（５００Å／１０，０００Å）層からなる薄いコンタクト層の電子ビーム蒸着である。ここで、金属の厚い（５０〜１００μｍ）層をウエハの上にめっきしてよい。金属の選択は用途に左右されるが、電気的、熱的特性のためにＣｕが良い選択である。
最終的に、図１１の支持ウエハ（１０）が、接着層（８）を溶解させるために適した溶媒、通常はアセトンに浸漬することによって除去される。ウエハを個々のデバイスにダイシングする前の最終的なウエハ構造を図１２に示す。個々のチップのより詳細な図を図３ａに示しており、（ｎ型パッドとしても働く）（７）は二次基板であり、（６）はｐ型パッドであり、（１）はエピタキシャルｐ型層であり、（２）はエピタキシャルのＱＷ層であり、（３）はエピタキシャルのｎ型層である。
本発明の別の実施形態は上記の一時的な支持ウエハに代わってレーザ剥離の前に永久的な支持ウエハをボンディングまたは堆積させることである。この永久的な支持ウエハは機械的支持体、エピタキシャル層との電気的コンタクト、エピタキシャル層から放出される光のための光路または反射器のいずれかとして用いられるであろう。この実施形態では二次基板は必要ではないが、必ずしもというわけではないが一般には、Ｔｉ／Ａｌ（５０Å／４０００Å）層に続いてＴｉ／Ａｌの腐蝕を防ぎかつワイヤ・ボンディングを可能にするＣｒ／Ａｕ（５００Å／１５，０００Å）層からなる薄いコンタクト層から構成されるＮ型ボンド・パッドに置き換えられる。この実施形態からの個々のチップの図を図３ｂに示しており、（１０）は（ｐ型パッドとしても働く）支持ウエハであり、（５）はｎ型パッドであり、（１）はエピタキシャル膜のｐ型層であり、（２）はエピタキシャル膜のＱＷ層であり、（３）はエピタキシャル膜のｎ型層である。
別の実施形態では、ＬＥＤ用途に成長されたＧａＮエピタキシャル膜は主要な３つの順次成長される層（図１）からなり、その各々は多数の付加的な層にさらに分割される。この主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、ｎ型ドープした導電性ＧａＮ層（３）からなる。ＧａＮｐ−ｎ接合は整流性があるので、そのようなＧａＮ膜はｐ型層（１）から量子井戸（ＱＷ）層（２）を介してｎ型層（３）に電流を流すことができるだけで、他の方向には流すことはできない。上記のように、十分な電流がＱＷ層を通された場合に限り、光はＱＷ層から放出される。したがって、ＧａＮ ＬＥＤデバイスはこの活性電流を通すｎ型とｐ型層（１、３）の両方にコンタクトパッドを必要とする。
従来のＧａＮ ｏｎ ＳａｐｐｈｉｒｅＬＥＤ（図２）では、ｎ型パッド（５）を介してｎ型層（３）とのコンタクトを形成するためにＧａＮの一部を除去しなければならなかった。これはサファイア（４）が電気的に導電性がないことによる。ここでは、電流はｐ型パッド（６）からＱＷ層（２）を通ってｎ型層（３）を介してｎ型パッド（５）まで通る。電流はｎ型層（３）を通って横方向に流れるので、このタイプの構造はラテラルと呼ばれる。
ラテラル構造では、電流の流れは最適ではなく、特に電流が高くなると、電流集中として知られた状態が発生する。これはＬＥＤの効果を低減させる。また、サファイア基板（４）の熱伝導性が悪いために、ラテラルＬＥＤから熱を除去することは単純ではない。これは動作中にチップ温度を上昇させ、安定性を低減させ、デバイスの寿命を低減させるおそれがある。
電気的かつ熱的により効果のあるデバイス構造を図３ａに示す。このサファイア基板は電流と熱をデバイスを通して垂直に流すことを可能にする電気的かつ熱的に導電性の基板（７）に代えられている。ここでは電流はｐ型パッド（６）からｐ型層（１）、ＱＷ層（２）、ｎ型層（３）を介して、ｎ型パッドの役割もする基板（７）に流れるので、これは垂直デバイス構造として知られている。
高品質ＧａＮエピタキシー用の成長基板として使用されることになっている場合、基板（７）の選択は限定される。十分な品質、直径、厚さのＧａＮウエハは現在のところ技術的に実現不可能である。ＧａＮエピタキシーを成長させるのにＳｉＣウエハが用いられるが、十分な品質のＳｉＣは非常に高価であり、一般には市販は実現不可能である。しかし、サファイアをＧａＮエピタキシーに使用して高品質のＧａＮを生成させ、次に導電性基板と置換すれば、この置換された導電性基板はエピタキシャル成長に適合しなくてもよい。これによって置換用の基板の選択がいっそう柔軟になる。
エピタキシャル成長後にサファイア基板と置き換えるのに必要な工程を図４〜１２に概略的に示す。まず、図１に示したＧａＮエピタキシャル層をサファイア上で成長させる。わかり易いように、図１の層（１）、（２）、（３）は図４で１つの層（８）に組み合わされている。
ＧａＮのエピタキシー後、ＧａＮエッチングと種々の堆積（金属、誘電体）工程さらには合金化工程を通してＧａＮ層をパターン化する。このような工程は図３ａのｐ型コンタクトを作り、次の膜剥離工程とダイシング工程を容易にし、かつ本発明にきわめて重要であるフィーチャを作製する。図５はサファイア（４）上のＧａＮ層（８）にパターン化した２つのＬＥＤ構造を示している。各デバイスの大きさに応じて、各サファイア・ウエハは数千のＬＥＤデバイスを含むであろう。
次に、接着層（９）をＧａＮ表面上に堆積させる（図６を参照）。この層は厚いフォトレジスト、スピンオン・ガラス、エポキシ、有機接着剤、ワックスなどのいくつかの異なるタイプの材料から構成される。次の工程を柔軟にするため、および本発明の実施形態のために、接着層は仮のもので、工程が終了すれば容易に除去できるべきである。この要件のためにフォトレジスト、有機接着剤、ワックスが魅力的なものとなっている。適切に実行された場合、均一で反復可能な気泡のない層を生成するので、接着層を堆積させる好適な方法はスピン・コーティングである。
図７では適切な接着層を、まだ硬化させない状態で適所に用いて支持ウエハ（１０）が取り付けられる。次に、支持ウエハ（１０）を後から除去できるように注意しながら、時間と温度を組合せてこのアセンブリを硬化させる。サファイア・ウエアを除去後にも取り扱えるように、支持ウエハには十分な剛性が必要である。また、カリフォルニア州立大学の研究者らは支持ウエハの機械的剛性をＧａＮ膜の機械的剛性と適合させることが、サファイア除去中のＧａＮへの損傷を低減させるのに有用であることを見出した。
次に、サファイアのバンドギャップ（９ｅＶ）よりも低いが、ＧａＮのバンドギャップ（３．４ｅＶ）よりも高い波長エネルギのレーザ放射線（図８を参照）にウエハを選択的に曝露させる。波長を１３８ｎｍ〜３６４ｎｍに制限する。このような波長では、レーザはサファイアを通るときには吸収が最小であるが、ＧａＮにおいては最大に吸収されてＧａＮ膜に著しく浸透することはない。本発明のこの実施形態のために、２４８ｎｍのＫｒＦエキシマ・レーザが用いられるが、このようなレーザが十分な高出力密度のものとして市販されているためである。ＧａＮ−サファイア界面においてＧａＮをガリウムと窒素に分解するためには６００ｍＪ／ｃｍ2を超えるビーム出力密度が必要である。
図８に示すように、パターン化したＧａＮ（８）に入念に位置合わせしたシャドー・マスク（１１）を用いて、先の処理中にＧａＮが除去された領域にレーザ・ビーム（１２）が当たるのを阻止する。これは本発明にとってはきわめて重要である。大半の接着剤、特に、一時的なものであり、故に本発明にとっては非常に関心のある接着剤はＵＶ光によって悪影響を受ける。そのような接着剤は２４８ｎｍまでの種々の程度、特に６００ｍＪ／ｃｍ2レーザ・パルスに反応し易い。そのような放射線はエポキシやフォトレジストなどの特定の接着剤を過硬化して、接着剤を脆く、弱くし、クラックや剥離を被り易くするおそれがある。いくつかの一時的な接着剤はこの過硬化後には除去が不可能になるかもしれず、必要に応じて支持ウエハを除去することが不可能になる。ワックスなどの他の材料は、レーザ・ビームの吸収によって温度が上昇すると軟化することがある。また、これはＧａＮのクラックを生じさせ、極端な場合には、レーザ処理が完了する前に支持ウエハの剥離を生じる。
さらに、レーザ・エネルギ密度の制限があるので、最大２ｍｍ2の面積を一度に照射することができるだけである。したがって、５０ｍｍ径のウエハ全体を（ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅの現行の技術で）照射するためには、複数回にわたって順番に照射を実行しなければならない。ウエハやそれぞれに対してこのような照射を正確に位置合わせしないと、いくつかの接着剤は２回以上照射されて先のパラグラフに記載した接着層の劣化を悪化することになる。
図１３はシャドー・マスクが使用されておらず、位置合わせされていない１回のレーザ照射を示している。形状（１４）と（１５）は未照射のＧａＮデバイスと接着層をそれぞれ示している。形状（１６）は完全に照射かつ剥離されたＧａＮデバイスを示し、形状（１７）は照射され、したがって弱められた接着剤を示している。高い応力がＧａＮ膜に存在する照射の境界を（１８）で示している。本発明に記載されるように、（１７）などの形状は照射レーザ・ビームとともにシャドー・マスクを用いない場合には避けられない。
しかし、本発明において具体化されるように、選択的にレーザを照射すれば、照射領域内のすべてのＧａＮデバイスが完全に剥離され、かつ隣接するＧａＮダイ間の接着層が弱められず、かつ照射境界の応力を吸収できることが保証される。図１４はシャドー・マスクを用いてパターン化した１つのレーザ照射を示している。未照射のＧａＮデバイス（１４）、未照射の接着層（１５）、完全に照射されたＧａＮデバイス（１６）も示している。図１３とは対照的に、照射された接着層の領域はない。必要に応じて、幅広い接着層で充填されたトレンチをＧａＮウエハに組み入れて各レーザ照射の剥離境界を調節し、さらにこのような境界の応力蓄積に起因するクラックの可能性を低減させることができる。
ウエハ全体をレーザ・ビームに曝露させた後、ウエハを３０℃をわずかに超えるまで加熱すると、サファイア成長ウエハを除去することができる。図９は剥離されたサファイア・ウエハ（４）と支持ウエハ１０にボンディングされたＧａＮ層（８）を示している。Ｇａ（１３）の薄膜が新たに照射された両面に剥離後に残るが、この残存物はＨＣｌ：Ｈ2Ｏ（１：１）に１０秒間浸漬することにより容易に除去することができる。このような洗浄されたウエハを図１０に示している。
ここで、照射したＧａＮ膜（８）の上に図１１の二次基板（７）を堆積させる。基板材料は多数あるので、この基板を堆積させる方法は多数ある。最終的に、図１１の支持ウエハ（１０）は接着層（８）を溶解させるために適した溶媒、通常はアセトンに浸漬することによって除去できる。ウエハを個々のデバイスにダイシングする前の最終的なウエハ構造を図１２に示す。
一実施形態では、ＬＥＤ用途に成長されたＧａＮエピタキシャル膜は主要な３つの順次成長される層（図１）からなり、その各々は多数の付加的な層にさらに分割できる。この主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、ｎ型ドープした導電性ＧａＮ層（３）からなる。ＧａＮｐ−ｎ接合は整流性があるので、そのようなＧａＮ膜はｐ型層（１）から量子井戸（ＱＷ）層（２）を介してｎ型層（３）に電流を流すことができるだけで、他の方向には流すことはできない。上記のように、十分な電流がＱＷ層を通された場合に限り、光はＱＷ層から放出される。したがって、ＧａＮ ＬＥＤデバイスはこの活性電流を通すｎ型とｐ型層（１、３）の両方にコンタクトパッドを必要とする。
従来のＧａＮ ｏｎ ＳａｐｐｈｉｒｅＬＥＤ（図２）では、ｎ型パッド（５）を介してｎ型層（３）とのコンタクトを形成するために、ＧａＮの一部を除去しなければならなかった。これはサファイア（４）が電気的に導電性がないことによる。ここでは、電流はｐ型パッド（６）から、ｐ型層（１）、ＱＷ層（２）を通ってｎ型層（３）を介してｎ型パッド（５）まで通ることができる。電流はｎ型層（３）を通って横方向に流れるので、このタイプの構造はラテラルと呼ばれる。
ラテラル構造では、電流の流れは最適ではなく、特に電流が高くなると、電流集中として知られた状態が発生する。これはＬＥＤの効果を低減させる。また、サファイア基板（４）の熱伝導性が悪いために、ラテラルＬＥＤから熱を除去することは単純ではない。これは動作中にチップ温度を上昇させ、安全性を低減させ、かつデバイスの寿命を低減させるおそれがある。
電気的かつ熱的により効果のあるデバイス構造を図３ａに示す。このサファイア基板は電流と熱をデバイスを通して垂直に流すことを可能にする電気的かつ熱的に導電性の基板（７）に代えられている。ここでは電流はｐ型パッド（６）からｐ型層（１）、ＱＷ層（２）、ｎ型層（３）を介して、ｎ型パッドの役割もする基板（７）に流れるので、これは垂直デバイス構造として知られている。別の垂直構成を図３ｂに示している。
高品質ＧａＮエピタキシー用の成長基板として使用されることになっている場合、基板（７）の選択は限定される。十分な品質、直径、厚さのＧａＮウエハは現在のところ技術的に実現不可能である。ＧａＮエピタキシーを成長させるのにＳｉＣウエハが用いられるが、十分な品質のＳｉＣは非常に高価であり、一般には市販のものとしては実現不可能である。しかし、サファイアをＧａＮエピタキシーに使用して高品質のＧａＮを生成し、次に導電性基板と置換すると、この置換された導電性基板はエピタキシャル成長に適合しなくてもよい。これによって置換用の基板の選択がいっそう柔軟になる。
エピタキシャル成長後にサファイア基板と置き換えるのに必要な工程を図４〜１２に概略的に示す。まず、図１に示したＧａＮエピタキシャル層をサファイア上で成長させる。わかり易いように、図１の層（１）、（２）、（３）は図４で１つの層（８）に組み合わされている。
ＧａＮのエピタキシー後、ＧａＮエッチングと種々の堆積（金属、誘電体）工程さらには合金化工程を通してＧａＮ層をパターン化する。このような工程は図３ａのｐ型コンタクトを作り、次の膜剥離工程とダイシング工程を容易にするフィーチャを作製する。図５はサファイア（４）上のＧａＮ層（８）にパターン化した２つのＬＥＤ構造を示している。各デバイスの大きさに応じて、各サファイア・ウエハは数千のＬＥＤデバイスを含むであろう。
次に、接着層（９）をＧａＮ表面上に堆積させる（図６を参照）。この層は厚いフォトレジスト、スピンオン・ガラス、エポキシ、有機接着剤、ワックスなどのいくつかの異なるタイプの材料から構成できる。次の工程を柔軟にするため、および本発明の実施形態のために、接着層は仮のもので、工程が終了すれば容易に除去できるべきである。この要件のためにフォトレジスト、有機接着剤、ワックスが魅力的なものとなっている。適切に実行された場合均一で反復可能な気泡のない層を生成するので、接着層を堆積させる好適な方法はスピン・コーティングである。
図７では適切な接着層を、まだ硬化させない状態で適所に用いて支持ウエハ（１０）が取り付けられる。次に、支持ウエハ（１）を後から除去できるように注意しながら、時間と温度を組合せてこのアセンブリを硬化させる。サファイア・ウエアを除去後にも取り扱えるように、支持ウエハには十分な剛性が必要である。また、カリフォルニア州立大学の研究者らは支持ウエハの機械的剛性をＧａＮ膜の機械的剛性と適合させることが、サファイア除去中のＧａＮへの損傷を低減させるのに有用であることを見出した。
次に、サファイアのバンドギャップ（９ｅＶ）よりも低いが、ＧａＮのバンドギャップ（３．４ｅＶ）よりも高い波長エネルギのレーザ放射線（図８を参照）にウエハを選択的に曝露させる。波長を１３８ｎｍ〜３６４ｎｍに制限する。このような波長では、レーザはサファイアを通るときには吸収が最小であるが、ＧａＮにおいては最大に吸収されてＧａＮ膜に著しく浸透することはない。本発明のこの実施形態のために、２４８ｎｍのＫｒＦエキシマ・レーザが用いられるが、このようなレーザが十分な高出力密度のものとして市販されているためである。ＧａＮ−サファイア界面においてＧａＮをガリウムと窒素に分解するためには６００ｍＪ／ｃｍ2を超えるビーム出力密度が必要である。
図８に示すように、パターン化したＧａＮ（８）に入念に位置合わせしたシャドー・マスク（１１）を用いて、先の処理中にＧａＮが除去された領域にレーザ・ビーム（１２）が当たるのを阻止する。接着層（９）をレーザ・ビームに直接的に曝露させれば層を弱めて、支持ウエハ（１０）の剥離とＧａＮ膜のクラックを生じるおそれがあるので、これはきわめて重要である。
さらに、レーザ・エネルギ密度の制限があるので、最大２ｍｍ2の面積を一度に照射することができる。したがって、５０ｍｍ径のウエハ全体を（ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅの現行の技術で）照射するためには、複数回にわたって順番に照射を実行しなければならない。１回の照射で一般的には比較的クラックのない剥離領域を得ることができるが、完全にボンディングされたＧａＮへの剥離されたＧａＮの変わり目で、剥離された領域の境界には大きな応力が蓄積する。剥離された領域に隣接かつ接して２回目の照射を行えば、ＧａＮ膜に重大なクラックを引き起こすことが多い。図１３はシャドー・マスクが使用されず位置合わせされていない１回のレーザ照射を示している。（１４）と（１５）は未照射のＧａＮデバイスと接着層をそれぞれ示している。（１６）は完全に照射かつ剥離されたＧａＮデバイスを示し、（１７）は照射され、したがって弱められた接着層を示している。高い応力がＧａＮ膜に存在する照射の境界を（１８）で示している。
しかし、本発明において具体化されるように、選択的にレーザを照射すれば、照射領域内のすべてのＧａＮが完全に剥離され、かつ隣接するＧａＮダイ間の接着層が弱められず、かつ照射境界の応力を吸収できることが保証される。図１４はシャドー・マスクを用いてパターン化した１つのレーザ照射を示している。未照射のＧａＮデバイス（１４）、未照射の接着層（１５）、完全に照射されたＧａＮデバイス（１６）も示している。図１３とは対照的に、部分的に照射されたＧａＮデバイスはなく、照射された接着層の領域はない。必要に応じて、幅広い接着層で充填されたトレンチをＧａＮウエハ上に組み入れて各レーザ照射の剥離境界を調節し、さらにこのような境界の応力蓄積に起因するクラックの可能性を低減させることができる。
ウエハ全体をレーザ・ビームに曝露させた後、ウエハを３０℃をわずかに超えるまで加熱すると、サファイア成長ウエハを除去することができる。図９は剥離されたサファイア・ウエハ（４）と支持ウエハ１０にボンディングされたＧａＮ層（８）を示している。Ｇａ（１３）の薄膜が新たに照射された両面に剥離後に残るが、この残存物はＨＣｌ：Ｈ2Ｏ（１：１）に１０秒間浸漬することにより容易に除去することができる。このような洗浄されたウエハを図１０に示している。
ここで、照射したＧａＮ膜（８）の上に図１１の二次基板（７）を堆積させる。基板材料は多数あるので、この基板を堆積させる方法は多数ある。本発明のための好適な実施形態は、Ｔｉ／Ａｌ（５０Å／４０００Å）またはＡｇ（４０００Å）層に続いてＴｉ／ＡｌまたはＡｇの腐蝕を防ぐための薄いＣｒ／Ａｕ（５００Å／１０，０００Å）層からなる薄いコンタクト層の電子ビーム蒸着である。ここで、金属の厚い（５０〜１００μｍ）層をウエハの上にめっきしてよい。金属の選択は用途に左右されるが、電気的、熱的特性のためにＣｕが良い選択である。
最終的に、図１１の支持ウエハ（１０）は接着層（８）を溶解させるために適した溶媒、通常はアセトンに浸漬することによって除去できる。ウエハを個々のデバイスにダイシングする前の最終的なウエハ構造を図１２に示す。個々のチップのより詳細な図を図３ａに示しており、（ｎ型パッドとしても働く）（７）は二次基板であり、（６）はｐ型パッドであり、（１）はエピタキシャルｐ型層であり、（２）はエピタキシャルのＱＷ層であり、（３）はエピタキシャルのｎ型層である。
本発明の別の実施形態は上記の一時的な支持ウエハに代わってレーザ剥離の前に永久的な支持ウエハをボンディングまたは堆積させることである。この永久的な支持ウエハは機械的支持体、エピタキシャル層との電気的コンタクト、エピタキシャル層から放出される光のための光路または反射器のいずれかとして用いられるであろう。この実施形態では二次基板は必要ではないが、必ずしもというわけではないが一般には、Ｔｉ／Ａｌ（５０Å／４０００Å）層に続いてＴｉ／Ａｌの腐蝕を防ぎかつワイヤ・ボンディングを可能にするＣｒ／Ａｕ（５００Å／１０，０００Å）層からなる薄いコンタクト層から構成されるＮ型ボンド・パッドに置き換えられる。この実施形態からの個々のチップの図を図３ｂに示しており、（１０）は（ｐ型パッドとしても働く）支持ウエハであり、（５）はｎ型パッドであり、（１）はエピタキシャル膜のｐ型層であり、（２）はエピタキシャル膜のＱＷ層であり、（３）はエピタキシャル膜のｎ型層である。
さらに別の実施形態では、ＬＥＤ用途に成長されたＧａＮエピタキシャル膜は主要な３つの順次成長される層（図１）からなり、その各々は多数の付加的な層にさらに分割できる。この主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、ｎ型ドープした導電性ＧａＮ層（３）からなるこの主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、一般にはサファイア基板（４）上に成長されるがそうでなくてもよいｎ型ドープした導電性ＧａＮ層（３）からなる。ＧａＮｐ−ｎ接合は整流性があるので、そのようなＧａＮ膜はｐ型層（１）から量子井戸（ＱＷ）層（２）を介してｎ型層（３）に電流を流すことができるだけで、他の方向には流すことはできない。上記のように、十分な電流がＱＷ層を通された場合に限り、光はＱＷ層から放出される。したがって、ＧａＮ ＬＥＤデバイスはこの活性電流を通すｎ型とｐ型層（１、３）の両方にコンタクトパッドを必要とする。
従来のＧａＮ ｏｎ ＳａｐｐｈｉｒｅＬＥＤ（図１５）では、ｎ型パッド（５）を介してｎ型層（３）とのコンタクトを形成するためにＧａＮの一部を除去しなければならななかった。これはサファイア（４）が電気的に導電性がないことによる。ここでは、電流はｐ型パッド（６）、ｐ型層からＱＷ（２）を通ってｎ型層（３）を介してｎ型パッド（５）まで通ることができる。電流はｎ型層（３）を通って横方向に流れるので、このタイプの構造はラテラルと呼ばれる。
図１６は標準的なリード・フレームにチップを取り付け、ワイヤ・ボンディングした後のラテラル青色ＧａＮ ＬＥＤチップ（８）を示している。２つのワイヤ・ボンド、すなわちｎリード線（１１）にｎ型パッドを接続するｎワイヤ・ボンド（７）と、ｐリード線（１０）にｐ型パッドを接続するｐワイヤ・ボンド（９）がある。図１７に示したように、白色ＬＥＤランプを作製するために、青色ＧａＮチップ（８）を蛍光体含浸エポキシ（１２）で被覆する。最後のパッケージング工程（図１８）では、チップ（８）、ワイヤ・ボンド（７、９）、蛍光体層（１２）をエポキシ・レンズ（１３）内に封入する。
電気的かつ熱的により効果のある青色ＧａＮ ＬＥＤ構造を図１９に示す。電流と熱をデバイスを通して垂直に流すことを可能にする電気的かつ熱的に導電性の基板（１４）にサファイア基板が代えられている。ここでは電流はｐ型パッド（６）からｐ型層（１）、ＱＷ層（２）、ｎ型層（３）を介して、ｎ型パッドの役割もする基板（１４）に流れるので、これは垂直デバイス構造として知られている。
図２０は図１８のラテラル青色ＬＥＤチップ（８）と類似する方法で従来の白色ランプとしてパッケージングされた青色垂直ＧａＮ ＬＥＤチップ（１５）を示している。このチップ基板はここではＮ型パッドであるため、必要なのはｐワイヤ・ボンド（９）のみであり、パッケージングがいくらか簡単になる。しかし、チップ（１５）は青色であるので、蛍光体層（１２）が依然として必要となる。
図２１ａは本発明において具体化されたような白色垂直ＧａＮ ＬＥＤチップを示している。すべての層は図１９のものと同じであるが、蛍光体層（１７）とパッシベーション層（１６）が加えられている。このパッシベーション層ははＧａＮチップと周囲環境から蛍光体を分離する。図２２は本発明において具体化されたような白色ランプとしてパッケージングされた白色垂直チップ（１８）を示している。この層は既にチップ上に存在しているので、パッケージング中に蛍光体層は導入されない。
白色ＧａＮ ＬＥＤチップを作製するのに必要な工程を図２２〜３３に概略的に示す。まず、図１に示したＧａＮエピタキシャル層をサファイア上で成長させる。わかり易いように、図１の層（１）、（２）、（３）は図２３で１つの層（２０）に組み合わされている。
ＧａＮのエピタキシー後、ＧａＮエッチングや種々の堆積（金属、誘電体）工程さらには合金化工程を通してＧａＮ層をパターン化する。このような工程は図１９のｐ型コンタクトを作り、次の膜剥離工程とダイシング工程を容易にし、かつ本発明にきわめて重要であるフィーチャを作製する。図２４はサファイア（４）上のＧａＮ層（２０）にパターン化した２つのＬＥＤ構造を示している。各デバイスの大きさに応じて、各サファイア・ウエハは数千のＬＥＤデバイスを含むであろう。
次に、接着層（２１）をＧａＮ表面上に堆積させる（図２５を参照）。この層は厚いフォトレジスト、スピンオン・ガラス、エポキシ、有機接着剤、ワックスなどのいくつかの異なるタイプの材料から構成できる。次の工程を柔軟にするため、接着層は仮のもので、工程が終了すれば容易に除去できるべきである。この要件のためにフォトレジスト、有機接着剤、ワックスが魅力的なものとなっている。適切に実行された場合、均一で反復可能な気泡のない層を生成するので、接着層を堆積させる好適な方法はスピン・コーティングである。
図２６では適切な接着層を、まだ硬化させない状態で適所に用いて支持ウエハ（２２）が取り付けられる。次に、支持ウエハを後から除去できるように注意しながら、時間と温度を組合せてこのアセンブリを硬化させる。サファイア・ウエアを除去後にも取り扱えるように、支持ウエハには十分な剛性が必要である。また、カリフォルニア州立大学の研究者らは支持ウエハの機械的剛性をＧａＮ膜の機械的剛性と適合させることが、サファイア除去中のＧａＮへの損傷を低減させるのに有用であることを見出した。
次に、サファイアのバンドギャップ（９ｅＶ）よりも低いが、ＧａＮのバンドギャップ（３．４ｅＶ）よりも高い波長エネルギのレーザ放射線（図２７を参照）にウエハを選択的に曝露させる。波長を１３８ｎｍ〜３６４ｎｍに制限する。このような波長では、レーザはサファイアを通るときには吸収が最小であるが、ＧａＮにおいては最大に吸収されてＧａＮ膜に著しく浸透することはない。本発明のこの実施形態のために、２４８ｎｍのＫｒＦエキシマ・レーザが用いられるが、このようなレーザが十分な高出力密度のものとして市販されているためである。ＧａＮ−サファイア界面においてＧａＮをガリウムと窒素に分解するためには６００ｍＪ／ｃｍ2を超えるビーム出力密度が必要である。
図２７に示すように、パターン化したＧａＮ（２０）に入念に位置合わせしたシャドー・マスク（２３）を用いて、先の処理中にＧａＮが除去された領域にレーザ・ビーム（２４）が当たるのを阻止する。接着層（２１）をレーザ・ビームに直接的に曝露させれば層を弱めて、支持ウエハ（２２）の剥離とＧａＮ膜のクラックを生じるおそれがあるので、これはきわめて重要である。
ウエハ全体をレーザ・ビームに曝露させた後、ウエハを３０℃をわずかに超えるまで加熱すると、サファイア成長ウエハを除去することができる。図２８は剥離されたサファイア・ウエハ（４）と支持ウエハ２２にボンディングされたＧａＮ層（２０）を示している。Ｇａ（２５）の薄膜が新たに照射された両面に剥離後に残るが、この残存物はＨＣｌ：Ｈ2Ｏ（１：１）に１０秒間浸漬することにより容易に除去することができる。このような洗浄されたウエハを図２９に示している。
ここで、図３０の二次基板（１４）を照射したＧａＮ膜（２０）の上に堆積させてよい。基板材料は多数あるので、この基板を堆積させる方法は多数ある。サンプルの工程は、Ｔｉ／Ａｌ（５０Å／４０００Å）層に続いて薄いＣｒ／Ａｕ（５００Å／１０，０００Å）層からなる薄いコンタクト層の電子ビーム蒸着である。ここで、金属の厚い（５０〜１００μｍ）層をウエハの上にめっきしてよい。金属の選択は用途に左右されるが、電気的、熱的特性のためにＣｕが良い選択である。
最終的に、図３０の支持ウエハ（２２）は接着層（２１）を溶解させるために適した溶媒、通常はアセトンに浸漬することによって除去できる。結果として得られたウエハ構造を図３１に示す。この時点で、ウエハ上の各ＬＥＤチップを電気的かつ光学的に検査する。ウエハの平均波長が次の蛍光体層の組成と厚さを決定することになるので、測定するのに重要なパラメータは各デバイスのピーク波長である。
次に、本発明において具体化されるように、図２１ａに示したパッシベーション−蛍光体−パッシベーション層（１６、１７）を堆積させる。わかり易いように、このような層は図３２の単一の層（１９）に組み合わされている。パッシベーション層と蛍光体層は共に低温のプラズマ強化気相成長法（ＰＥＣＶＤ）によって堆積される。本発明の別の実施形態は、レーザ・リフト・オフや基板転写の前に、図２４の記載の工程において、ウエハ工程の早い段階でパッシベーション−蛍光体−パッシベーション層を堆積させる工程を含む。早い段階で堆積させることの利点はより高い温度を使用することができ、層品質が改善される可能性があることにある。先に記載したように、後の段階で堆積させることの利点は蛍光体堆積前にウエハを検査することができ、より正確に蛍光体を適合させることが可能であることにある。
蛍光体層を堆積、パターン化して図２１ａのｐ型パッド（６）（図２３〜３３にはｐ型パッドを示していない）に接近できるようにした後、ウエハを再び検査することができ、この時点で各チップの白色スペクトルを測定する。検査後、ウエハをダイシングすると図３３の分離されたチップが得られる。図２２に示したように、ここではチップはパッケージングの準備ができている。
本発明の別の実施形態は上記の一時的な支持ウエハに代わってレーザ剥離の前に永久的な支持ウエハをボンディングまたは堆積させることである。この永久的な支持ウエハは機械的支持体、エピタキシャル層との電気的コンタクト、エピタキシャル層から放出される光のための光路または反射器のいずれかとして用いられるであろう。この実施形態では二次基板は必要ではないが、必ずしもというわけではないが一般には、Ｔｉ／Ａｌ（５０Å／４０００Å）層に続いてＴｉ／Ａｌの腐蝕を防ぎかつワイヤ・ボンディングを可能にするＣｒ／Ａｕ（５００Å／１５，０００Å）層からなる薄いコンタクト層から構成されるＮ型ボンド・パッドに置き換えられる。この実施形態からの個々のチップの図を図２１ｂに示しており、（２２）は（ｐ型パッドとしても働く）支持ウエハであり、（５）はｎ型パッドであり、（１）はエピタキシャル膜のｐ型層であり、（２）はエピタキシャル膜のＱＷ層であり、（３）はエピタキシャル膜のｎ型層であり、（１７）は蛍光体層であり、（１６）はパッシベーション層である。
別の実施形態では、ＬＥＤ用途に成長されたＧａＮエピタキシャル膜は主要な３つの順次成長される層（図１）からなり、その各々は多数の付加的な層にさらに分割できる。この主要層は中程度の導電性のｐ型ドープしたＧａＮ層（１）、（単一または複数のいずれかの）発光ＩｎＧａＮ量子井戸層（２）、ｎ型ドープした導電性ＧａＮ層（３）からなる。ＧａＮｐ−ｎ接合は整流性があるので、そのようなＧａＮ膜はｐ型層（１）から量子井戸（ＱＷ）層（２）を介してｎ型層（３）に電流を流すことができるだけで、他の方向には流すことはできない。上記のように、十分な電流がＱＷ層を通された場合に限り、光はＱＷ層から放出される。したがって、ＧａＮ ＬＥＤデバイスはこの活性電流を通すｎ型とｐ型層（１、３）の両方にコンタクトパッドを必要とする。
従来のＧａＮ ｏｎ ＳａｐｐｈｉｒｅＬＥＤ（図２）では、ｎ型パッド（５）を介してｎ型層（３）とのコンタクトを形成するためにＧａＮの一部を除去しなければならなかった。これはサファイア（４）が電気的に導電性がないことによる。ここでは、電流はｐ型パッド（６）、ｐ型層からＱＷ層（２）を通ってｎ型層（３）を介してｎ型パッド（５）まで通ることができる。電流はｎ型層（３）を通って横方向に流れるので、このタイプの構造はラテラルと呼ばれる。
ラテラル構造では、電流の流れは最適ではなく、特に電流が高くなると、電流集中として知られた状態が発生する。これはＬＥＤの効果を低減させる。また、サファイア基板（４）の熱伝導性が悪いために、ラテラルＬＥＤから熱を除去することは単純ではない。これは動作中にチップ温度を上昇させ、安全性を低減させ、かつデバイスの寿命を低減させるおそれがある。
電気的かつ熱的により効果のあるデバイス構造を図３ａに示す。電流と熱をデバイスを通して垂直に流すことを可能にする電気的かつ熱的に導電性の基板（７）にサファイア基板が代えられている。ここでは電流はｐ型パッド（６）からｐ型層（１）、ＱＷ層（２）、およびｎ型層（３）を介して、ｎ型パッドの役割もする基板（７）に流れるので、これは垂直デバイス構造として知られている。
高品質ＧａＮエピタキシー用の成長基板として使用されることになっている場合、基板（７）の選択は限定される。十分な品質、直径、厚さのＧａＮウエハは現在のところ技術的に実現不可能である。ＧａＮエピタキシーを成長させるのにＳｉＣウエハが用いられるが、十分な品質のＳｉＣは非常に高価であり、一般には市販のものとしては実現不可能である。しかし、サファイアをＧａＮエピタキシーに使用して高品質のＧａＮを生成し、次に導電性基板と置換すると、この置換された導電性基板はエピタキシャル成長に適合しなくてもよい。これによって置換用の基板の選択がいっそう柔軟になる。
エピタキシャル成長後にサファイア基板と置き換えるのに必要な工程を図４〜７および３４〜３８に概略的に示す。まず、図１に示したＧａＮエピタキシャル層をサファイア上で成長させる。わかり易いように、図１の層（１）、（２）、（３）は図４で１つの層（８）に組み合わされている。
ＧａＮのエピタキシー後、ＧａＮエッチングと種々の堆積（金属、誘電体）工程さらには合金化工程を通してＧａＮ層をパターン化する。このような工程は図３ａのｐ型コンタクトを作り、次の膜剥離工程とダイシング工程を容易にするフィーチャを作製する。図５はサファイア（４）上のＧａＮ層（８）にパターン化した２つのＬＥＤ構造を示している。各デバイスの大きさに応じて、各サファイア・ウエハは数千のＬＥＤデバイスを含むであろう。
次に、接着層（９）をＧａＮ表面上に堆積させる（図６を参照）。この層は厚いフォトレジスト、スピンオン・ガラス、エポキシ、有機接着剤、ワックスなどのいくつかの異なるタイプの材料から構成できる。次の工程を柔軟にするため、および本発明の実施形態のために、接着層は仮のもので、工程が終了すれば容易に除去できるべきである。この要件のためにフォトレジスト、有機接着剤、ワックスが魅力的なものとなっている。適切に実行された場合、均一で反復可能な気泡のない層を生成するので、接着層を堆積させる好適な方法はスピン・コーティングである。
図７では適切な接着層を、まだ硬化させない状態で適所に用いて支持ウエハ（１０）が取り付けられる。次に、支持ウエハ（１）を後から除去できるように注意しながら、時間と温度を組合せてこのアセンブリを硬化させる。サファイア・ウエアを除去後にも取り扱えるように、支持ウエハには十分な剛性が必要である。また、カリフォルニア州立大学の研究者らは支持ウエハの機械的剛性をＧａＮ膜の機械的剛性と適合させることが、サファイア除去中のＧａＮへの損傷を低減させるのに有用であることを見出した。
図３４では、次に、サファイアのバンドギャップ（９ｅＶ）よりも低いが、ＧａＮのバンドギャップ（３．４ｅＶ）よりも高い波長エネルギのレーザ放射線（１１）にウエハを選択的に曝露させる。波長を１３８ｎｍ〜３６４ｎｍに制限する。このような波長では、レーザはサファイアを通るときには吸収が最小であるが、ＧａＮにおいては最大に吸収されてＧａＮ膜に著しく浸透することはない。本発明のこの実施形態のために、２４８ｎｍのエキシマ・レーザが用いられるが、このようなレーザが十分な高出力密度のものとして市販されているためである。ＧａＮ−サファイア界面においてＧａＮをガリウムと窒素に分解するためには６００ｍＪ／ｃｍ2を超えるビーム出力密度が必要である。
ウエハ全体をレーザ・ビームに曝露させた後、ウエハを３０℃をわずかに超えるまで加熱すると、サファイア成長ウエハを除去することができる。図３５は剥離されたサファイア・ウエハ（４）と支持ウエハ（１０）にボンディングされたＧａＮ層（８）を示している。Ｇａ（１２）の薄膜が新たに照射された両面に剥離後に残るが、この残存物はＨＣｌ：Ｈ2Ｏ（１：１）に１０秒間浸漬することにより容易に除去することができる。このような洗浄されたウエハを図３６に示している。
ここで、照射したＧａＮ膜（８）の上に図１１（および図３）の二次基板（７）を堆積させる。最終的に、図３７の支持ウエハ（１０）は接着層（９）を溶解させるために適した溶媒、通常はアセトンに浸漬することによって除去できる。ウエハを個々のデバイスにダイシングする前の最終的なウエハ構造を図３８に示す。
二次基板のより詳細な図を図３８に示す。基板材料は多数あるので、この基板を堆積させる方法は多数ある。本発明のための好適な実施形態は、４０Å（４．０×１０-6ｍｍ）のチタン（１３）と４０Å（４．０×１０-6ｍｍ）のアルミ（１４）からなる薄いコンタクト層の電子ビーム蒸着であり、この目的は光学的に透過性であるように十分薄いままでＧａＮ層（８）のｎ型ドープ部分との良好なオーミック・コンタクトを形成することである。図１および３はこのｎ型ドープ層（３）をより明確に示している。
次の層（１５）は約２０００Å（２．０×１０-4ｍｍ）の銀からなる。この層はＧａＮＱＷ層によって生まれるスペクトルに対する良好な反射器として働くのに十分厚いものである必要がある。他の金属（例えば、アルミニウム）を使用することができるが、銀は利用可能な最良の金属製反射器の１つである。
次の２つの層は２０００Å（２．０×１０-4ｍｍ）のクロム（１６）に続き５０００Å（５．０×１０-4ｍｍ）の金（１７）からなる。クロムは障壁として働き、金が層（１３）、（１４）、および（１５）に移入しないようにする。金は次の工程段階中にこれら同じ層の腐蝕を妨げる。
ここで、蒸着、スパッタリング、めっき、または他の手段のいずれかによってバルク基板層（１８）をウエハ上に堆積させてよい。ウエハに多少の機械的強度を与えるために、この層は合理的には厚い（５０〜１００μｍ、すなわち０．０５〜０．１ｍｍ）であるべきである。この層は良好な熱的かつ電気的な導体であるべきである。最終的に、この層はウエハを個々のチップに分割するダイシングまたは他の方法を可能にするのに十分な機械的剛性がなくてはならない。層（１３）、（１４）、（１５）光学的処理をすべて行うので、この層の光学的性質は関連がない。
必要があればバルク層（１８）の選択に応じて、腐蝕を防ぐためにクロム層（１９）と金層（２０）の別のセットをバルク層の上部に堆積させてよい。また、金層（２０）が次のチップ取付け工程をより単純かつ強力にし得る。
本発明においてまた具体化される別の二次基板構造を図４０に示している。これは図３９に記載したものと実質的に同じであり、層（２１）が層（１４）と層（１５）との間に加えられている。層（２１）は単純な銀層（１５）単独よりも非常に良好な反射係数を所望の波長に提供するように調整することができる誘電性ブラッグ反射器（ＤＢＲ）からなる。しかし、ＤＢＲ層は導電性がなく、層（１４）と層（１５）との間に電気的接触が可能になるように、いくつかの開口部（２２）をこの層にパターン化しなければならない。
本発明の特定の実施形態を示し、説明してきたが、当業者であれば本発明の精神から逸脱することなく変更および変形がなされてよく、故に添付の特許請求範囲は本発明の真の精神および範囲内にあるようにこのような変更および改変を含むべきであることが明白となろう。
ＬＥＤ用途のためのＧａＮエピタキシャル層を示す概略図である。 デバイスを流れる電流の流れを示す、従来のラテラルＧａＮ ＬＥＤの概略図である。 デバイスを流れる電流の流れを示す、本発明で具体化された垂直ＧａＮ ＬＥＤの概略図である。 デバイスを流れる電流の流れを示す、本発明の別の実施形態の垂直ＧａＮ ＬＥＤの概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 シャドー・マスクを用いない１回のレーザ照射を示す概略図である。 シャドー・マスクを用いた１回のレーザ照射を示す概略図である。 従来のラテラル青色ＧａＮ ＬＥＤチップを示す概略図である。 リード・フレームに従来の取付けおよびワイヤ・ボンディングした後のラテラル青色ＧａＮ ＬＥＤチップを示す概略図である。 チップの青色スペクトルを白色に変えるために蛍光体層の従来の堆積工程後に、一部がパッケージングされたラテラル青色ＧａＮ ＬＥＤチップを示す概略図である。 従来の白色パッケージング法を示す、完全にパッケージングされたラテラル青色ＧａＮ ＬＥＤの概略図である。 垂直青色ＧａＮ ＬＥＤチップを示す概略図である。 従来の白色パッケージング法を示す、完全にパッケージングされた垂直青色ＧａＮ ＬＥＤの概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤチップを示す概略図である。 本発明の別の実施形態のような、垂直白色ＧａＮ ＬＥＤチップを示す概略図である。 本発明で具体化されるような、完全にパッケージングされた垂直白色ＧａＮ ＬＥＤを示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤチップの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 本発明で具体化されるような、垂直白色ＧａＮ ＬＥＤの工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 成長基板を除去し、本発明で具体化されるような二次基板を堆積させる工程を示す概略図である。 本発明で具体化されるような、ＤＢＲを用いない二次基板を示す詳細図である。 本発明で具体化されるような、ＤＢＲを用いた二次基板を示す詳細図である。

Claims (4)

  1. ＧａＮを処理する方法であって、
    （ａ）サファイア基板の上面の上にＧａＮエピタキシャル層を成長させる工程と、
    （ｂ）前記ＧａＮ層をパターン化する工程と、
    （ｃ）前記ＧａＮ層に支持構造体を取り付ける工程と、
    （ｄ）前記サファイア基板の底面に向けたレーザで照射する工程であり、前記レーザの波長は前記ＧａＮを剥離するように、かつ露出されたＧａＮ表面を形成するように、前記サファイアと前記ＧａＮ層との界面近傍で前記レーザのエネルギを吸収させるように選択される工程と、
    （ｅ）前記サファイア基板を除去する工程と、
    （ｆ）前記露出されたＧａＮ表面上に二次基板を堆積させる工程とを含む方法。
  2. 前記二次基板は導電性である請求項１に記載の方法。
  3. 前記二次基板は、
    （ａ）Ｔｉ／ＡｌとＡｇからなる群から選択された第１のコンタクト層と、
    （ｂ）前記第１の層上のＣｒ／Ａｕの第２の層と、
    （ｃ）前記第２の層上の金属の第３の層とを含む請求項１に記載の方法。
  4. 前記支持構造体は、
    （ａ）前記ＧａＮ上の第１の接着層と、
    （ｂ）前記第１の層上の第２の支持層とを含む請求項１に記載の方法。
JP2006520357A 2003-07-14 2004-07-14 窒化ガリウムを処理する方法 Pending JP2007525016A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US48741703P 2003-07-14 2003-07-14
US48789603P 2003-07-14 2003-07-14
US48935003P 2003-07-22 2003-07-22
US49272003P 2003-08-04 2003-08-04
US49271303P 2003-08-04 2003-08-04
PCT/US2004/022848 WO2005008740A2 (en) 2003-07-14 2004-07-14 Methods of processing of gallium nitride

Publications (1)

Publication Number Publication Date
JP2007525016A true JP2007525016A (ja) 2007-08-30

Family

ID=34084836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520357A Pending JP2007525016A (ja) 2003-07-14 2004-07-14 窒化ガリウムを処理する方法

Country Status (4)

Country Link
US (2) US7015117B2 (ja)
EP (1) EP1664393B1 (ja)
JP (1) JP2007525016A (ja)
WO (1) WO2005008740A2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
US8026155B2 (en) 2009-02-04 2011-09-27 Empire Technology Development Llc Method for producing semiconductor device
JP2011527117A (ja) * 2008-06-30 2011-10-20 ブリッジラックス インコーポレイテッド 蛍光体層を有する発光素子
JP2012016727A (ja) * 2010-07-08 2012-01-26 Ushio Inc レーザリフト方法およびレーザリフト装置
WO2012132236A1 (ja) * 2011-03-31 2012-10-04 パナソニック株式会社 半導体発光素子および発光装置
KR101254716B1 (ko) * 2011-11-07 2013-04-15 삼성코닝정밀소재 주식회사 패턴을 갖는 전이기판 제조방법
KR101270805B1 (ko) 2011-09-05 2013-06-05 한국과학기술원 피부치료용 플렉서블 광소자 제조방법, 이에 따라 제조된 플렉서블 광소자
US8986497B2 (en) 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
KR101873504B1 (ko) * 2011-12-09 2018-07-02 서울바이오시스 주식회사 에피 웨이퍼의 전기광학적 특성 측정용 패턴, 그것을 형성하는 방법 및 그것을 형성하기 위한 시스템
JP2020107821A (ja) * 2018-12-28 2020-07-09 株式会社ディスコ リフトオフ方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
WO2005008740A2 (en) * 2003-07-14 2005-01-27 Allegis Technologies, Inc. Methods of processing of gallium nitride
US7341880B2 (en) * 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes
US7344903B2 (en) * 2003-09-17 2008-03-18 Luminus Devices, Inc. Light emitting device processes
CN1918691A (zh) * 2003-12-24 2007-02-21 吉尔科有限公司 从氮化物倒装芯片激光去除蓝宝石
US20090023239A1 (en) * 2004-07-22 2009-01-22 Luminus Devices, Inc. Light emitting device processes
JP2006135133A (ja) * 2004-11-08 2006-05-25 Disco Abrasive Syst Ltd 窒化ガリウム基板のレーザー加工方法
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100638732B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
US7384808B2 (en) * 2005-07-12 2008-06-10 Visual Photonics Epitaxy Co., Ltd. Fabrication method of high-brightness light emitting diode having reflective layer
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
WO2007050736A2 (en) * 2005-10-26 2007-05-03 Velox Semiconductor Corporation Vertical structure semiconductor devices and method of fabricating the same
US7718449B2 (en) 2005-10-28 2010-05-18 Lumination Llc Wafer level package for very small footprint and low profile white LED devices
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US20080087875A1 (en) * 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
CN101244533B (zh) * 2007-02-16 2010-09-15 香港应用科技研究院有限公司 超平坦化学机械抛光技术之方法及使用该方法制造的半导体组件
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
SG148895A1 (en) * 2007-07-04 2009-01-29 Tinggi Technologies Private Ltd Separation of semiconductor devices for light emission
WO2009005477A1 (en) * 2007-07-04 2009-01-08 Tinggi Technologies Private Limited Separation of semiconductor devices
US8222064B2 (en) 2007-08-10 2012-07-17 Hong Kong Applied Science and Technology Research Institute Company Limited Vertical light emitting diode device structure and method of fabricating the same
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
TWI550900B (zh) * 2009-09-16 2016-09-21 津湧科技股份有限公司 半導體元件層及其製造方法
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8322884B2 (en) 2010-03-31 2012-12-04 Abl Ip Holding Llc Solid state lighting with selective matching of index of refraction
KR101125334B1 (ko) 2010-04-09 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8698161B2 (en) 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
DE102011015725B4 (de) * 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
US8952395B2 (en) * 2011-07-26 2015-02-10 Micron Technology, Inc. Wafer-level solid state transducer packaging transducers including separators and associated systems and methods
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
KR102011101B1 (ko) 2012-12-26 2019-08-14 삼성전자주식회사 발광 소자 패키지
US10615222B2 (en) * 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
CN108385161A (zh) * 2018-02-07 2018-08-10 赛富乐斯股份有限公司 氮化镓晶体制造方法和衬底
KR102567653B1 (ko) * 2018-06-11 2023-08-17 삼성디스플레이 주식회사 백라이트 유닛 및 이를 포함하는 표시 장치
TWI784175B (zh) * 2019-06-14 2022-11-21 培英半導體有限公司 以雷射開窗形成光學擋牆的方法及光學擋牆結構
CN110246939A (zh) * 2019-06-24 2019-09-17 东莞市中图半导体科技有限公司 一种图形化复合基底、制备方法及led外延片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002222773A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェハの製造方法
TW490863B (en) * 2001-02-12 2002-06-11 Arima Optoelectronics Corp Manufacturing method of LED with uniform color temperature
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
WO2005008740A2 (en) * 2003-07-14 2005-01-27 Allegis Technologies, Inc. Methods of processing of gallium nitride
EP2458652B1 (en) * 2006-06-23 2023-08-02 LG Electronics Inc. Method of making light emitting diodes having vertical topology

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
JP2011527117A (ja) * 2008-06-30 2011-10-20 ブリッジラックス インコーポレイテッド 蛍光体層を有する発光素子
US8026155B2 (en) 2009-02-04 2011-09-27 Empire Technology Development Llc Method for producing semiconductor device
US10297503B2 (en) 2009-12-07 2019-05-21 Ipg Photonics Corporation Laser lift off systems and methods
US11239116B2 (en) 2009-12-07 2022-02-01 Ipg Photonics Corporation Laser lift off systems and methods
US8986497B2 (en) 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
US10974494B2 (en) 2009-12-07 2021-04-13 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
JP2012016727A (ja) * 2010-07-08 2012-01-26 Ushio Inc レーザリフト方法およびレーザリフト装置
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
WO2012132236A1 (ja) * 2011-03-31 2012-10-04 パナソニック株式会社 半導体発光素子および発光装置
KR101270805B1 (ko) 2011-09-05 2013-06-05 한국과학기술원 피부치료용 플렉서블 광소자 제조방법, 이에 따라 제조된 플렉서블 광소자
KR101254716B1 (ko) * 2011-11-07 2013-04-15 삼성코닝정밀소재 주식회사 패턴을 갖는 전이기판 제조방법
KR101873504B1 (ko) * 2011-12-09 2018-07-02 서울바이오시스 주식회사 에피 웨이퍼의 전기광학적 특성 측정용 패턴, 그것을 형성하는 방법 및 그것을 형성하기 위한 시스템
JP2020107821A (ja) * 2018-12-28 2020-07-09 株式会社ディスコ リフトオフ方法
JP7206109B2 (ja) 2018-12-28 2023-01-17 株式会社ディスコ リフトオフ方法

Also Published As

Publication number Publication date
EP1664393A2 (en) 2006-06-07
EP1664393A4 (en) 2010-11-24
WO2005008740A2 (en) 2005-01-27
US20050042845A1 (en) 2005-02-24
EP1664393B1 (en) 2013-11-06
US7393705B1 (en) 2008-07-01
WO2005008740A3 (en) 2005-04-28
US7015117B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
JP2007525016A (ja) 窒化ガリウムを処理する方法
TWI420688B (zh) 用以移除一半導體發光裝置之成長基板的方法
TWI437724B (zh) 基板剝離之強健發光二極體結構
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
US6838704B2 (en) Light emitting diode and method of making the same
JP4954712B2 (ja) 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
US7125734B2 (en) Increased light extraction from a nitride LED
US8309377B2 (en) Fabrication of reflective layer on semiconductor light emitting devices
KR101542678B1 (ko) 실리콘 기판상에 성장시킨 저 결함 n-형 층을 갖는 LED
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
US7696523B2 (en) Light emitting device having vertical structure and method for manufacturing the same
KR20060059891A (ko) 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2011109118A (ja) 金属支持膜を使用した縦方向デバイスの製作方法
WO2010050451A1 (ja) 半導体発光素子の製造方法
JP2014524660A (ja) 発光装置およびその製造方法
US9530930B2 (en) Method of fabricating semiconductor devices
JP2014522584A (ja) 発光装置およびその製造方法
KR100774196B1 (ko) 수직형 발광 소자 제조방법
KR100887758B1 (ko) 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
US9472714B2 (en) Dicing-free LED fabrication
JP4904150B2 (ja) 発光素子の製造方法
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
KR20070122120A (ko) 수직형 발광 다이오드의 제조방법
WO2007007980A1 (en) Light emitting diode device comprising a diffusion barrier layer and method for preparation thereof