JP4904150B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP4904150B2
JP4904150B2 JP2006501475A JP2006501475A JP4904150B2 JP 4904150 B2 JP4904150 B2 JP 4904150B2 JP 2006501475 A JP2006501475 A JP 2006501475A JP 2006501475 A JP2006501475 A JP 2006501475A JP 4904150 B2 JP4904150 B2 JP 4904150B2
Authority
JP
Japan
Prior art keywords
substrate
support plate
semiconductor substrate
thin film
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006501475A
Other languages
English (en)
Other versions
JP2006518102A (ja
Inventor
シュタウス ペーター
プレスル アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10303978A external-priority patent/DE10303978A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006518102A publication Critical patent/JP2006518102A/ja
Application granted granted Critical
Publication of JP4904150B2 publication Critical patent/JP4904150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、独立請求項の上位概念に記載の半導体素子並びに製造方法に関する。
この形式の半導体素子は薄膜半導体基体および上に半導体基体が固定されている支持板を含んでいる。
薄膜半導体基体は例えば薄膜の光放出ダイオードチップの形の光電素子において使用される。薄膜の光放出ダイオードチップは殊に次の特徴によって特徴付けられている：
−支持板エレメントの方を向いている、放射生成、すなわち発光エピタキシャル層列の主表面に反射層が被着または形成され、この反射層がエピタキシャル層列に生成された電磁放射の少なくとも一部を該層列に再反射する；
−薄膜の光放出ダイオードチップは大体においてランベルトの表面放射器である；
−エピタキシャル層列は２０μｍまたはそれ以下の領域、殊に１０μｍの領域にある厚みを有しており；かつ
−エピタキシャル層列は、理想的には光がエピタキシャル成長されたエピタキシャル層列において近似的にエルゴード的分布されるようにするミキシングストラクチャを有している少なくとも１つの面を備えた少なくとも１つの半導体層を含んでいる、すなわちエピタキシャル層列はできるだけエルゴード的に確率的な散乱特性を有している。
薄膜の光放出ダイオードチップの基本原理は例えば、I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. october 1993, 2174- 2176 に記載されており、その開示内容はこれを以てしてここに取り込まれる。本発明は特に、薄膜の光放出ダイオードチップに関するが、それに限定されるものではないことを言明しておく。本発明は薄膜の光放出ダイオードチップの他に、その他のすべての薄膜半導体基体に対しても適している。
薄膜半導体基体の製造のためにまず、半導体層が適当な基板上に製造され、次いで支持板と接続され、それから基板から解離される。上に半導体層が配置されている支持板の分割、例えばのこ引きによって、それぞれが相応の支持板に固定されている複数の半導体基体が生じる。
ここで、半導体層の製造のために使用される基板が半導体層から除去されかつ同時に素子中の支持板として用いられないことが重要である。
この製造方法は、基板および支持板に対して異なっている材料を使用することができるという利点を有する。これによりそれぞれの材料は、一方における半導体層の製造に対する種々異なっている要求および他方における作動条件に相互にほぼ無関係に整合することができる。こうして支持板は機械的、熱的および光学的な特性に相応して最適化することができ、一方基板は半導体層を製造するための要求に応じて選択される。
殊に半導体層のエピタキシャル成長製造はエピタキシー基板に対して数多くの特有な要求を立てる。例えばエピタキシー基板および被着すべき半導体層の格子定数は相互に整合されていなければならない。更に基板はエピタキシー条件、殊に１０００℃を上回る温度に持ちこたえかつ当該の半導体材料のできるだけ均質な層のエピタキシャル成長に適合しているべきである。
これに対して半導体基体のさらなる処理および作動のためには例えば、高い導電性および熱伝導性並びに光電素子における放射透過性のような支持板の別の特性が前面にくる。それ故にエピタクシー基板に適している材料は素子における支持板としては制限されてしか適していないことが多い。更に、比較的高価なエピタクシー基板の場合は殊に、基板を複数回使用できるようにすることは価値ある。
半導体層の、エピタキシー基板からの解離は例えば、半導体−基板の境界面へレーザビームを照射することによって実現することができる。その際レーザビームは境界面の近傍で吸収されかつそこで熱が高められてついには半導体材料が分解されるまでになる。この形式の方法は例えば、刊行物ＷＯ９８／１４９８６から公知である。ここに記載されている、サファイア基板からＧａＮおよびＧａＩｎＮ層を解離する方法では３５５ｎｍでＱスイッチングされるＮｄ：Ｙａｇレーザの周波数３倍ビームが使用される。レーザビームは透明なサファイア基板を通って半導体層に入射されかつサファイア基板とＧａＮ半導体層との間の移行部の約１００ｎｍ厚の境界層において吸収される。その際境界面には高い温度が実現されて、ＧａＮ境界層が分解され、その結果として半導体層と基板との間の結合が分離される。
支持板として従来の方法において砒化ガリウム基板（ＧａＡｓ基板）が使用されることが多い。しかしその場合には処理の際、例えばＧａＡｓ基板ののこ引きの際に有毒な砒素を含有するくずが発生し、そのために煩雑な廃棄物処理が必要である。更には、上に述べた製造方法に対して十分な機械的な安定性を保証するためには所定の最小厚を有していなければならないということが加わる。このために半導体層の被着およびエピタキシー基板からの解離後に支持板を薄肉化する、例えば研磨する必要があり、これにより製造の際のコストおよび支持板における破断の危険性が高められる。
本発明の課題は改善された支持板を有する冒頭に述べた形式の薄膜素子を提供することである。殊にこの素子はできるだけ簡単かつコスト面で有利に製造可能であるようにしたい。更に本発明の課題は、相応の製造方法を提供することである。
この課題は独立請求項に記載の素子もしくは製造方法によって解決される。本発明の有利な発展形態は従属請求項の対象である。
本発明によれば、半導体素子を、ゲルマニウムを含んでいる支持板上に配置されている薄膜半導体基体によって形成するようになっている。有利には支持板としてゲルマニウム基板が使用される。以下にこの支持板は簡単に「ゲルマニウム支持板」と称する。
薄膜半導体基体とは本発明の枠内において基板のない半導体基体、すなわち該半導体基体がそもそも成長されたエピタキシー基板が分離されているエピタキシャル製造された半導体基板の謂いである。
固定のために、半導体基体は例えばゲルマニウム支持板に接着されていてよい。有利にははんだ接続部は薄膜半導体基体と支持板との間に実現されている。この種のはんだ接続は接着接続に比べて通例、より高い温度耐性およびより良好な熱伝導率を有している。更に、はんだ接続部を用いて付加的に手間をかけずに支持板と半導体基体との間で良好な導電接続が実現され、それは同時に半導体基体のコンタクト形成のために用いることができる。
ゲルマニウム支持板は砒素を含んでいる支持板より著しく容易に加工することができ、その際殊に有毒な砒素を含有しているくずが生じない。これにより製造時の総コストが低減される。更に、ゲルマニウム支持板はより高い機械的な安定によって特徴付けられており、このためにより薄い支持板を使用することができかつ殊に支持板の後からの薄肉化のための研磨を行わないでもすむ。更に、ゲルマニウム支持板は匹敵するＧａＡｓ支持板より著しくコスト面で有利である。
本発明の別の形態において薄膜半導体基体はゲルマニウム支持板にはんだ付けされる。有利にはこのために、金−ゲルマニウムはんだ接続部が実現される。これにより確固とした、温度耐性がよくしかも導電性も熱伝導性も良好である接続部が実現される。生じている金−ゲルマニウムはんだ接続部の溶融温度は完成した素子のマウント、例えばプリント配線板へのはんだ付けの際に通例生じる温度より大きいので、半導体基体がマウント時に支持板から解離するおそれはない。
本発明は、ＩＩＩ−Ｖ化合物半導体をベースにしている半導体基体に特別適しており、ここで殊にこれらは、０≦ｘ≦１を有する化合物ＡｌｘＧａ１−ｘＡｓ、それぞれ０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１を有するＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、ＩｎｘＡｓｙＧａ１−ｘ−ｙＰ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ並びに０≦ｘ≦１，０≦ｙ≦１を有するＩｎｘＧａ１−ｘＡｓ１−ｙＮｙである。
上述の窒化化合物半導体ＩｎｘＡｌｙＧａ１−ｘ−ｙＮのエピタキシャル製造のためにしばしば、サファイアまたは炭化ケイ素基板が使用される。一方においてサファイア基板は電気的に絶縁されており、従って垂直方向に導電性の素子構造が可能でなく、かつ他方において炭化ケイ素基板は高価でかつもろく、従って煩雑な加工を必要とするので、薄膜半導体基体、すなわちエピタキシー基板なしの薄膜半導体基体として窒化物ベースとした半導体基体の引き続くプロセス処理は特別有利である。
薄膜半導体基体を有する半導体素子の製造のための本発明の方法ではまず、基板に薄膜半導体基体を成長させ、次いで例えばゲルマニウムウェハのようなゲルマニウム支持板を薄膜半導体基体の、基板とは反対の側に被着させかつそれから薄膜半導体基体を基板から解離する。
有利には、薄膜半導体基体は支持板にはんだ付けされる。このために例えば支持板および薄膜半導体基体にそれぞれ接続面に金層が被着される。次いで、この金層同士が接触され、その際圧力および温度は、金−ゲルマニウム共融混合物が形成されると凝固する金−ゲルマニウム溶融物が生じるように選択されている。択一的に金層は支持板にだけまたは薄膜半導体基体にだけ被着されているようにすることもできる。単数もしくは複数の金層に代わって金−ゲルマニウム合金の被着も可能である。支持板自体がゲルマニウムを含んでいるので、一方においてＧａＡｓ基板において発生する可能性がある合金問題が回避される。他方においてゲルマニウム支持板は金−ゲルマニウム溶融物に関して、共融混合物の形成を容易にするゲルマニウム溜めということである。
基板は本発明において研磨または腐食除去法を用いて除去されることができる。有利にはこれらの工程は組み合わされ、その基板はまず薄い残留層を残して研磨され、かつ引き続いて残留層が腐食除去される。腐食除去法は、ＧａＡｓエピタキシー基板に成長されているＩｎｘＡｌｙＧａ１−ｘ−ｙＰまたはＩｎｘＡｓｙＧａ１−ｘ−ｙＰをベースとした半導体層に対して特別に適している。その際有利にはエッチストップを用いてエッチング深度が調整設定されるので、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰまたはＩｎｘＡｓｙＧａ１−ｘ−ｙＰをベースとした半導体層を除いたＧａＡｓエピタキシー基板が腐食除去される。
窒化化合物をベースとした半導体層では基板の解離は有利にはレーザ照射によって行われる。その際基板−半導体境界面は基板を通ってレーザビームによって照射される。照射は境界面の周辺において半導体層と基板との間で吸収され、そこで温度が高められて半導体材料が分解されるまでになり、その際基板は半導体層から解離される。有利にはこのために周波数３倍化されたＱスイッチングＮｄ：ＹＡＧレーザまたは例えば紫外線スペクトル領域において放出するエキシマレーザが使用される。必要な強度を実現するために、エキシマレーザのパルス化された作動が効果的である。一般にパルス持続時間は１０ｎｓより短いかまたは同じであると有利であることが認められている。
本発明のその他の特徴、特長および合目的性は図１ないし３との関連において以下に説明する実施例から明らかである。
その際：
図１は本発明の半導体素子の実施例を略示し、
図２ａないし２ｄは４つの中間工程に基づいた本発明の製造方法の第１実施例を略示し、
図３ａないし３ｅは５つの中間工程に基づいた本発明の製造方法の第２実施例を略示している。
同じまたは同じ作用をするエレメントは各図において同じ参照符号が付されている。
図１に図示の半導体素子はゲルマニウム基板の形の支持板４を有している。支持板の上にははんだ付け層５を用いて薄膜半導体基体２が固定されている。薄膜半導体基体は有利には多数の半導体層から成っている。これら層は、支持板４での半導体基体の被着後に除去されたエピタキシー基板（図示なし）に成長されたものである。
薄膜素子としての実現は放射生成半導体基体に殊に適している。というのは生成された放射の吸収、ひいてはエピタキシー基板における放射効率の低減が回避されるからである。例えばその他に単一または多重量子井戸構造を含んでいることができる放射生成ｐｎ接合の形の半導体層が配置されていてよい。
有利には本発明では薄膜半導体基体の発光層とゲルマニウム支持板との間にミラー層が配置されている。この層はゲルマニウム支持板の方向に放出される放射成分を反射しかつこうして放射効率を高める。更に有利にはミラー層は殊に、はんだ接続によって形成される層と薄膜半導体基体との間に配置することができる金属層としてのミラー層が実現されている。高反射ミラーは例えば、薄膜半導体基体にまず、誘電体層および引き続いて有利には金属製のミラー層を配置することによって形成することができ、その際有利には薄膜半導体基体の電気的なコンタクト形成のためにミラー層は一部が中断されている。
有利にも本発明では従来の素子および支持板材料としてＧａＡｓを用いる方法は殆ど変更せずに受け継ぐことができ、ＧａＡｓ基板に代わってゲルマニウム支持板が使用される。ゲルマニウムの熱膨張係数は砒化ガリウムの熱膨張係数に類似しているので、通例、従来のＧａＡｓ基板とゲルマニウム基板との交換は製造の際に付加的に手間をかけずにまた、素子特性を劣化させることなく可能である。しかもゲルマニウムは砒化ガリウムに比べて熱伝導性がより高いという特徴を有している。
既に説明したように、更にゲルマニウム基板は僅かな価格、良好な取り扱いやすさおよび比較的高い機械的安定性に基づいて有利である。すなわち例えば、６００μｍ以上の厚さのＧａＡｓ基板に代わって２００μｍの厚さを有するゲルマニウム基板を使用することができ、これにより基板の後からの薄肉化を省略することができる。
更にはんだ接続部５に関してもゲルマニウムは有利である。というのはこれにより、金−ゲルマニウム金属化部と関連して砒化ガリウムの場合の合金問題が回避されるからである。
図２に図示の方法の第１工程、図２ａにおいて、基板１に半導体基体２が被着される。殊に半導体基体２は例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＰをベースとした多数の個別層を有していることもできる。これらは基板１に順次成長される。
次の工程において、図２ｂ、半導体基体２は基板とは反対の側において金属化部３ａを備える。有利には金層が蒸着される。
更にゲルマニウム支持板４が設けられており、その上に相応の仕方で金属化部３ｂ、有利には同様に金層が被着される。これら金属化部３ａ，３ｂは一方において半導体基体２と基板１との間のはんだ接続部を実現するために用いられかつ他方において良導電性の、オーミックコンタクトを形成する。任意選択的に金層３ａ，３ｂの１つに金−アンチモン層３ｃを付けることができ、その際アンチモンは形成すべきコンタクトのｎドーピングとして用いられる。アンチモンの代わりに、ドーピングのために砒素またはリンを使用することもできる。択一的に、例えばアルミニウム、ガリウムまたはインジウムドーピングが行われたｐコンタクトを形成することもできる。
択一的に、本発明の枠内において、半導体基体２かゲルマニウム支持板４かのどちらかに被着される金属化部３ａまたは３ｂだけを使用することもできる。
次の工程において、図２ｃ、ゲルマニウム支持板４および半導体基体２を有する基板１は接合され、その際温度および圧力は、金属化部３ａ，３ｂ，３ｃが完全に解けかつ次いではんだ接続部として凝固するように選択される。その際有利にはまず金−ゲルマニウム溶融体が形成され、これが冷却の際に場合によってはんだ接続部としてアンチモンドーピングされた金−ゲルマニウム共融混合物を形成する。有利にはこの溶融体によって突出部および平面とは異なっている表面形状が被覆される（適応化される）ようにすることもでき、その場合には従来の方法とは異なって平行平面の溶融体フロントとは違うようにすることができる。例えばこうして半導体基体の表面にある粒子は溶融体によって被覆されかつはんだ接続部に埋め込まれる。
最後の工程、図２ｄにおいて、基板１が除去される。このために例えば基板１はまず、薄い残留層を残して研磨されかつ次いで残留層が腐食除去される。ゲルマニウム支持板４にはんだ付けされている薄膜半導体基体２が残っている。既に説明したように、この方法はＧａＡｓ基板上のＩｎｘＡｌｙＧａ１−ｘ−ｙＰをベースとした半導体基体に対して殊に有利である。
図３に示されている実施例において図２に示されている実施例とは異なって、基板はレーザ剥離法で除去される。
第１工程、図３ａにおいて、基板１に半導体基体２、有利には窒化化合物半導体をベースとした半導体基体２が成長される。半導体基体２は先の実施例の場合と同様に、複数の個別層から成っていて、発光半導体基体として実現されてよい。基板１として、エピタキシーおよび窒化化合物半導体の格子整合並びにレーザ剥離法を考慮して殊にサファイア基板が適している。
半導体機体の表面に、金属化部３、有利には金金属化部が被着され、図３ｂ、かつそれから半導体基体はゲルマニウム支持板４とはんだ付けされる、図３ｃ。はんだ接続部５はその前の実施例に相応して形成される。択一的にそこに記載されているように、一方において支持板に被着されておりかつ他方において半導体基体に被着されている２つの金層を設けてもよい。
次の工程、図３ｄにおいて半導体層２は基板１を通ってレーザビーム６が照射される。放射エネルギーはもっぱら、半導体層２と基板１との間の境界面の近傍で半導体層２において吸収されかつこの境界面において材料が分解されるように作用するので、続いて基板１を除去することができる。
有利には材料分解に基づいて発生する強い機械的な負荷ははんだ接続部によって受け取られるので、数ミクロメートルの厚さを有する半導体層は破壊されることなく基板から除去することができる。
放射源としてエキシマレーザ、ことにＸｅＦエキシマレーザまたは周波数３倍化されるＱスイッチングＮｄ：ＹＡＧレーザが有利である。
レーザビームは有利には、適当な光学素子を用いて基板を通って半導体層２に集束されるので、半導体表面でのエネルギー密度は１００ｍＪ／ｃｍ２および１０００ｍＪ／ｃｍ２の間、有利には２００ｍＪ／ｃｍ２および８００ｍＪ／ｃｍ２の間にある。これにより基板１は残滓物なく半導体基体から取り除くことができる、図３ｅ。有利にはこの形式の分離により基板の、エピタキシー基板としての新たな使用が可能になる。
説明してきた実施例に基づいた本発明の説明は勿論本発明の制限を表すものではない。むしろ実施例の個々の様相は本発明の枠内ではほぼ任意に相互に組み合わせることができる。更に本発明はそれぞれ新しい特徴並びにこれらの特徴の組み合わせを含んでいることができ、このために特徴のそれぞれの組み合わせは、たとえこの組み合わせが特許請求の範囲に明示的に記載されていなくとも、特許請求の範囲に含まれているものである。
本発明の実施例の略図 本発明の第１実施例の製造方法の第１の工程を示す略図 本発明の第１実施例の製造方法の第２の工程を示す略図 本発明の第１実施例の製造方法の第３の工程を示す略図 本発明の第１実施例の製造方法の第４の工程を示す略図 本発明の第２実施例の製造方法の第１の工程を示す略図 本発明の第２実施例の製造方法の第２の工程を示す略図 本発明の第２実施例の製造方法の第３の工程を示す略図 本発明の第２実施例の製造方法の第４の工程を示す略図 本発明の第２実施例の製造方法の第５の工程を示す略図

Claims (8)

  1. 支持板（４）に配置されている薄膜半導体基体（２）を備えている発光素子を製造するための方法であって、
    ａ） 基板に薄膜半導体基体を成長させ、
    ｂ） 支持板（４）を薄膜半導体基体（２）の、基板（１）とは反対の側に被着させ、かつ
    ｃ） 薄膜半導体基体（２）を基板から解離する
    という工程を有する形式の方法において、
    支持板（４）はゲルマニウムを含んでおり、
    薄膜半導体基体（２）と支持板（４）との間に金属製のミラー層が配置されており、
    薄膜半導体基体（２）と前記金属製のミラー層との間に少なくとも部分的に誘電体層が配置されている
    ことを特徴とする方法。
  2. 工程ｃ）において、基板を除去する
    請求項１記載の方法。
  3. 工程ｃ）において、半導体基体をレーザ照射によって基板（１）から解離する
    請求項１記載の方法。
  4. 工程ｂ）において、支持板をはんだ付けする
    請求項１から３までのいずれか１項記載の方法。
  5. 薄膜半導体基体（２）の、支持板を向いている方の側および／または支持板の、薄膜半導体基体（２）を向いている方の側に金層（３，３ａ，３ｂ）が配置されており、該金層は工程ｂ）における支持板のはんだ付けの際に少なくとも部分的に金およびゲルマニウムを含有している溶融体を形成する
    請求項１から４までのいずれか１項記載の方法。
  6. 工程ｂ）の前に、薄膜半導体基体（２）の、支持板を向いている方の側および／または支持板の、薄膜半導体基体（２）を向いている方の側に金およびゲルマニウムを含有している層が被着される／されている
    請求項１から５までのいずれか１項記載の方法。
  7. 発光素子は発光ダイオードまたはレーザダイオードである
    請求項１から６までのいずれか１項記載の方法。
  8. 工程ｃ）において、研磨および／または腐食除去する
    請求項２記載の方法。
JP2006501475A 2003-01-31 2004-01-27 発光素子の製造方法 Expired - Lifetime JP4904150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10303978A DE10303978A1 (de) 2002-01-31 2003-01-31 Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
DE10303978.3 2003-01-31
PCT/DE2004/000121 WO2004068567A1 (de) 2003-01-31 2004-01-27 Dünnfilmhalbleiterbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2006518102A JP2006518102A (ja) 2006-08-03
JP4904150B2 true JP4904150B2 (ja) 2012-03-28

Family

ID=32797302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501475A Expired - Lifetime JP4904150B2 (ja) 2003-01-31 2004-01-27 発光素子の製造方法

Country Status (7)

Country Link
US (1) US20060180804A1 (ja)
EP (1) EP1588409A1 (ja)
JP (1) JP4904150B2 (ja)
KR (2) KR101058302B1 (ja)
CN (1) CN100524619C (ja)
TW (1) TWI237909B (ja)
WO (1) WO2004068567A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3906581A4 (en) * 2019-01-02 2022-11-16 Lumiode, Inc. SYSTEM AND METHOD FOR MANUFACTURING DISPLAY STRUCTURES

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595938C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
WO2005071763A2 (de) 2004-01-26 2005-08-04 Osram Opto Semiconductors Gmbh Dünnfilm-led mit einer stromaufweitungsstruktur
JP4906256B2 (ja) 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
TWI248222B (en) * 2005-05-12 2006-01-21 Univ Nat Central Light emitting diode and manufacturing method thereof
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
DE102008026839A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102008008595A1 (de) * 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Oberflächenemittierender Halbleiterlaser und Verfahren zu dessen Herstellung
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
WO2016012409A2 (en) * 2014-07-20 2016-01-28 X-Celeprint Limited Apparatus and methods for micro-transfer printing

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
US4749840A (en) * 1986-05-16 1988-06-07 Image Micro Systems, Inc. Intense laser irradiation using reflective optics
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
US5326424A (en) * 1989-12-06 1994-07-05 General Motors Corporation Cubic boron nitride phosphide films
US5300756A (en) * 1991-10-22 1994-04-05 General Scanning, Inc. Method for severing integrated-circuit connection paths by a phase-plate-adjusted laser beam
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3269251B2 (ja) * 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5674758A (en) * 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
CN1143394C (zh) * 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
DE19706279A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
US5838870A (en) * 1997-02-28 1998-11-17 The United States Of America As Represented By The Secretary Of The Air Force Nanometer-scale silicon-on-insulator photonic componets
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
TW376585B (en) * 1997-03-26 1999-12-11 Canon Kk Semiconductor substrate and process for producing same
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6136141A (en) * 1998-06-10 2000-10-24 Sky Solar L.L.C. Method and apparatus for the fabrication of lightweight semiconductor devices
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP0977280A3 (en) * 1998-07-28 2008-11-26 Interuniversitair Micro-Elektronica Centrum Vzw Devices for emitting radiation with a high efficiency and a method for fabricating such devices
US6169298B1 (en) * 1998-08-10 2001-01-02 Kingmax Technology Inc. Semiconductor light emitting device with conductive window layer
JP2000174350A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
JP2001015798A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体発光素子
CN1322574C (zh) * 1999-07-30 2007-06-20 日本板硝子株式会社 在切割区中设置的槽的结构及其应用
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
DE10303978A1 (de) * 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
DE10203795B4 (de) * 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3906581A4 (en) * 2019-01-02 2022-11-16 Lumiode, Inc. SYSTEM AND METHOD FOR MANUFACTURING DISPLAY STRUCTURES

Also Published As

Publication number Publication date
TW200417063A (en) 2004-09-01
WO2004068567A1 (de) 2004-08-12
KR20110010839A (ko) 2011-02-07
KR101058302B1 (ko) 2011-08-22
KR20050122200A (ko) 2005-12-28
US20060180804A1 (en) 2006-08-17
EP1588409A1 (de) 2005-10-26
JP2006518102A (ja) 2006-08-03
CN1745458A (zh) 2006-03-08
CN100524619C (zh) 2009-08-05
TWI237909B (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US8524573B2 (en) Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
KR101438818B1 (ko) 발광다이오드 소자
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
TWI424588B (zh) Semiconductor light emitting device manufacturing method
TW200305293A (en) Method to manufacture a semiconductor-components
JPH098403A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
US20100291719A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP2007525016A (ja) 窒化ガリウムを処理する方法
US20080121908A1 (en) Fabrication of Reflective Layer on Semconductor Light Emitting Devices
JP2013542608A (ja) 複合基板の形成方法
JP4904150B2 (ja) 発光素子の製造方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2014500842A (ja) 基板上に成長したｉｉｉ族窒化物層
KR20070006239A (ko) 발광다이오드 소자의 제조방법
KR20090125676A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

R150 Certificate of patent or registration of utility model

Ref document number: 4904150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term