KR101058302B1 - 박막 반도체 소자 및 상기 소자의 제조 방법 - Google Patents

박막 반도체 소자 및 상기 소자의 제조 방법 Download PDF

Info

Publication number
KR101058302B1
KR101058302B1 KR1020057014141A KR20057014141A KR101058302B1 KR 101058302 B1 KR101058302 B1 KR 101058302B1 KR 1020057014141 A KR1020057014141 A KR 1020057014141A KR 20057014141 A KR20057014141 A KR 20057014141A KR 101058302 B1 KR101058302 B1 KR 101058302B1
Authority
KR
South Korea
Prior art keywords
support
thin film
substrate
semiconductor body
manufacturing
Prior art date
Application number
KR1020057014141A
Other languages
English (en)
Other versions
KR20050122200A (ko
Inventor
페터 슈타우쓰
안드레아스 플뢰쓸
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10303978A external-priority patent/DE10303978A1/de
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20050122200A publication Critical patent/KR20050122200A/ko
Application granted granted Critical
Publication of KR101058302B1 publication Critical patent/KR101058302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 게르마늄을 함유한 지지체(4) 상에 배치된 박막 반도체 바디(2)를 구비한 반도체 소자에 관한 것이다. 또한 상기와 같은 반도체 소자를 제조하기 위한 방법도 기술된다.

Description

박막 반도체 소자 및 상기 소자의 제조 방법 {THIN-FILM SEMICONDUCTOR COMPONENT AND PRODUCTION METHOD FOR SAID COMPONENT}
본 발명은 청구항 제1항의 전제부에 따른 반도체 소자 그리고 청구항 제13항의 전제부에 따른 상기 소자의 제조 방법에 관한 것이다.
전술한 유형의 반도체 소자는 박막 반도체 바디 그리고 반도체 바디가 그 위에 고정된 지지체를 포함한다.
박막 반도체 바디는 예컨대 박막-발광 다이오드-칩들의 형태로 된 광전자 소자들에서 사용된다. 박막-발광 다이오드-칩은 특히 다음의 특징들을 특징으로 한다:
- 방사선을 형성하는 연속 에피텍셜 성장층의 지지체 소자 쪽을 향한 제 1 주표면에 반사층이 제공되거나 또는 형성되고, 상기 반사층은 상기 연속 에피텍셜 성장층 내에 형성된 전자기 방사선의 적어도 일부분을 상기 연속 에피텍셜 성장층 내부로 역반사하며;
- 박막-발광 다이오드-칩은 람버어트(Lambert) 표면 방사체와 아주 유사하며;
- 상기 연속 에피텍셜 성장층은 20 ㎛ 이하의 범위에 있는, 특히 10 ㎛의 두께를 가지며;
- 상기 연속 에피텍셜 성장층은 완전 혼합 구조를 갖는 적어도 하나의 면을 구비한 적어도 하나의 반도체층을 포함하고, 상기 완전 혼합 구조에 의해서는 이상적인 경우 광이 상기 연속 에피텍셜 성장층 내에 거의 에르고드 식으로(ergodic) 분배된다. 다시 말해서, 상기 구조는 가급적 에르고드 식으로 확률적인 분산 특성을 갖는다.
박막-발광 다이오드-칩의 기본 원리는 예컨대 I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18, October 1993, 2174 - 2176에 기술되어 있으며, 그 공개 내용은 인용에 의해서 삽입된다. 본 발명은 특히 박막-발광 다이오드-칩과 관련이 있지만, 상기 칩에 한정되지 않는다. 오히려 본 발명은 박막-발광 다이오드-칩 이외에 기타 다른 박막 반도체 바디에도 적합하다.
박막 반도체 바디를 제조하기 위해서는, 먼저 반도체 층이 적합한 기판 상에 제조되고, 그 다음에 상기 반도체 층이 지지체와 결합된 후에 기판으로부터 분리된다. 반도체 층이 그 위에 배치된 지지체를 예컨대 톱으로 절단하는 방식으로 세분함으로써, 각각 상응하는 지지체 상에 고정된 다수의 반도체 바디가 형성된다.
중요한 것은, 반도체 층을 제조하기 위해 사용되는 기판이 상기 반도체 층으로부터 분리되는 동시에 소자내에서 지지체로서 이용되지 않는다는 것이다.
상기 제조 방법의 장점은, 기판 및 지지체를 위해서 다양한 재료들이 사용될 수 있다는 것이다. 그럼으로써, 한편으로는 개별 재료들이 반도체 층을 제조하기 위한 상이한 요구 조건들에 매칭될 수 있고, 다른 한편으로는 작동 조건들이 전반 적으로 상호 독립적으로 매칭될 수 있다. 따라서, 지지체는 자체의 기계적, 열적 및 광학적 특성들에 상응하게 최적화될 수 있는 한편, 기판은 반도체 층을 제조하기 위한 조건들에 상응하게 선택된다.
특히 반도체 층을 에피택시 방식으로 제조하는 것은 에피택셜 기판에 대해서 수많은 특별한 조건들을 요구한다. 예컨대, 에피택셜 기판 및 증착될 반도체 층의 격자-상수는 상호 매칭되어야 한다. 또한, 기판은 에피택셜 조건들, 특히 1000 ℃ 이상의 온도를 견뎌야 하고, 관련 반도체 재료의 가급적 균일한 층의 에피택셜 증가 및 성장을 위해서도 적합해야만 한다.
그와 달리, 반도체 바디의 추가 처리 및 작동을 위해서는, 예컨대 높은 전기적 및 열적 전도성 그리고 광전자 소자에서의 방사선 투과성과 같은 지지체의 다른 특성들이 매우 중요하다. 그렇기 때문에, 에피택셜 기판을 위해 적합한 재료들은 소자 내에서의 지지체로서는 다만 제한적으로만 적합한 경우가 많다. 결국, 특히 비교적 비싼 에피택셜 기판에서는 기판을 여러 번 사용할 수 있는 것이 바람직하다.
반도체 층을 에피택셜 기판으로부터 분리하는 과정은, 예컨대 레이저 광선으로 상기 반도체-기판-경계면을 조사함으로써 성취될 수 있다. 이 경우 레이저 광선은 경계면 근처에서 흡수되고, 그곳에서 반도체 재료가 분해될 때까지 온도를 상승시킨다. 이와 같은 방법은 예컨대 간행물 WO 98/14986호에 공지되어 있다. 상기 간행물에 기술된, 사파이어 기판으로부터 GaN- 및 GaInN-층을 분해하기 위한 방법에서는, 주파수가 3배로 된 Q-스위치 Nd:Yag-레이저(Q-Switch Laser)의 광선이 355 nm에서 사용된다. 상기 레이저 광선은 투과성 사파이어 기판을 통해 반도체 층에 조사되고, 약 100 nm 두께의 경계층에서는 상기 사파이어 기판과 상기 GaN-반도체 층 사이의 접합부에서 흡수된다. 이 경우에는 GaN-경계층을 분해할 정도로 높은 온도가 경계면에서 달성되고, 그 결과 반도체 층과 기판 사이의 결합은 끊어진다.
종래의 방법에서는 종종 지지체로서 갈륨 비소화물-기판(GaAs-기판)이 사용된다. 물론, 예컨대 GaAs-기판들을 톱으로 절단하는 것과 같은 처리 과정에서는 비소를 함유하는 독성 폐기물이 생성되고, 상기 폐기물은 상응하게 복잡한 소각 과정을 필요로 한다. 부가적으로, 전술한 제조 방법을 위한 충분한 기계적 안정성을 보장하기 위해서는, GaAs-기판들이 소정의 최소 두께를 가져야만 한다. 이와 같은 요구 조건들은 예컨대 반도체 층을 증착하고 에피택셜 기판으로부터 분리한 후에 지지체를 연마(grinding)하는 것과 같은 얇게 하는 과정을 필요로 할 수도 있으며, 그에 의해서는 제조 비용 및 지지체 내부에서의 파괴 위험이 증가할 것이다.
본 발명의 목적은, 개선된 지지체를 갖는 서문에 언급한 유형의 박막 소자를 제조하는 것이다. 특히 상기 소자는 기술적으로 가급적 간단하고 경제적으로 제조될 수 있다. 또한 본 발명의 목적은 상응하는 제조 방법을 제시하는 것이다.
상기 목적은 청구항 1에 따른 소자 및 청구항 11에 따른 제조 방법에 의해서 달성된다. 본 발명의 바람직한 개선예들은 종속항들의 대상이다.
본 발명에 따라, 게르마늄을 함유하는 지지체 상에 배치된 박막 반도체 바디를 갖는 반도체 소자를 형성하는 것이 제안된다. 바람직하게는, 지지체로서 게르마늄-기판이 사용된다. 상기 지지체는 아래에서 간략히 "게르마늄 지지체"로서 표기된다.
본 발명의 범주에서 박막 반도체 바디란 기판이 없는 반도체 바디로 이해될 수 있다. 다시 말해서, 반도체 바디가 원래부터 그 위에서 성장되는 에피택셜 기판이 제거된, 에피택셜 방식으로 제조된 반도체 바디이다.
고정을 위해서는, 반도체 바디가 예컨대 게르마늄 지지체 상에 접착될 수 있다. 바람직하게는, 박막 반도체 바디와 지지체 사이에 납땜 결합이 형성된다. 상기와 같은 납땜 결합은 접착 결합에 비해서 일반적으로 보다 높은 온도 부하 수용 능력 및 보다 우수한 열전도성을 갖는다. 또한, 납땜 결합에 의해서는, 추가 비용 없이도 지지체와 반도체 바디 사이에 우수한 도전 접속이 만들어지고, 이와 같은 도전 접속은 동시에 반도체 바디의 콘택팅을 위해서 이용될 수 있다.
게르마늄 지지체는 비소를 함유하는 지지체에 비해서 가공이 훨씬 더 용이하며, 이 경우에는 특히 비소를 함유하는 독성 폐기물이 생성되지 않는다. 그럼으로써, 전체적인 제조 비용은 줄어든다. 게르마늄 지지체는 또한 보다 높은 기계적 안정성을 특징으로 하며, 이와 같은 기계적 안정성에 의해서는, 보다 얇은 지지체를 사용할 수 있고, 특히 지지체를 얇게 만들기 위한 후속하는 지지체 연마 과정이 생략될 수도 있다. 결국, 게르마늄 지지체는 비교 가능한 GaAs-지지체보다 훨씬 더 경제적이다.
본 발명의 추가의 양상에서는, 박막 반도체 바디가 게르마늄 지지체 상에 납땜된다. 바람직하게는, 이 목적을 위해 금-게르마늄-납땜 결합부가 형성된다. 그럼으로써, 단단하고 온도에 잘 견디며, 전기적 및 열적으로 전도성이 우수한 결합이 이루어진다. 형성되는 금-게르마늄-결합부의 용융 온도가 통상적으로 완성된 소자를 조립할 때, 예컨대 프린트 회로 기판 상에 납땜할 때 형성되는 온도보다 높기 때문에, 조립시 반도체 바디가 지지체로부터 분리될 것을 두려워할 필요가 없다.
본 발명은 특히 III-V-화합물 반도체를 기초로 하는 반도체 바디에 적합하며, 그 중에서 특히 화합물은 AlxGa1 - xAs(이 경우 0≤x≤1), InxAlyGa1 -x- yP, InxAsyGa1-x- yP, InxAlyGa1 -x- yAs, InxAlyGa1 -x- yN(이 경우에는 각각 0≤x≤1, 0≤y≤1, 0≤x+y≤1), 그리고 InxGa1 - xAs1 - yNy(이 경우 0≤x≤1, 0≤y≤1)이다.
전술한 질화물 화합물 반도체 InxAlyGa1 -x- yN을 애피택셜 방식으로 제조하기 위해서는, 종종 사파이어- 또는 실리콘 탄화물-기판이 사용된다. 한편으로는 사파이어 기판이 전기 절연적이고, 그와 더불어 수직으로 전도 가능한 소자 구조를 불가능하게 하며, 다른 한편으로는 실리콘 탄화물-기판이 비교적 비싸고 깨지기 쉬우며, 그에 따라 복잡한 처리 과정을 필요로 하기 때문에, 질화물을 기초로 하는 반도체 바디를 박막 반도체 바디로서, 말하자면 에피택셜 기판 없는 박막 반도체 바디로서 가공하기 위한 추가의 처리 과정은 매우 바람직하다.
박막 반도체 바디를 갖는 반도체 소자를 제조하기 위한 본 발명에 따른 방법에서는, 먼저 박막 반도체 바디가 기판 상에 성장하고, 그 다음에 예컨대 게르마늄-웨이퍼와 같은 게르마늄 지지체가 기판으로부터 떨어져서 마주보는 지지체의 면에 증착된 후에 박막 반도체 바디가 기판으로부터 분리된다.
바람직하게, 상기 박막 반도체 바디는 지지체 상에 납땜된다. 이 목적을 위해, 예컨대 지지체 및 박막 반도체 바디 상에는 각각 결합면에 골드층이 제공된다. 그 다음에 상기 골드층이 접촉되며, 이 경우 압력 및 온도는, 골드-게르마늄-공융이 형성될 때 응고되는 골드-게르마늄-용융물이 형성되도록 선택된다. 대안적으로, 골드층은 다만 지지체 또는 박막 반도체 바디 상에만 제공될 수도 있다. 골드층 내지 골드층들 대신에 골드-게르마늄-합금을 제공하는 것도 가능하다. 지지체 자체가 게르마늄을 함유하기 때문에, 한편으로는 GaAs-기판에서 나타날 수 있는 것과 같은 합금의 문제가 회피된다. 다른 한편으로, 게르마늄 지지체는 골드-게르마늄-용융물과 관련하여서는 공융의 형성을 용이하게 하는 게르마늄-용기가 된다.
본 발명에서 기판은 연마- 또는 에칭 방법에 의해서 제거될 수 있다. 바람직하게는 상기 단계들이 조합됨으로써, 기판은 먼저 얇은 잔류층을 제외하고 연마되고, 그 다음에 잔류층이 에칭 제거된다. 에칭 방법은, GaAs-에피택셜 기판 상에서 성장되고 InxAlyGa1-x-yP 또는 InxAsyGa1-x-yP를 기재로 하는 반도체 층에 특히 적합하다. 이 경우에는 바람직하게 에칭 스톱에 의해서 에칭 깊이가 설정됨으로써, GaAs-에피택셜 기판은 InxAlyGa1-x-yP 또는 InxAsyGa1-x-yP를 기재로 하는 반도체 층까지 에칭 제거된다.
질화물 화합물 반도체를 기초로 하는 반도체 층의 경우에는, 기판의 분리가 바람직하게는 레이저-조사에 의해서 이루어진다. 이 경우 기판-반도체-경계면은 기판을 통과하는 레이저 광선에 의해서 조사된다. 방사선은 반도체 층과 기판 사이의 경계면 주변에서 흡수되고, 그곳에서 반도체 재료가 분해될 때까지 온도를 상승시키며, 이 때 기판이 반도체 층으로부터 분리된다. 이 목적을 위해서는 바람직하게 주파수가 3배로 된 Q-스위치 Nd:YAG-레이저 또는 엑시머-레이저가 사용되며, 상기 레이저는 예컨대 자외선 스펙트럼 범위에서 발광한다. 필요한 세기에 도달하기 위해서는, 엑시머-레이저가 펄스 방식으로 동작하는 것이 바람직하다. 일반적으로 펄스 주기는 10 ns보다 작거나 또는 같은 것이 바람직한 것으로 증명되었다.
본 발명의 추가의 특징, 장점 및 합목적성은 도 1 내지 3을 참조하여 아래에서 기술되는 실시예들로부터 얻을 수 있다.
도 1은 본 발명에 따른 반도체 소자의 한 실시예의 개략도이고,
도 2a 내지 도 2d는 4개의 중간 단계들을 참조하여 본 발명에 따른 제조 방법의 제 1 실시예를 도시한 개략도이며,
도 3a 내지 도 3e는 5개의 중간 단계들을 참조하여 본 발명에 따른 제조 방법의 제 2 실시예를 도시한 개략도이다.
동일한 또는 동일하게 작용하는 부품들은 도면에서 동일한 도면 부호로 지시된다.
도 1에 도시된 반도체 소자는 게르마늄 기판의 형태로 된 지지체(4)를 포함하고, 상기 지지체 상에는 납땜층(5)에 의해서 박막 반도체 바디(2)가 고정된다. 상기 박막 반도체 바디(2)는 바람직하게 다수의 반도체 층을 포함하며, 상기 반도체 층은 먼저 에피택셜 기판(도시되지 않음) 상에서 성장되었고, 상기 에피택셜 기판은 반도체 바디를 지지체(4) 상에 증착한 후에 제거되었다.
박막 소자로서의 구현은 특히 발광 반도체 바디에 적합한데, 그 이유는 발생되는 방사선의 흡수 및 그와 더불어 에피택셜 기판 내에서의 방사선 수율의 감소가 피해지기 때문이다. 예컨대 반도체 층들은, 단일- 또는 다중 양자 웰 구조를 가질 수 있는, 방사선을 형성하는 pn-접합부의 형태로 배치될 수 있다.
본 발명에서는 바람직하게 박막 반도체 바디의 발광층과 게르마늄 지지체 사이에 미러층이 배치되어 있다. 상기 미러층은 게르마늄 지지체의 방향으로 방출되는 방사선 부분을 반사하여 방사선 수율을 증가시킨다. 또한 바람직하게는 상기 미러층이 금속층으로서도 구현되는데, 상기 금속층은 특히 납땜 결합에 의해 형성된 층과 박막 반도체 바디 사이에 배치될 수 있다. 예컨대 반사율이 높은 미러는 먼저 박막 반도체 바디 상에 유전체 층이 배치된 다음에 바람직하게는 금속 미러층이 배치됨으로써 형성될 수 있으며, 이 경우에는 바람직하게 박막 반도체 바디의 전기적 콘택팅을 위해서 상기 미러층이 부분적으로 중단된다.
본 발명에서는 바람직하게 GaAs를 지지체 재료로서 사용하는 종래의 소자 및 방법이 전반적으로 변경 없이 실행될 수 있으며, 이 경우에는 GaAs-지지체 대신에 게르마늄 지지체가 사용된다. 게르마늄의 열 팽창 계수가 갈륨 비소화물의 열 팽 창 계수와 비슷하기 때문에, 일반적으로는 추가 제조 비용 없이 그리고 소자 특성을 악화시키지 않으면서 종래의 GaAs-기판을 게르마늄 기판으로 교환할 수 있다. 그와 달리, 게르마늄은 갈륨 비소화물에 비해서 약간 더 높은 열전도성을 특징으로 한다.
이미 언급된 바와 같이, 더 나아가 게르마늄 기판은 낮은 가격, 보다 용이한 처리 가능성 및 비교적 높은 기계적 안정성 때문에 바람직하다. 따라서, 예컨대 600 ㎛ 이상의 두께를 갖는 GaAs-기판이 200 ㎛의 두께를 갖는 게르마늄 기판으로 교환될 수 있으며, 그럼으로써 후속적으로 기판을 얇게 하는 과정이 생략될 수 있다.
또한 납땜 결합과 관련해서는 5 게르마늄이 바람직한데, 그 이유는 상기 5 게르마늄에 의해서는 골드-게르마늄-금속화층과 연관된 갈륨 비소화물에서의 합금의 문제가 회피되기 때문이다.
도 2에 도시된 방법의 제 1 단계, 즉 도 2a에서는, 기판(1) 상에 반도체 바디(2)가 증착된다. 특히 반도체 바디(2)는 예컨대 InxAlyGa1-x-yP를 기재로 하는 다수의 개별층을 포함할 수 있으며, 상기 개별층들은 차례로 기판(1) 상에 성장된다.
그 다음 단계, 즉 도 2b에서는 반도체 바디(2)가 기판으로부터 떨어져서 마주보는 측면에 금속화층(3a)을 구비한다. 바람직하게는 골드층이 진공 증착된다.
또한 게르마늄 지지체(4)가 제공되고, 상기 지지체 상에는 상응하는 방식으로 금속화층(3b), 바람직하게는 골드층도 증착된다. 상기 금속화층들(3a, 3b)은 한편으로는 반도체 바디(2)와 기판(1) 사이에 납땜 결합을 만들기 위해서 이용되고, 다른 한편으로는 전도성이 우수한 저항 콘택을 형성한다. 선택적으로는, 상기 골드층들(3a, 3b) 중에서 하나의 골드층 상에 골드-안티몬-층(3c)이 적층될 수 있으며, 이 경우 안티몬은 형성될 콘택의 n-도펀트로서 이용된다. 안티몬 대신에 비소 또는 인도 도핑을 위해 사용될 수 있다. 대안적으로는, 예컨대 알루미늄-, 갈륨- 또는 인듐 도핑된 p-콘택도 형성될 수 있다.
대안적으로, 본 발명의 범주 안에서는, 반도체 바디(2) 상에 또는 게르마늄 지지체(4) 상에 증착되는 단 하나의 금속화층(3a 또는 3b)이 사용될 수도 있다.
다음 단계, 즉 도 2c에서는 게르마늄 지지체(4) 및 기판(1)이 반도체 바디(2)와 결합되며, 이 경우 온도 및 압력은, 상기 금속화층들(3a, 3b, 3c)이 용융된 다음에 납땜 결합부로서 응고되도록 선택된다. 이 경우에는 바람직하게 제일 먼저 골드-게르마늄-용융물이 형성되는데, 상기 용융물은 냉각시 경우에 따라 안티몬-도핑된 골드-게르마늄-공융을 납땜 결합부로서 형성한다. 바람직하게 상기 용융물에 의해서는 돌출부(protrusion) 및 평면으로부터 벗어나는 다른 표면 형태들도 둘러싸일 수(적응될 수) 있음으로써, 결과적으로 종래의 방법과 달리 평탄 평행한 용융물 정면으로부터 벗어날 수 있다. 예컨대, 반도체 바디의 표면에 있는 입자들은 용융물에 의해 둘러싸여 납땜 결합부 내부에 매립된다.
마지막 단계, 즉 도 2d에서는 기판(1)이 제거된다. 이 목적을 위해서는 예컨대 기판(1)이 제일 먼저 얇은 잔류층을 제외하고 연마된 다음에 상기 잔류층이 에칭 제거된다. 게르마늄 지지체(4) 상에 납땜된 박막 반도체 바디(2)는 그대로 남아있다. 앞에서 언급한 바와 같이, 상기 방법은 특히 GaAs-에피택셜 기판 상에 있고 InxAlyGa1-x-yP를 기재로 하는 반도체 바디에 바람직하다.
도 3에 도시된 실시예에서는 도 2에 도시된 실시예와 달리, 기판이 레이저 분리 방법에 의해서 제거된다.
제 1 단계, 즉 도 3a에서는 바람직하게 질화물-화합물 반도체를 기재로 하는 반도체 바디(2)가 기판(1) 상에 성장된다. 상기 반도체 바디(2)는 선행 실시예에서와 마찬가지로 다수의 개별층을 포함할 수 있고, 발광 반도체 바디로서 형성될 수 있다. 기판(1)으로서는, 에피택시 및 질화물-화합물 반도체의 격자 매칭 그리고 레이저 분리 방법과 관련하여 특히 사파이어 기판이 적합하다.
도 3b에서 반도체 바디의 표면에는 금속화층(3), 바람직하게는 골드 금속화층이 증착되고, 그 다음에 도 3c에서는 반도체 바디가 게르마늄 지지체(4)와 납땜된다. 납땜 결합부(5)는 선행 실시예에 상응하게 형성된다. 대안적으로는, 선행 실시예에서 기술된 바와 같이 2개의 골드층이 제공될 수 있으며, 상기 골드층은 한편으로는 지지체 상에 그리고 다른 한편으로는 반도체 바디 상에 증착될 수 있다.
다음 단계, 즉 도 3d에서는 반도체 층(2)이 기판(1)을 통해 레이저 광선(6)으로 조사된다. 방사선 에너지는 주로 반도체 층(2)과 상기 반도체 층(2) 내에 있는 기판(1) 사이의 경계면 근처에서 흡수되어 상기 경계면에서 재료 분해를 야기함으로써, 결과적으로 그 다음에 기판(1)이 제거될 수 있다.
바람직하게는, 재료 분해로 인해 나타나는 강한 기계적 부하가 납땜층에 의해서 수용됨으로써, 심지어 수 마이크로미터의 두께를 갖는 반도체 층들까지도 파괴없이 기판으로부터 분리될 수 있다.
방사선원으로서는 엑시머-레이저, 특히 XeF-엑시머-레이저, 또는 주파수가 3배 된 Q 스위치 Nd:YAG-레이저가 바람직하다.
레이저 광선이 바람직하게는 적합한 광학 수단에 의해서 기판을 통해 반도체 층(2)에 포커싱 됨으로써, 반도체 표면에서의 에너지 밀도는 100 mJ/cm2 내지 1000 mJ/cm2, 바람직하게는 200 mJ/cm2 내지 800 mJ/cm2의 범위에 놓인다, 그럼으로써, 기판(1)은 도 3e에 도시된 바와 같이 잔류물 없이 반도체 바디로부터 제거될 수 있다. 이와 같은 분리 방식은 바람직하게 기판을 에피택셜 기판으로서 재사용하는 것을 가능케 한다.
전술한 실시예를 참조한 본 발명의 설명들은 물론 상기 실시예에만 한정되지 않는다. 오히려, 상기 실시예들의 개별 양상들은 전반적으로 본 발명의 범주 안에서 자유롭게 서로 조합될 수 있다. 또한 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합도 포함하며, 특히 상기 특징들의 각각의 조합이 특허청구범위에 명시되어 있지 않더라도, 이와 같은 조합은 특허청구범위에 포함되어 있다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 지지체(4) 상에 배치된 박막 반도체 바디(2)를 구비하는 반도체 소자를 제조하기 위한 방법으로서,
    a) 상기 박막 반도체 바디(2)를 기판(1) 상에 성장시키는 단계,
    b) 상기 지지체(4)를 기판(1)으로부터 떨어진 쪽을 향하는 상기 박막 반도체 바디(2)의 측면에 배치하는 단계, 및
    c) 상기 박막 반도체 바디(2)를 상기 기판(1)으로부터 분리시키는 단계
    를 포함하고,
    상기 지지체(4)는 게르마늄을 함유하는,
    반도체 소자를 제조하기 위한 방법.
  14. 제13항에 있어서,
    상기 단계 c)에서 상기 기판이 제거되는,
    반도체 소자를 제조하기 위한 방법.
  15. 제13항에 있어서,
    상기 단계 c)에서 상기 반도체 바디가 레이저 광선에 의해서 상기 기판(1)으로부터 분리되는,
    반도체 소자를 제조하기 위한 방법.
  16. 제13항 또는 제15항에 있어서,
    상기 단계 b)에서 상기 지지체가 납땜되는,
    반도체 소자를 제조하기 위한 방법.
  17. 제16항에 있어서,
    상기 지지체를 향한 상기 박막 반도체 바디(2)의 측면 또는 상기 박막 반도체 바디(2)를 향한 상기 지지체의 측면에 골드층(3, 3a, 3b)이 배치되거나, 또는 상기 지지체를 향한 상기 박막 반도체 바디(2)의 측면 및 상기 박막 반도체 바디(2)를 향한 상기 지지체의 측면에 골드층(3, 3a, 3b)이 배치되며,
    상기 골드층은 상기 단계 b)에서 상기 지지체를 납땜할 때 적어도 부분적으로 금 및 게르마늄을 함유하는 용융물을 형성하는,
    반도체 소자를 제조하기 위한 방법.
  18. 제13항 또는 제15항에 있어서,
    상기 단계 b) 이전에, 상기 지지체를 향한 상기 박막 반도체 바디(2)의 측면 또는 상기 박막 반도체 바디(2)를 향한 상기 지지체의 측면에 금 및 게르마늄을 함유하는 층이 배치되거나, 또는
    상기 지지체를 향한 상기 박막 반도체 바디(2)의 측면 및 상기 박막 반도체 바디(2)를 향한 상기 지지체의 측면에 금 및 게르마늄을 함유하는 층이 배치되는,
    반도체 소자를 제조하기 위한 방법.
  19. 삭제
  20. 제13항 또는 제15항에 있어서,
    상기 반도체 소자는 광 방출 다이오드인,
    반도체 소자를 제조하기 위한 방법.
  21. 제14항에 있어서,
    상기 단계 c)에서 상기 기판이 연마되거나 또는 에칭되거나 또는 연마 및 에칭되는,
    반도체 소자를 제조하기 위한 방법.
  22. 제20항에 있어서,
    상기 반도체 소자는 발광 다이오드 또는 레이저 다이오드인,
    반도체 소자를 제조하기 위한 방법.
KR1020057014141A 2003-01-31 2004-01-27 박막 반도체 소자 및 상기 소자의 제조 방법 KR101058302B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10303978.3 2003-01-31
DE10303978A DE10303978A1 (de) 2002-01-31 2003-01-31 Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
PCT/DE2004/000121 WO2004068567A1 (de) 2003-01-31 2004-01-27 Dünnfilmhalbleiterbauelement und verfahren zu dessen herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117001430A Division KR20110010839A (ko) 2003-01-31 2004-01-27 박막 반도체 소자 및 상기 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050122200A KR20050122200A (ko) 2005-12-28
KR101058302B1 true KR101058302B1 (ko) 2011-08-22

Family

ID=32797302

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117001430A KR20110010839A (ko) 2003-01-31 2004-01-27 박막 반도체 소자 및 상기 소자의 제조 방법
KR1020057014141A KR101058302B1 (ko) 2003-01-31 2004-01-27 박막 반도체 소자 및 상기 소자의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117001430A KR20110010839A (ko) 2003-01-31 2004-01-27 박막 반도체 소자 및 상기 소자의 제조 방법

Country Status (7)

Country Link
US (1) US20060180804A1 (ko)
EP (1) EP1588409A1 (ko)
JP (1) JP4904150B2 (ko)
KR (2) KR20110010839A (ko)
CN (1) CN100524619C (ko)
TW (1) TWI237909B (ko)
WO (1) WO2004068567A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552997C (zh) 2002-08-01 2009-10-21 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
JP5032130B2 (ja) 2004-01-26 2012-09-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電流拡散構造を有する薄膜ｌｅｄ
JP4906256B2 (ja) 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
TWI248222B (en) * 2005-05-12 2006-01-21 Univ Nat Central Light emitting diode and manufacturing method thereof
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
DE102008026839A1 (de) 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102008008595A1 (de) * 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Oberflächenemittierender Halbleiterlaser und Verfahren zu dessen Herstellung
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
MY182253A (en) * 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
EP3906581A4 (en) * 2019-01-02 2022-11-16 Lumiode, Inc. SYSTEM AND METHOD FOR MANUFACTURING DISPLAY STRUCTURES

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080688A (ko) * 1997-03-26 1998-11-25 미타라이후지오 반도체기판 및 그 제작방법
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
US4749840A (en) * 1986-05-16 1988-06-07 Image Micro Systems, Inc. Intense laser irradiation using reflective optics
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
US5326424A (en) * 1989-12-06 1994-07-05 General Motors Corporation Cubic boron nitride phosphide films
US5300756A (en) * 1991-10-22 1994-04-05 General Scanning, Inc. Method for severing integrated-circuit connection paths by a phase-plate-adjusted laser beam
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3269251B2 (ja) * 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5674758A (en) * 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
CN1143394C (zh) * 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
DE19706279A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
US5838870A (en) * 1997-02-28 1998-11-17 The United States Of America As Represented By The Secretary Of The Air Force Nanometer-scale silicon-on-insulator photonic componets
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6136141A (en) * 1998-06-10 2000-10-24 Sky Solar L.L.C. Method and apparatus for the fabrication of lightweight semiconductor devices
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP0977280A3 (en) * 1998-07-28 2008-11-26 Interuniversitair Micro-Elektronica Centrum Vzw Devices for emitting radiation with a high efficiency and a method for fabricating such devices
US6169298B1 (en) * 1998-08-10 2001-01-02 Kingmax Technology Inc. Semiconductor light emitting device with conductive window layer
JP2000174350A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
JP2001015798A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体発光素子
EP1130629A1 (en) * 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
DE10303978A1 (de) * 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
DE10203795B4 (de) * 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080688A (ko) * 1997-03-26 1998-11-25 미타라이후지오 반도체기판 및 그 제작방법
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same

Also Published As

Publication number Publication date
JP4904150B2 (ja) 2012-03-28
KR20050122200A (ko) 2005-12-28
TWI237909B (en) 2005-08-11
CN100524619C (zh) 2009-08-05
CN1745458A (zh) 2006-03-08
KR20110010839A (ko) 2011-02-07
JP2006518102A (ja) 2006-08-03
US20060180804A1 (en) 2006-08-17
EP1588409A1 (de) 2005-10-26
WO2004068567A1 (de) 2004-08-12
TW200417063A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR101247727B1 (ko) 반도체 소자 제조 방법
KR100483049B1 (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
EP1894255B1 (en) Method of removing the growth substrate of a semiconductor light-emitting device
US7341925B2 (en) Method for transferring a semiconductor body from a growth substrate to a support material
JP5167384B2 (ja) 基板の分割方法
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
US7112456B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
TW200305293A (en) Method to manufacture a semiconductor-components
JPH098403A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
KR20010013085A (ko) 발광 소자의 제조 방법
KR101058302B1 (ko) 박막 반도체 소자 및 상기 소자의 제조 방법
KR101729662B1 (ko) 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치
DE10303978A1 (de) Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8